數(shù)字電子技術(shù)（徐麗香 第4版）習(xí)題及答案 第5-9章

習(xí)題5圖5.245.1觸發(fā)器有（）個穩(wěn)態(tài)，4個觸發(fā)器可以保存（）位二進制代碼。圖5.245.2圖5.24的波形輸入到圖5.2與非門構(gòu)成的基本RS電路，試畫出輸出端Q、的波形。5.3畫出圖5.25所示由或非門組成的基本RS觸發(fā)器的輸出端Q、的波形，輸入端SD、RD的波形如圖中所示。圖5.255.4同步RS觸發(fā)器與基本RS觸發(fā)器比較起來有何特點？CP、R、S的波形見圖5.26，對應(yīng)畫出Q的波形（設(shè)初始狀態(tài)Q=0）。圖5.265.5設(shè)圖5.27所示各觸發(fā)器的初始狀態(tài)均為0，試畫出在CP脈沖作用下Q端的波形。圖5.275.6如圖5.28所示的是上升沿翻轉(zhuǎn)的帶清零端和預(yù)置數(shù)端的D觸發(fā)器的輸入波形，畫出相應(yīng)輸出Q的波形（設(shè)初始態(tài)Q為0）。5.7如圖5.29所示對應(yīng)下降沿翻轉(zhuǎn)的JK觸發(fā)器，已知J、K、CP的波形，試畫出Q、端對應(yīng)的波形（設(shè)Q的初始態(tài)為0）。圖5.28圖5.295.8電路如圖5.30所示，設(shè)Q1、Q2的初始態(tài)均為0，試畫出在CP作用下，Q1和Q2的波形，要求畫出五個脈沖周期。圖5.305.9如圖5.31（a）所示邏輯電路，已知CP為連續(xù)脈沖，如圖5.31（b）所示，試畫出Q1，Q2的波形。圖5.315.10觸發(fā)器電路如圖5.32（a）所示，試根據(jù)圖5.32（b）的CP，A，B波形，對應(yīng)畫出輸出端Q的波形，設(shè)觸發(fā)器的初試狀態(tài)為0。圖5.32答案：1.242．3.4.5．6．7．8.9．10．習(xí)題66.1時序邏輯電路有哪兩大類電路？兩者區(qū)別何在？圖6.286.2時序邏輯電路和組合邏輯電路的主要區(qū)別是什么？圖6.286.3以二進制代碼形式來存放數(shù)據(jù)或指令的器件叫什么？6.4常用的時序邏輯電路有哪些？6.5圖6.28所示的數(shù)碼寄存器，上升沿若原來狀態(tài)Q2Q1Q0=101，現(xiàn)輸入數(shù)碼D2D1D0=011，CP上升沿來到后，Q2Q1Q0等于多少？6.6圖6.29所示的數(shù)碼寄存器的初始狀態(tài)Q3Q2Q1Q0=0000，串行右移輸入端DSR輸入的數(shù)據(jù)為1101，試列出在連續(xù)4個CP脈沖作用下，寄存器的狀態(tài)表。要經(jīng)多少個CP脈沖，1101才能依次從Y端全部輸出？圖6.296.7圖6.30（a）所示的移位寄存器初始狀態(tài)為1111，對應(yīng)圖6.30（b）所示的CP作用下，畫出Q3、Q2、Q1、Q0的波形。試問，第2個CP到來后，寄存器存放的數(shù)碼是什么？圖6.306.8數(shù)碼寄存器和移位寄存器有什么區(qū)別？6.9什么是并行輸入、串行輸入、并行輸出和串行輸出？6.10計數(shù)器的基本功能是什么？6.11利用計數(shù)器可對什么信號進行分頻？若輸入脈沖信號頻率是10MHz，對其進行5分頻后的頻率為多少MHz？6.12試分析圖6.31（a）、（b）所示電路的邏輯功能。要求分別寫出有關(guān)方程，畫出狀態(tài)真值表、狀態(tài)轉(zhuǎn)換圖，并用文字簡述其邏輯功能。圖6.316.13圖6.32所示是用74LS161構(gòu)成的同步四位二進制加法計數(shù)器圖，試在圖上加上合適的連接線，把它改成1位8421BCD碼十進制加法計數(shù)器。并畫出其狀態(tài)轉(zhuǎn)換圖。圖6.326.14利用74161設(shè)計60進制計數(shù)器。6.15分別利用74290和74192設(shè)計88進制計數(shù)器。6.16某電視圖像系統(tǒng)中需要512進制計數(shù)器，如何用本章介紹的集成計數(shù)器來構(gòu)成?6.17畫出一種數(shù)字鐘的電路方框圖。6.18分析圖6.33所示時序電路的邏輯功能，寫出電路驅(qū)動方程、狀態(tài)方程，畫出狀態(tài)轉(zhuǎn)換圖。圖6.336.19用示波器在某計數(shù)器的三個觸發(fā)器的輸出端Q0、Q1、Q2觀察到如圖6.34所示的波形，求出該計數(shù)器的模數(shù)（進制），并畫出狀態(tài)轉(zhuǎn)換圖。圖6.34答：時序邏輯電路通?？煞譃閮纱箢悾和綍r序邏輯電路與異步時序電路。組合邏輯電路的特點是，電路任何時刻的輸出狀態(tài)，取決于該時刻輸入信號的狀態(tài)，而與輸入信號作用之前電路所處的狀態(tài)無關(guān)。時序邏輯電路的特點是，電路任何時刻的輸出狀態(tài)，不僅取決于該時刻輸入信號的狀態(tài)，而且與輸入信號作用之前電路所處的狀態(tài)有關(guān)。寄存器常見的時序邏輯電路有寄存器、計數(shù)器等。0116．8個時鐘脈沖CPSRINQ3Q2Q1Q0Y↓0000↓100010↓100110↓001100↓111011↓×101×1↓×01××0↓×1×××1↓××××××6.7第2個CP以后，Q3Q2Q1Q0=00118.數(shù)碼寄存器用于保存二進制數(shù)據(jù)，移位寄存器，既能存放二進制數(shù)據(jù)，又能按一定方向移位。9.串行輸入、輸出是一位一位輸入。并行輸入、輸出是指多位數(shù)據(jù)一起輸入、輸出。10．計數(shù)器是對輸入脈沖個數(shù)進行計數(shù)的電路，除計數(shù)功能外，還可以進行定時、分頻、產(chǎn)生時序控制信號等。11．時鐘信號0.625MHz12．（a）CP100112111130110410010000110110(b)CP10000012001010301001140111005100001610100071100118111010101Q2Q101Q2Q1Q011111000011000000101001110013．14．15．16．17.18.CP10000012001010301001140111005100000610101071100018111000111Q2Q111Q2Q1Q011010100010100000101001110019．6進制，Q2Q1Q0Q2Q2Q1Q0000001100011101010習(xí)題77.1判斷題（正確的在括號內(nèi)打√，否則打×）（1）單穩(wěn)態(tài)觸發(fā)器，外加信號觸發(fā)后能保持一段暫穩(wěn)態(tài)，所以這種電路具有記憶功能，即將觸發(fā)信號保持一段時間。（2）自激多諧振蕩器與單穩(wěn)態(tài)、施密特觸發(fā)器的一個明顯不同之處是多諧電路沒有輸入觸發(fā)信號，所以電路沒有輸入端，只有輸出端，其輸出信號是一個標準的正弦信號。（3）限幅器與施密特觸發(fā)器都可以用來鑒幅，但前者只是簡單地削掉不需要的部分，保留下所需要的波形；后者還能把保留的波形進行整形，輸出邊沿陡峭的矩形脈沖。圖7.圖7.237.2555定時器具有哪些應(yīng)用特點？7.3用集成電路74121產(chǎn)生脈寬為3ms的脈沖信號，如選R=2k（內(nèi)部電阻），試問外接電容Cext應(yīng)取何值？7.4單穩(wěn)態(tài)觸發(fā)器對觸發(fā)脈沖有無要求？如觸發(fā)脈沖寬度大于單穩(wěn)態(tài)觸發(fā)器輸出脈寬，試問電路會產(chǎn)生什么現(xiàn)象？應(yīng)如何解決？7.5施密特觸發(fā)器的主要用途是什么？其工作特點如何？它具有怎樣的傳輸特性？7.6圖7.23所示是由555定時器接成的單穩(wěn)態(tài)觸發(fā)器電路，試估算按下按鍵SB后的輸出脈沖uO的寬度。7.7在圖7.24（a）所示施密特觸發(fā)器G上加輸入信號ui的波形，如圖7.38（b）所示。試對應(yīng)uI畫出輸出信號uO的波形。圖7.247.8如圖7.19（a）示的555定時器組成的多諧振蕩器。當(dāng)R1=4.7k,R2=4.7k,C=0.1F時，試估算電路的振蕩周期，畫出uC和uO的波形。7.9要實現(xiàn)圖7.25所示的uO1→uO2→uO3的波形變換功能，對應(yīng)的方框內(nèi)應(yīng)采用何種電路？圖7.25圖7.267.10已知如圖7.5所示定時器構(gòu)成的施密特觸發(fā)器，已知電源電壓VCC=12V，求：圖7.26（1）電路的VT+，VT和VT各為多少？（2）如果輸入電壓波形如圖，試畫出輸出uO的波形。（3）若電壓端接至+6V，則電路的VT+，VT和VT各為多少？7.11555定時器構(gòu)成的單穩(wěn)態(tài)電路。已知：R=3.9k，C=1F，估算脈寬TW的數(shù)值。7.12用555定時器組成的多諧振蕩器電路如圖7.19所示。已知：VCC=15V，R1=R2=5k，C=C1=0.01F。計算振蕩器的振蕩周期T。答：1．（1）√（2）×（3）√（4）×2．555定時器應(yīng)用廣泛，使用方便，除了構(gòu)成單穩(wěn)、多諧和施密特電路外，還可以接成其他各種應(yīng)用電路。3.（略）4.（略）5．施密特觸發(fā)器的主要用途是整形、鑒別脈沖幅度。因為施密特觸發(fā)器輸出的高、低電平依賴輸入信號的電平而改變，所以其輸出脈沖的寬度由輸入信號決定。由于它的回差特性和輸出電平轉(zhuǎn)換過程中的正反饋作用，所以輸出波形的邊沿陡峭。6．tW=1.1RC=0.1s7．8．8．9．施密特觸發(fā)器自激多諧振蕩器單穩(wěn)態(tài)觸發(fā)器10．=8V=4VVT=VT+VT=4V11．tW=1.1RC=3.63ms12．T=T1+T2=0.7(R1+2R2)C=0.105ms習(xí)題88.1說出模/數(shù)轉(zhuǎn)換和數(shù)/模轉(zhuǎn)換的概念。8.2實現(xiàn)模數(shù)轉(zhuǎn)換要經(jīng)過哪些過程？8.3圖8.6中，若VREF=10V，Rf=R，當(dāng)輸入數(shù)字量D3D2D1D0分別為1100和0110時，求輸出電壓uo的值。8.4有一8位R-2RT型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，若輸入D7~D0為00010100時，輸出電壓1V，問輸入為00101000時，輸出電壓應(yīng)為多少伏？8.5有一8位D/A轉(zhuǎn)換器，要求輸出電壓在0~10V之間，問當(dāng)00000001輸入時，輸出電壓應(yīng)為多少伏？8.6有一DAC滿刻度電壓為20V，需要在其輸出端分辨出0.1mV的電壓，試求至少需要多少位二進制數(shù)？8.7參考圖8.8，當(dāng)使用DAC0832進行數(shù)/模轉(zhuǎn)換時，在希望直通（即輸入數(shù)字量直接得到模擬轉(zhuǎn)換）的情況下，其控制線應(yīng)如何相接？8.8一位DAC轉(zhuǎn)換器主要應(yīng)用在哪一方面？簡述其工作原理。8.9A/D轉(zhuǎn)換的步驟如何？在進行采樣時，采樣信號的頻率fS和輸入模擬信號的最高頻率fimax之間應(yīng)滿足什么條件？8.10在進行A/D轉(zhuǎn)換時，為什么說量化誤差是無法消除的？而減小量化誤差可采用什么方法？8.11A/D轉(zhuǎn)換器有幾類？各有什么特點？適用于什么場合？8.12說明V/F、F/V的作用。8.13有一八位二進制D/A轉(zhuǎn)換器，VREF=10V。為保證VREF偏離標準值所引起的誤差小于VLSB，問允許VREF的最大變化量VREF是多少？VREF的相對穩(wěn)定度應(yīng)為多少？答：1．模/數(shù)轉(zhuǎn)換（簡稱A/D轉(zhuǎn)換）：是將模擬信號轉(zhuǎn)換成數(shù)字信號。數(shù)/模轉(zhuǎn)換（簡稱D/A轉(zhuǎn)換）：是將數(shù)字信號轉(zhuǎn)換成模擬信號。采樣、保持、量化、編碼3.7.5V和3.75V4.-2V5.0.039V6.18位７．（略）８．（略）９．采樣、保持、量化、編碼fs≥2fimax10．（略）11．分類特點應(yīng)用并行比較型速度最快，但設(shè)備成本較高，精度也不易做高數(shù)字通信技術(shù)和高速數(shù)據(jù)采集技術(shù)逐次逼近型工作速度中等，精度也較高，成本較低中高速數(shù)據(jù)采集系統(tǒng)、在線自動檢測系統(tǒng)、動態(tài)測控系統(tǒng)積分型精度可以做得很高，有濾波作用，抗干擾性能很強，速度很慢數(shù)字儀表（數(shù)字萬用表、高精度電壓表）和低速數(shù)據(jù)采集系統(tǒng)12．V/F是電壓/頻率轉(zhuǎn)換，F(xiàn)/V是頻率電壓轉(zhuǎn)換。13．VLSB，1/256習(xí)題99.1半導(dǎo)體存儲器可以分成幾類？ROM和RAM的最大區(qū)別是什么？9.2存儲器的主要指標是哪些？如何標注存儲器的容量？9.3有一存儲器，其地址線有10根，數(shù)據(jù)線有8根，它的存儲容量為多大？9.4對于一個存儲容量為32K×16位的RAM，下列哪些說法是正確的？（1）該存儲器有512K個存儲單元。（2）每次可同時讀/寫8位數(shù)據(jù)。（3）該存儲器有32根地址線。（4）該存儲器的字長為16位。（5）訪問該存儲器的某個存儲單元時需要15位地址碼。（6）該存儲器的十六進制數(shù)地址范圍是0000H～FFFH。9.5指出下列存儲系統(tǒng)各具有多少個存儲單元？至少需要幾根地址線和數(shù)據(jù)數(shù)?(1)64K×1(2)256K×4(3)1M×1(4)128K×89.6設(shè)存儲器的起始地址為全0,試指出