動態(tài)電壓調(diào)節(jié)和低功耗微處理器系統(tǒng)的設(shè)計(jì)

動態(tài)電壓調(diào)節(jié)技術(shù)和低功耗微處理器系統(tǒng)的設(shè)計(jì)摘要本文描述了一種能運(yùn)行在8MHZ時(shí)，電壓為1.1V,若運(yùn)行在100MHZ,其電壓為3.3V的低功耗微處理器系統(tǒng)的設(shè)計(jì)。本論文分析了動態(tài)電壓調(diào)節(jié)技術(shù)即允許處理器在運(yùn)行時(shí)動態(tài)調(diào)節(jié)工作電壓，同時(shí)描述一種系統(tǒng)設(shè)計(jì)且制定了一套評價(jià)標(biāo)準(zhǔn)。除此之外，本文還會更加深入的討論高速緩沖存儲系統(tǒng)。一、背景我們設(shè)計(jì)的目標(biāo)是實(shí)現(xiàn)低功耗的嵌入式嵌入式微處理器系統(tǒng)。據(jù)估計(jì)，該微處理器使用0.6mm的CMOS工藝，其功耗為1.8mW，在1.1V∕8MHz的情況下；220mW，在3.3V/100MHz的情況下。本文討論系統(tǒng)設(shè)計(jì)，緩存優(yōu)化，和處理器動態(tài)電壓調(diào)節(jié)（DVS）的能力。在CMOS的設(shè)計(jì)中，每次平均動態(tài)功耗是有以下方程式計(jì)算的：Eop8?cv2其中C是集總負(fù)載電容，V是工作電壓。我們使用侵略性低功耗設(shè)計(jì)技術(shù)，即通過減小C和使用電壓動態(tài)調(diào)節(jié)以優(yōu)化V來實(shí)現(xiàn)Eop的最小化。我們的系統(tǒng)設(shè)計(jì)可以參考文章的第二部分，包括整個(gè)微處理器的系統(tǒng)而不僅僅是微處理器內(nèi)核。我們?yōu)镈VS嵌入式系統(tǒng)設(shè)計(jì)的標(biāo)桿可見第三部分。第四部分討論了DVS的實(shí)現(xiàn)，而第五部分深入的討論了緩存設(shè)計(jì)。DVS的基本目標(biāo)是快速的（10us左右）把處理器的工作電壓調(diào)整到應(yīng)用性能要求所需的最低功耗。通過持續(xù)的根據(jù)應(yīng)用需求調(diào)整，使得電源效率得到最大化。我們的設(shè)計(jì)和StrongARM系列芯片的主要區(qū)別在于功耗/性能目標(biāo)：我們系統(tǒng)的目標(biāo)是中等性能下的最低功耗，而StrOngARM的目標(biāo)是高性能下的中等功耗。我們的處理器內(nèi)核是基于ARM8的架構(gòu)，實(shí)際上和StrOngARM是一樣的架構(gòu)。這兩種設(shè)計(jì)上的相似點(diǎn)和不同點(diǎn)會貫穿于整篇論文中。二、系統(tǒng)概述為了有效的優(yōu)化系統(tǒng)功耗，我們有必要考慮所有關(guān)鍵的部件：如果有其它的器件在電源消耗中占主要地位，那么最優(yōu)化的微處理器核心只有很少的益處。因此，本論文的分析包含了微處理器核心，數(shù)據(jù)緩存，處理器總線，和外部SRAM,如圖1。I/O系統(tǒng)的功耗是完全基于應(yīng)用且獨(dú)立于設(shè)備的，因此，這并不屬于我們的研究范圍。系統(tǒng)預(yù)期的功耗分配可見圖2。Figure1:Sy?tcmBlockDingrnmFigure2:SystemEnergyBrtnkdawn為了減少內(nèi)存的功耗，我們使用最優(yōu)化的SRAM設(shè)計(jì)，該SRAM是32位數(shù)據(jù)總線，每次使用只需要激活一個(gè)設(shè)備即可。每次訪問多路窄帶SRAM需要激活多個(gè)設(shè)備，導(dǎo)致功耗大幅度增加。為了解決32位設(shè)備的高引腳數(shù)問題，我們將數(shù)據(jù)總線復(fù)用為地址總線。我們使用特別訂制的高性能非線性開關(guān)電壓調(diào)節(jié)器來產(chǎn)生1.1V到3.3V的動態(tài)電壓。一個(gè)高效的調(diào)節(jié)器對于高效率的系統(tǒng)是非常重要的，因?yàn)樗械墓亩急仨毻ㄟ^調(diào)節(jié)閥來獲得電量。當(dāng)從3.3V轉(zhuǎn)換到1.1V時(shí)，線性的調(diào)節(jié)器只能實(shí)現(xiàn)3X的節(jié)省，而我們的設(shè)計(jì)能實(shí)現(xiàn)12X的節(jié)省。門限電壓Vt對于CMOS電路的功耗和性能有非常重要的影響。我們的設(shè)計(jì)中使用0.8V的門限電壓來平衡CMOS的功耗和性能。作為比較，StrOngARM使用0.35V的門限電壓，以增加靜態(tài)功耗為代價(jià)提高性能。當(dāng)空閑時(shí)，StrOngARM功耗為20mW，和我們所設(shè)計(jì)的處理器在20MHZ工作時(shí)的預(yù)計(jì)功耗相等。而當(dāng)空閑時(shí)，我們估計(jì)我們設(shè)計(jì)的處理器功耗為200uW，相比之下效率有大大的提高。三、評估標(biāo)準(zhǔn)我們的一套評估標(biāo)準(zhǔn)目標(biāo)是面向PDA和嵌入式的應(yīng)用?，F(xiàn)有的評估標(biāo)準(zhǔn)如SPEC95并不適用于我們的情況，因?yàn)樗鼈兪敲嫦蚺幚淼那夷繕?biāo)對象是高性能的應(yīng)用產(chǎn)所。DVS評估需要工作量特性，而面向批處理的標(biāo)準(zhǔn)不能得到這些特性。傳統(tǒng)意義上來說，我們的目標(biāo)設(shè)備的內(nèi)存量級為1MB，且缺少重量級標(biāo)準(zhǔn)所需的系統(tǒng)支持；因此，在我們系統(tǒng)上使用SPEC95標(biāo)準(zhǔn)時(shí)完全不合實(shí)際的。我們認(rèn)為只有齊集以下六種標(biāo)準(zhǔn)才能足夠的代表嵌入式系統(tǒng)中的工作量范圍：音頻譯碼MPEG解碼用戶接口JaVa解釋程序網(wǎng)頁瀏覽器原始圖形渲染在本文中，我們實(shí)現(xiàn)了這六種標(biāo)準(zhǔn)的前三種，它們的特性可見表3。“空閑時(shí)間”代表了使用DVS算法后得到的系統(tǒng)空閑時(shí)間?！翱偩€活動”表示了外部處理器總線上的一小部周期，是優(yōu)化緩存系統(tǒng)的一個(gè)重要度量。表3中的緩存結(jié)構(gòu)一欄將在第五部分中討論表3評價(jià)標(biāo)準(zhǔn)特性BeucliiriarkMissRateIdleTiincBusActivityAUDIO0.23%67%0.35%MPEG1.7%22%14%UI0.62%95%0.52%舉例來說，圖4表示了一個(gè)事件脈沖圖，用于幫助描述DVS分析程序。每個(gè)脈沖代表一個(gè)MPEG幀和處理這一幀所需的工作量。對于該例，幀數(shù)率是固定的，能用于計(jì)算最優(yōu)的處理器幀速度，假設(shè)只有一個(gè)時(shí)間點(diǎn)只有一幀能運(yùn)行。120IOOBO60NipEGEv?utD÷Jay?40一售力行口cijMO? EventNiLEnher 梵5圖4MPEG事件脈沖圖四、動態(tài)電壓調(diào)節(jié)我們的處理器能夠在工作中改變工作電壓，即有DVS能力。這使得處理器能夠工作在最有的功耗/性能比例上，實(shí)現(xiàn)了電源的大幅度節(jié)省，在某些應(yīng)用中可達(dá)到80%。這一部分討論DVS的設(shè)計(jì)時(shí)需考慮的問題并且解釋了DVS如何影響性能的結(jié)構(gòu)化評價(jià)。DVS結(jié)合了CMOS設(shè)計(jì)中的兩個(gè)方程式：Eop8?V2和fmaχ8V-Vt/V其中Eop是平均動態(tài)功耗，fmax是最大的時(shí)鐘頻率，而V是工作電壓。為了最小化一個(gè)給定任務(wù)的功耗，我們可以通過減小V來降低Eop,同時(shí)V的減小也會導(dǎo)致fmax的減小。一個(gè)簡單的例子可見下述。減小fclk，即實(shí)際的處理器時(shí)鐘頻率，但不減小V，則對于給定任務(wù)的處理器功耗并沒有影響。StrongARM1100允許fclk在工作狀態(tài)下動態(tài)的改變，使得功耗線性的減小。然而，fclk的改變也會導(dǎo)致任務(wù)運(yùn)行時(shí)間的線性增加，使得平均動態(tài)功耗保持不變。但是我們的系統(tǒng)時(shí)鐘保證fclk=fmax，這樣就減小了一個(gè)任務(wù)的功耗。從一個(gè)軟件的角度，我們抽象出電壓系數(shù)且詳細(xì)說明fmax。實(shí)際電壓是由一個(gè)由簡單的環(huán)形振蕩器驅(qū)動的反饋循環(huán)決定的。這種設(shè)計(jì)的首要原因是硬件的實(shí)現(xiàn)簡單；很幸運(yùn)的是，他同時(shí)實(shí)現(xiàn)非常有效的軟件接口。我們的系統(tǒng)應(yīng)用一個(gè)動態(tài)的電壓來實(shí)現(xiàn)所有器件的功耗節(jié)省。使用多個(gè)獨(dú)立的供給電壓來獨(dú)立的實(shí)現(xiàn)子系統(tǒng)的性能要求也是可以實(shí)現(xiàn)的，然而，這并不在我們的考慮之內(nèi)。為了給不兼容DVS的外部器件提供接口，我們采用特別訂制的電壓轉(zhuǎn)換電路。DVS的實(shí)現(xiàn)需要應(yīng)用電壓調(diào)度算法。這些算法通過監(jiān)控系統(tǒng)的當(dāng)前和預(yù)期狀態(tài)來決定系統(tǒng)的最優(yōu)化電壓（頻率）。DVS下的功耗/性能評估DVS可以影響我們分析結(jié)構(gòu)權(quán)衡的方法。舉例來說，我們探討了DVS和ARMThumb指令集的相互影響。我們將Thumb指令集應(yīng)用到第三部分中的MPEG評估標(biāo)準(zhǔn)中并分析功耗， 這對于高性能系統(tǒng)是一種有效的假設(shè)，但不一定適用于所有的嵌入式系統(tǒng)設(shè)計(jì)。在MPEG標(biāo)準(zhǔn)中，當(dāng)工作頻率為IOOMhz且采用32位的ARM指令集時(shí)，空閑率時(shí)22%。DVS使我們可以最小化工作電壓來填充不必要的空閑時(shí)間。通過一階近似，DVS可以減小40%的功耗，且減慢處理器的時(shí)鐘至空閑時(shí)間為0時(shí)的值。從這一個(gè)起始值，我們考慮采用ThUmb指令集來達(dá)到這個(gè)評估標(biāo)準(zhǔn)。對于典型的程序來說，16位的ThUmb指令集比同類的32位指令集的密度要高30%,減少了緩存和分級存儲器的功耗。然而，由于16位指令集的功能比32位有所減少，所以實(shí)際執(zhí)行的指令數(shù)有所增加，增幅大概為18%,因此增加了處理器的功耗和任務(wù)執(zhí)行時(shí)間。這個(gè)例子有兩點(diǎn)值得我們學(xué)習(xí)。第一，任務(wù)延遲時(shí)間的增加會直接的導(dǎo)致功耗的增加：DVS需要解決功耗和性能之間的平衡。第二，任務(wù)的延遲不僅僅影響一個(gè)部分，而是整個(gè)系統(tǒng)（核心和緩存）：設(shè)計(jì)中，整個(gè)系統(tǒng)中相應(yīng)的平均動態(tài)功耗增加是非常重要的。圖5中顯示了三種配置下運(yùn)用MPEG標(biāo)準(zhǔn)的6個(gè)度量。三種指令集是:基本配置：頻率78Mhz,32位指令集Thumb配置：頻率78Mhz,Thumb指令集調(diào)整配置：頻率92Mhz,ThUmb指令集口B?3t1I^h?L∏ιhUadj?i3lτd圖5DVS幾種配置下功耗分配分析圖5,“基本配置”代表32位的指令，如上討論過的?！癟humb”說明了采用16位指令集但是不增加時(shí)鐘頻率所產(chǎn)生的中間效應(yīng)，由于指令位數(shù)減小，緩存的功耗也相應(yīng)的減少了，而內(nèi)核的功耗卻稍微有所增加，因?yàn)橹噶顢?shù)增加了?？傮w上功耗減少了10%左右。由于指令數(shù)增加而引起的延遲時(shí)間增加使得處理器使用率超過100%。因此，在MPEG應(yīng)用中，處理器不能足夠快的傳輸視頻幀。而“調(diào)整配置”代表了通過增加處理器運(yùn)行速度來保證性能要求。時(shí)鐘頻率的增加需要增加電壓，導(dǎo)致整個(gè)系統(tǒng)的平均動態(tài)功耗增加。從圖5中的“總功耗”一欄可以看出，并沒有實(shí)現(xiàn)功耗的降低：16位的指令集增加了總體的功耗。盡管并不是在所有情況下都能節(jié)省功耗，但是由于電壓調(diào)節(jié)的非線性，Thumb指令集對于某些任務(wù)還是有效的。比如說，如果“基本配置”初始時(shí)的工作電壓很低，那么處理器速度的增加不會大幅度的增加Eop。這樣的話，由于指令集位數(shù)的減小而節(jié)省功耗會使得系統(tǒng)總體的功耗得到減少。電壓調(diào)度為了有效的控制DVS，需要在工作時(shí)，采用電壓調(diào)度來動態(tài)的調(diào)整處理器速度和電壓。電壓調(diào)度顯著的增加了任務(wù)調(diào)度的復(fù)雜度，因?yàn)樗试S處理器時(shí)鐘頻率的最優(yōu)化。電壓調(diào)度通過分析系統(tǒng)的當(dāng)前和上一個(gè)狀態(tài)來預(yù)計(jì)處理器的未來工作量?；趨^(qū)間的電壓調(diào)度器是一種非常簡單的技術(shù)，它周期的全局分析系統(tǒng)的使用率：并不需要單個(gè)線程或程序的直接信息，而是得到全局的信息。舉例來說，如果上一的時(shí)間間隔內(nèi)有超過50%的時(shí)間是出于運(yùn)行態(tài)，該算法就在下一個(gè)時(shí)間間隔里增加處理器的速度和電壓?；趨^(qū)間的電壓調(diào)度算法的優(yōu)勢在于容易實(shí)現(xiàn)，但是它有可能會長期錯誤的預(yù)測未來的工作量。最近，研究方向開始轉(zhuǎn)向基于線程的電壓調(diào)度器，這要求了每一個(gè)線程的截止時(shí)間和需要做的計(jì)算的詳細(xì)信息。有了這些信息后，線程調(diào)度器可以計(jì)算最優(yōu)速度和電壓，以實(shí)現(xiàn)最小的功耗。一個(gè)基于截止時(shí)間的電壓調(diào)度表樣本如圖6所示，Sx和Dx分別代表任務(wù)的起始時(shí)間和截止時(shí)間，同時(shí)Cx所在的區(qū)域代表預(yù)留的運(yùn)算資源。圖6電壓調(diào)度圖電路級需考慮的因素在我們設(shè)計(jì)的電路級中，DVS對2個(gè)元件對于有不利的影響：復(fù)雜的邏輯門和內(nèi)存?zhèn)鞲蟹糯笃?，?位輸入的與非門，它是由一系列的CMOS實(shí)現(xiàn)