dds輸出信號中噪聲信號產(chǎn)生的原因分析

dds輸出信號中噪聲信號產(chǎn)生的原因分析

1dds輸出頻率和相位分辨能力不高,ds輸出信號純度不高,輸出頻率范圍較低,很容易造成輸出信號不信號的雜散信號,降低了輸出信號的信噪比,使dds輸出信號不穩(wěn)定直接數(shù)字頻率合成技術(shù)是一種重要的波形通信技術(shù)。sds技術(shù)具有快速頻率變化能力（可達性級）的能力和相位分辨率能力，但sds技術(shù)輸出的信號純度不高，輸出頻率范圍低，這限制了這項技術(shù)的廣泛應(yīng)用。DDS的頻譜純度不高,主要是DDS輸出信號中包含大量的雜散信號,降低了輸出信號的信噪比。本文定性分析了DDS輸出信號中各類噪聲信號產(chǎn)生的原因及其對輸出信號的影響,根據(jù)其產(chǎn)生的原因,有針對性地在電路設(shè)計中采取措施,應(yīng)用DDS芯片設(shè)計出高穩(wěn)定高純頻譜的頻率源。2相位累加器的雜散信號產(chǎn)生機理及信號轉(zhuǎn)換DDS是全數(shù)字器件,由于DDS的結(jié)構(gòu)特點決定了其有豐富的雜散信號存在,由于技術(shù)的水平限制,目前DDS的輸出頻率還比較低,以上兩點是制約DDS更廣泛應(yīng)用的兩個主要因素。但在100MHz以下的頻率范圍里面,DDS得到很廣泛的應(yīng)用。在這個頻段上雜散信號影響輸出信號純度是DDS應(yīng)用的主要問題,DDS的雜散主要來自以下4個主要方面。(1)DDS的相位累加器產(chǎn)生的相位截斷誤差是DDS雜散信號的主要來源。DDS為了達到高的頻率分辨率,相位累加器的位數(shù)N通常取的都比較大,比如AD9851的相位累加器的位數(shù)是32位,如果對相位累加器中的每一個數(shù)進行尋址,則需要的ROM空間為2N×Sbit,其中S為正弦查找表的字長。基于成本和技術(shù)的考慮,沒有DDS能用那么大容量的ROM,而是用相位累加器的高A位尋址,而將低B=N-A位舍棄,這樣DDS輸出的相位信號就有一定的雜散存在,這就是由相位截斷產(chǎn)生的雜散。其輸出信號信噪比。(2)DDS查找表每個相位字是有固定長度s位的,因此就要一些相位信息的損失,而這些損失是DDS背景雜散信號產(chǎn)生的來源,DDS輸出信號和與量化雜散信號的功率之比為:。(4)DDS中DAC的特性不是完全理想的,造成輸出信號有很多信號的交調(diào)產(chǎn)生一些雜散信號。DAC的非線性特性對DDS輸出譜的影響表現(xiàn)為產(chǎn)生輸出頻率的諧波分量及這些諧波分量的鏡像分量。并且輸入的時鐘信號不可避免地泄漏到輸出電路中,在這里形成交調(diào),使輸出的信號更加惡劣。同時DDS數(shù)字部分的信號可能串入DAC電路中,高頻信號從DAC中輸出,電源線和地線上的干擾也會成為調(diào)制信號調(diào)制在DDS輸出主頻點上,對DDS的輸出信號的頻譜純度產(chǎn)生嚴重影響。目前對DAC信號的輸出還不能定量分析,在電路上采取一些措施可以將這部分的雜散信號有效抑制。DDS的相位噪聲主要決定于時鐘的相位噪聲,理論上DDS的輸出會改善,但是由于DDS器件內(nèi)部的非理想性,使DDS輸出信號的相位噪聲惡化。3dds信號源設(shè)計DDS的雜散是其固有問題。要基于DDS設(shè)計高穩(wěn)定高精度的頻率源,就必須選用合適的DDS芯片,并且在電路設(shè)計中采取一些措施,設(shè)計出良好效果的濾波器來實現(xiàn)高純頻譜頻率的輸出。本設(shè)計的指標要求:能輸出100個頻點的信號,輸出的信號噪聲在60dB以下,輸出的頻率范圍在30M～40MHz之間。在本設(shè)計中通過給DDS置入不同的頻率控制字來產(chǎn)生不同的頻率輸出,實現(xiàn)100個頻點的輸出,采用了DDS芯片AD9851作為信號源的主要芯片,其相位累加器是32位,ROM尋址位A為14位,相位截斷為18位,根據(jù)公式1計算得出相位舍位噪聲和主譜線的幅度之比為,換算成分貝為-84dB,相位舍位造成的噪聲信號可以忽略,而由公式6.02S+1.76db知AD9851輸出由于DAC和rom有限位長造成的背景噪聲的信噪比為62dB,滿足輸出的信噪比要求,AD9851輸出信號的相位舍位噪聲和DAC及rom有限字長產(chǎn)生的背景噪聲都滿足設(shè)計指標,要設(shè)計出滿足指標的DDS頻率源,則現(xiàn)在的關(guān)鍵就是DAC輸出引入的其他噪聲,這些噪聲包括數(shù)字信號引入的噪聲成分,這些噪聲還包括從DAC模擬電源引入的噪聲信號,DAC對這些噪聲信號是個調(diào)制器,各類噪聲信號都調(diào)制在主譜線的周圍,這些噪聲信號中低頻信號對DDS的輸出影響最大,因為這些低頻信號調(diào)制在主輸出頻點的周圍不能被輸出濾波器有效地濾除。DDS的相位噪聲主要決定于輸入頻率源的相位噪聲,選用合適的頻率源就能有效地降低DDS輸出的相位噪聲信號。根據(jù)以上的分析,在應(yīng)用DDS芯片AD9851設(shè)計高穩(wěn)高純頻率源時,其關(guān)鍵于不僅在于AD9851直接相關(guān)電路的設(shè)計,同時還必須盡量隔離數(shù)字信號和模擬信號,尤其不讓數(shù)字線路中的高頻噪聲引入DDS中,為DDS芯片設(shè)計噪聲很低的模擬電源,設(shè)計性能優(yōu)良的濾波器,及選用合適的晶體振蕩器。以下從AD9851的應(yīng)用詳細討論基于DDS的高穩(wěn)高純頻率源設(shè)計。3.1ad9851的并行和并行DDS芯片ad9851是美國ADI公司1996年推出的新一代高集成度DDS器件的頻率分辨率達0.0291Hz,頻率準確度可控制到4×109分之一,噪音電平-70dB以下,諧波失真衰減≥55dB,工作溫度滿足-40℃～+85℃,是一款性能比較優(yōu)良的DDS芯片。其芯片引腳分配請參考AD9851的datasheet,AD9851內(nèi)部的控制字寄存器首先寄存來自外部的頻率、相位控制字,相位累加器接收來自控制字寄存器的數(shù)據(jù)后,決定最終輸出信號頻率和相位的范圍和精度,經(jīng)過內(nèi)部D/A轉(zhuǎn)換器后,所得到的就是最終的數(shù)字頻率合成信號。如果相位累加器的位數(shù)為N,相位控制字的值為FN,頻率控制字的位數(shù)為M,頻率控制字的值為FM,系統(tǒng)外部參考時鐘頻率為30MHz,6倍參考時鐘倍乘器使能,那么經(jīng)過內(nèi)部6倍參考時鐘倍乘器后,可得到AD9851內(nèi)部工作時鐘FC為180MHz,此時最終合成信號的頻率可由式(1)來決定,合成信號的相位由式(2)來決定AD9851的控制數(shù)據(jù)輸入寄存器的方式有并行輸入和串行輸入兩種。并行方式輸入時序如圖1,是通過8位數(shù)據(jù)總線D0～D7來完成全部40位控制數(shù)據(jù)的輸入。復(fù)位信號RESET有效會使輸入數(shù)據(jù)地址指針指向第一個輸入寄存器,W-CLK上升沿寫入第一組8位數(shù)據(jù),并把指針指向下一個輸入寄存器,連續(xù)5個W＿CLK上升沿后,即完成全部40位控制數(shù)據(jù)的輸入,此后W＿CLK信號的邊沿?zé)o效。當(dāng)FQ＿UD上升沿到來之際40位數(shù)據(jù)會從輸入寄存器被寫入頻率和相位控制寄存器,更新DDS的輸出頻率和相位,同時把地址指針復(fù)位到第一個輸入寄存器,等待著下一組新數(shù)據(jù)的寫入。串行方式如圖2所示,W＿CLK上升沿把引腳D7上的數(shù)據(jù)按位串行移入到輸入寄存器。40位輸入結(jié)束后,任何W＿CLK上升沿到來都會造成數(shù)據(jù)順序移出并導(dǎo)致原來數(shù)據(jù)無效,此時FQ＿UD端的上升脈沖就可以使40位數(shù)據(jù)更新芯片的輸出頻率和相位。在本設(shè)計中采用了并行置數(shù)的方式,對DDS的置數(shù)用單片機89C51完成。P1口作為8位的數(shù)據(jù)線連接AD9851的DO～D7腳,89C51的TXD和RXD腳分別連接AD9851的WCLK和FQ-UD兩腳,P2.0腳連接AD9851的RST腳。先用工具產(chǎn)生頻率控制數(shù)據(jù)的產(chǎn)生,再將數(shù)據(jù)作為數(shù)據(jù)部分存入89C51的flash中,89C51通過查表來確定頻率控制數(shù)據(jù)。這種方法的好處是程序簡單,占用單片機時間短,主要問題是不能產(chǎn)生任意頻點的信號。因為本設(shè)計只需要100個固定的頻點,所以采用的是查表法。3.2ad9851的濾波器設(shè)計DDS的雜散大是以DDS作為頻率源的固有問題。這些雜散會惡化DDS輸出信號的頻譜,在電路設(shè)計中必須考慮對DDS所產(chǎn)生雜散的抑制問題。在本設(shè)計中也采用了以下方法以獲得高純高穩(wěn)的頻率源的輸出。(1)模擬部分和數(shù)字部分的隔離在AD9851的電路部分中,數(shù)字信號傳入模擬部分對輸出信號的干擾可以通過數(shù)字信號線引入AD9851,這部分干擾中的高頻信號會對輸出產(chǎn)生嚴重的影響,用89C51輸入時,數(shù)字信號的變化頻率一般在300KHz以內(nèi),所以對這些信號可以用低通濾波器的方式以濾除,在本設(shè)計中的AD9851和89C51的連接線上都加裝了一個一階RC濾波器。數(shù)字信號對模擬部分干擾的另一個重要的途徑是通過電源和地串入模擬部分,從電源引入的干擾將嚴重影響輸出頻譜的純度,在最后的DAC中,電源的周期的紋波將被調(diào)制到輸出的頻譜中,使輸出信號成為載頻調(diào)制上噪聲信號。如果是較低頻率(f≤1M)的噪聲被調(diào)制到輸出信號中,則用普通的濾波器很難將此信號濾除。因此在電路設(shè)計中必須極力地避免從電源線和地中引入干擾信號,在AD9851的電源中必須將模擬地和數(shù)字地分開,模擬電源和數(shù)字電源完全隔開,且為模擬部分提供低噪聲的電源。在本設(shè)計中,應(yīng)用TI的REG103u5作模擬電源實現(xiàn)模擬電源和數(shù)字電源的完全隔離。這塊線性穩(wěn)壓的芯片專門給AD9851的模擬部分供電。REG103是一款低壓差的線性穩(wěn)壓芯片,具有極低的噪聲,在最好情況下噪聲電平小于33μVrms,輸出最大電流小于500mA,芯片指標完全滿足AD9851模擬部分對電源的要求。DDS模擬部分的供電通過REG103轉(zhuǎn)換到+5V,和數(shù)字部分的+5V供電完全隔離。在讓數(shù)字電源和模擬電源完全隔離的同時,也盡可能的讓數(shù)字地和模擬地隔離開,在本設(shè)計中數(shù)字信號地在電源的輸入端通過一個47UH的電感連接在模擬地上。以上措施使頻率源的電源基本滿足AD9851對電源的要求。(2)輸出濾波器設(shè)計在DDS的DAC輸出端頻率源的輸出端我們設(shè)計了一個專門的濾波器來濾除雜散。普通的DDS輸出濾波器一般是用一個低通濾波器。而實際的DDS雜散信號并不僅存在于比主頻點高的頻帶內(nèi),而往往是在全頻帶范圍里面都存在。所以在本設(shè)計中使用帶通濾波器作為DDS的輸出濾波器。在帶通濾波器中有切比雪夫,橢圓濾波器,巴特沃斯濾波器等濾波器可供選擇。其中,巴特沃斯濾波器的通帶內(nèi)的波動較小,但帶外抑制也比較小,且矩形系數(shù)較差,因此不太適合作為AD9851輸出濾波器的使用。切比雪夫濾波器得帶外抑制很好,但是其矩形系數(shù)不高在通帶附近得衰減不是足夠大,同時帶內(nèi)得紋波比較大,所以也不太適合作為DDS輸出濾波器使用。橢圓濾波器是這三種中用相同的階數(shù)能夠得到最好得矩形系數(shù),5階橢圓濾波器在通帶附近的頻點可以得到40dB的帶外抑制,很適合將雜散信號濾除。因此濾波器設(shè)計中采用了橢圓濾波器。圖3是仿真濾波器頻率響應(yīng)的特性曲線,從圖中,我們可以看到該濾波器的阻帶內(nèi)信號衰減在40dB以下,且從通帶到阻帶的過渡帶很窄,完全滿足AD9851對輸出濾波器的設(shè)計要求。以確保輸出頻率信號應(yīng)有的頻譜純度。(3)晶體振蕩器的選擇DDS的輸出信號的頻率為F=FM·FC/2N。假定晶體振蕩器的頻率誤差為△f,則DDS輸出信號為Fe=FM·(FC±△f)/2N,輸出信號的相對頻率誤差為ve=△f/Fc。由此可知,DDS輸出信號的頻率穩(wěn)定度和精度與晶體振蕩器的頻率穩(wěn)定度和精度相等,在選擇晶體振蕩器時應(yīng)以輸出信號的頻率穩(wěn)定度和精度要求為準。本設(shè)計需求的指標要求輸出信號的溫度穩(wěn)定度在±1ppm。根據(jù)上述公式,選擇了30MHz的方波晶振,溫度穩(wěn)定度為±1ppm,相位噪聲為120dB/kHz。4輔助電路設(shè)計通過采取以上措施,經(jīng)實際系統(tǒng)聯(lián)調(diào)、測試,證明本頻率源達到了系