可編程邏輯器PLD頂用來寄存數(shù)據(jù)的根柢單元_第1頁
可編程邏輯器PLD頂用來寄存數(shù)據(jù)的根柢單元_第2頁
可編程邏輯器PLD頂用來寄存數(shù)據(jù)的根柢單元_第3頁
可編程邏輯器PLD頂用來寄存數(shù)據(jù)的根柢單元_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

可編程邏輯器PLD頂用來寄存數(shù)據(jù)的根柢單元編程單元:PLD頂用來寄存數(shù)據(jù)的根柢單元1、浮柵編程技術(shù)用浮柵編程技術(shù)出產(chǎn)的編程單元是一種能屢次改寫的ROM,即已寫入的內(nèi)容可以擦去,也可以從頭寫入新的內(nèi)容。(一)疊柵型(SIMOS)存儲單元浮柵上的電荷無放電通路,無法走漏。用紫外線照耀芯片上的玻璃窗,則構(gòu)成光電電流,把柵極電子帶回到多晶硅襯底,SIMOS管康復(fù)到初始的導(dǎo)通狀況。2、閃速型(Flash)存儲單元閃速存儲單元又稱為快擦快寫存儲單元。下圖是閃速存儲單元剖面圖。閃速存儲單元去掉了地道型存儲單元的挑選管,它不像E2PROM那樣一次只能擦除一個字,而是可以用一個信號,在幾毫秒內(nèi)擦除一大區(qū)段。因而,閃速存儲單元比地道型存儲單元的芯片構(gòu)造更簡略、更有用,運用閃速存儲單元制成的PLD器材密度更高。3、六管靜態(tài)存儲單元閃速存儲單元的可再編程才調(diào)約為十萬次支配,但仍是不及SRAM那樣有無綁縛的再編程才調(diào),以SRAM為存儲單元的現(xiàn)場可編程門陣列(FPGA)可以完

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論