DSP與串行AD組成的高速并行數(shù)據(jù)采集系統(tǒng)

ＤＳP與串行A/D組成的高速并行數(shù)據(jù)采集系統(tǒng)［日期：20０5７７］來源:今日電子

作者：吉林高校通信工程學(xué)院盧海軍王樹勛［字體:HYPERＬIＮＫ"jａｖascripｔ:ＣｏnteｎｔSｉｚe（１6）"大HYPERLIＮK"javaｓcｒｉpｔ：ContentＳize(14)"中HＹPERＬINK”javascrｉｐt：CｏｎtenｔＳiｚｅ（12）”?。菡阂罁?jù)高速定點(diǎn)DSP芯片TＭS320ＶC54０２的多通道緩沖串口特點(diǎn)和串行Ａ／D轉(zhuǎn)換芯片TLＶ1５72的工作特性,提出了兩片串行A／D和一片DSＰ串口的通信方案。該系統(tǒng)充分利用了ＤSＰ的兩個(gè)緩沖串口，可以使兩路A/D轉(zhuǎn)換數(shù)據(jù)高速并行傳輸。同時(shí)文中給出了系統(tǒng)的硬件原理圖和軟件設(shè)計(jì)的部分關(guān)鍵程序。關(guān)鍵詞:DＳP;多通道緩沖串口;A/D轉(zhuǎn)換；數(shù)據(jù)采集引言ＴMS３20VＣ５40２（以下簡(jiǎn)稱C5４0２)是德州儀器公司1999年推出的定點(diǎn)數(shù)字信號(hào)處理器（ＤSP）.與TMS320C54x系列的其他芯片相比，C５4０２以其獨(dú)有的高性能、低功耗和低價(jià)格受到了人們的廣泛青睞。C5402增強(qiáng)外設(shè)有軟件等待狀態(tài)發(fā)生器、鎖相環(huán)時(shí)鐘發(fā)生器、６通道直接存儲(chǔ)器訪問（ＤＭＡ）掌握器、增強(qiáng)型８位并行主機(jī)接口(HPI）等.兩個(gè)可編程的多通道緩沖串口（McBSＰ)能夠全雙工、快速地與其他同步串口進(jìn)行數(shù)據(jù)交換，硬件連接簡(jiǎn)潔,串口的工作模式和傳送數(shù)據(jù)的格式可通過編程實(shí)現(xiàn)。由于C540２內(nèi)部沒有集成A／Ｄ，因此在數(shù)據(jù)采集時(shí)需要使用A／D轉(zhuǎn)換芯片，A／D芯片與C5４０2的接口設(shè)計(jì)成為一個(gè)重要的問題。A／D轉(zhuǎn)換芯片一般有串行Ａ／D和并行A/D。為了充分利用C540２所供應(yīng)的多通道緩沖串口資源,簡(jiǎn)化系統(tǒng)設(shè)計(jì)，本文系統(tǒng)使用了TI公司的高速串行A/D來同時(shí)完成兩路數(shù)據(jù)采集，大大提高了串口工作效率。串行A/D芯片TLＶ1５72TLV１572是高速的十位串行A／D轉(zhuǎn)換芯片，可以通過3或４個(gè)串行口線直接與DSP或其他數(shù)字微處理器串口相連,不需要外加規(guī)律,但是轉(zhuǎn)換速度受ＳCLK供應(yīng)時(shí)鐘的限制。TLＶ1572與ＤSP的多通道緩沖串口相連是通過ＣS、SCLK、ＤO和FS四條線完成的，此時(shí)DSP的CLＫR產(chǎn)生移位脈沖,FSＲ產(chǎn)生幀同步信號(hào),并分別供應(yīng)應(yīng)TLV157２.當(dāng)TLV1５７２與其他串口微處理器相連接時(shí)FＳ必須供應(yīng)高電平，通過ＣS、SCＬＫ、ＤO三條線來完成數(shù)據(jù)傳輸.當(dāng)CS為高時(shí)，A/Ｄ芯片各管腳處于三態(tài)狀態(tài)。在CS由高變低時(shí)，TLV1５72檢測(cè)FＳ引腳的狀態(tài)來確定工作模式,若FＳ為低則為ＤＳＰ模式，若ＦＳ為高則為其他微處理器模式。?圖一ＴＬ１572在DSP模式下的轉(zhuǎn)換時(shí)序圖

圖二TL157２在微處理器模式下的轉(zhuǎn)換時(shí)序圖當(dāng)TLＶ15７2工作在DSP模式時(shí)，必須保證在CS變低時(shí)，F(xiàn)S為低電平,并且要鎖存肯定時(shí)間。CS為低時(shí)，DO跳出三態(tài)狀態(tài)，但是直到FＳ為高時(shí)芯片才脫離休眠狀態(tài)。ＴLＶ1５７２在每個(gè)時(shí)鐘ＳCＬＫ的下降沿檢測(cè)FＳ的狀態(tài),一旦檢測(cè)到FS為高,ＴLV15７2開頭采樣。在FS的下降沿，A/D芯片通過移位時(shí)鐘將數(shù)據(jù)移到ＤＯ上。在６個(gè)前導(dǎo)０傳送之后，DSP可以在時(shí)鐘的下降沿得到A/Ｄ轉(zhuǎn)換的數(shù)據(jù)，如圖1所示。在最低位移出之后,A／Ｄ芯片自動(dòng)進(jìn)入休眠狀態(tài)，直到FＳ下一次有效。如果FS在１6位傳輸完成后立即有效,則A/D開頭新的數(shù)據(jù)轉(zhuǎn)換，此時(shí)Ａ/D為連續(xù)轉(zhuǎn)換。若ＦS在ＴLV１５72轉(zhuǎn)換數(shù)據(jù)的過程中變高，則A/D芯片被復(fù)位，開頭新的數(shù)據(jù)轉(zhuǎn)換周期。因此可以通過設(shè)置FＳ，轉(zhuǎn)變數(shù)據(jù)傳輸?shù)奈粩?shù)。當(dāng)ＴLＶ15７2工作在非ＤSP模式下時(shí),FＳ引腳必須接高電平。在每次轉(zhuǎn)換的過程中都必須供應(yīng)１6個(gè)時(shí)鐘信號(hào)，若微處理器無法一次接收16位數(shù)據(jù)，可以分成8位兩次接收，兩次接收的時(shí)間間隔不能大于１00μｓ，此時(shí)CＳ必須始終處于有效狀態(tài).在DＳP模式下轉(zhuǎn)換的開頭是由ＦS信號(hào)有效來決定的，而在微處理器模式下,數(shù)據(jù)轉(zhuǎn)換CＳ有效后的第一個(gè)時(shí)鐘信號(hào)上升沿開頭的,如圖2所示。在微處理器模式下,也可以通過設(shè)置CS來轉(zhuǎn)變傳送的位數(shù)。C5４02的多通道緩沖串口C540２供應(yīng)兩個(gè)高速、全雙工、多通道緩沖串行口McＢＳP０、MｃBＳＰ1，用數(shù)據(jù)線D(R/Ｘ)、幀同步線FＳ（R／X)和移位時(shí)鐘線CLK（R/X）實(shí)現(xiàn)發(fā)送數(shù)據(jù)和接收數(shù)據(jù)。ＭｃBSP通過6個(gè)引腳(DX、ＤR、ＣＬＫＸ、CＬKＲ、FSＸ和FSR）與外設(shè)接口.（1)ＣLKX（發(fā)送時(shí)鐘輸入或輸出）芯片內(nèi)部發(fā)送以為寄存器（XSＲ）通過該時(shí)鐘信號(hào)將數(shù)據(jù)發(fā)送到ＤＸ引腳.該串口可以通過PCR寄存器的ＣLＫXＭ位配置成使用內(nèi)部時(shí)鐘或者使用外部時(shí)鐘。（２）ＦＳX(發(fā)送幀同步輸入或輸出)FSX是發(fā)送開頭的標(biāo)志，串口可以通過PＣR寄存器的FXM位配置成輸入或輸出。（3)DX（串行數(shù)據(jù)發(fā)送)串口數(shù)據(jù)發(fā)送是通過該口進(jìn)行的。(４）ＣLKR（接收時(shí)鐘）CLKR用來接收外部時(shí)鐘信號(hào),該時(shí)鐘信號(hào)將DR數(shù)據(jù)移入接收移位寄存器（ＲSR）。可以通過PCＲ寄存器的CLKRM位配置成使用內(nèi)部時(shí)鐘或者使用外部時(shí)鐘。（5）ＦSR（接收幀同步輸入)FSR接收幀同步脈沖信號(hào)，標(biāo)志數(shù)據(jù)接收開頭。可以通過PCR寄存器的ＦRM位配置成輸入，也可以配置成輸出。（6）DR（串行數(shù)據(jù)接收）串口數(shù)據(jù)接收是通過該口進(jìn)行的。接收過程中,數(shù)據(jù)首先通過移位時(shí)鐘CLKR的作用下移入RSR(接收移位寄存器)，然后,ＲＳＲ中的數(shù)據(jù)再拷貝到DＤR(數(shù)據(jù)接收寄存器）,拷貝完成時(shí),產(chǎn)生RINＴ中斷通知CPU來響應(yīng)或REVＴA中斷通知DMA響應(yīng)，同時(shí)設(shè)置RRＤY中斷標(biāo)志位，也可以用查詢方式來完成,從數(shù)據(jù)寄存器中讀出數(shù)據(jù)。CLＫＸ、CLKR、FSX、ＦSR即可以由內(nèi)部采樣率發(fā)生器產(chǎn)生,也可以由外部設(shè)備驅(qū)動(dòng)。MｃBＳP分別在相應(yīng)時(shí)鐘的上升沿和下降沿進(jìn)行數(shù)據(jù)檢測(cè)。每個(gè)McＢSP最多可支持1２8通道的發(fā)送和接收，串行字長可選，包括８、12、１6、2０、24和32位，還支持μ率和Ａ率數(shù)據(jù)壓縮擴(kuò)展。系統(tǒng)硬件設(shè)計(jì)在分析了Ｃ5402多通道緩沖串口和串行A/D轉(zhuǎn)換器TＬＶ1572工作特點(diǎn)后，可以利用ＴLV1５72工作在DSＰ模式,使其與Ｃ５402進(jìn)行接口，在同步時(shí)鐘信號(hào)的作用下完成A／Ｄ轉(zhuǎn)換的數(shù)據(jù)傳輸。圖3為整個(gè)數(shù)據(jù)采集系統(tǒng)的硬件原理圖，本系統(tǒng)依據(jù)C540２的多通道緩沖串口特性,充分利用兩個(gè)緩沖串口與兩片串行A/ＤTLＶ１5７2進(jìn)行數(shù)據(jù)傳輸.為了達(dá)到與C54０２很好匹配，A／Ｄ電源和參考電壓都接了3.3V.A/D的FS接DSP的FＳX和ＦSR，使數(shù)據(jù)輸入的幀同步信號(hào)由DSP產(chǎn)生。SCLK接DＳP的CLKＸ和CＬＫR，這樣數(shù)據(jù)的輸入和輸出時(shí)鐘均來自DSＰ。Ｃ5４02與兩片A／D進(jìn)行數(shù)據(jù)傳輸時(shí)，設(shè)置串口中斷工作在0０模式，即串口數(shù)據(jù)到達(dá)觸發(fā)中斷,這樣CPU可以依據(jù)哪片A／D傳輸數(shù)據(jù)產(chǎn)生相應(yīng)的串口中斷RＩＮＴ0或RINT１。當(dāng)兩個(gè)串口的數(shù)據(jù)同時(shí)到達(dá)，即同時(shí)申請(qǐng)中斷時(shí),C5402的CPＵ會(huì)依據(jù)中斷優(yōu)先級(jí)響應(yīng)RIＮT０中斷，然后再響應(yīng)中斷RINT1.為了保證數(shù)據(jù)通信的牢靠性，避開數(shù)據(jù)沖突，在響應(yīng)ＲＩNT１中斷的過程中,串口0無中斷懇求.Ｃ５40２芯片內(nèi)配置有4K×1６bit片內(nèi)屏蔽式的ROM（F０00FＦFＦ）。在4KＲOM資源里包含了Bｏotlｏadeｒ程序，它允許程序放在外部較慢的存儲(chǔ)器或微處理器中,并調(diào)到高速的DRAM存儲(chǔ)器中運(yùn)行，大大減小了C５40２內(nèi)部掩膜的需要，降低了電路設(shè)計(jì)成本.系統(tǒng)獨(dú)立工作的內(nèi)部規(guī)律由CPＬD來完成,如圖4所示。Ｃ540２上電復(fù)位裝載時(shí),由于Boｏtloader程序在初始化時(shí)設(shè)置ＸF為高電平,在系統(tǒng)進(jìn)入并行引導(dǎo)裝載模式后，Ｃ5４０2從數(shù)據(jù)尋址為0FＦＦFｈ單元（A１5=１，選中Ｆlaｓh）中讀取將要載入的程序存儲(chǔ)區(qū)首地址，和并行轉(zhuǎn)載數(shù)據(jù)流。此時(shí)，C5402可以將ＡＴ29ＬＶ1024Fｌaｓｈ地址08０００h～0FFＦFh單元中的數(shù)據(jù)讀到Ｃ５４02對(duì)應(yīng)于００0０ｈ~7FＦFh尋址區(qū)的片內(nèi)DＡＲAM和片外SRＡMIS61LV6164中.Ｂooｔｌoaｄer程序結(jié)束后，在這個(gè)系統(tǒng)中，用戶程序的第一條語句為RＳBＸXF，即置XＦ引腳為低電平，F(xiàn)ｌash始終不選通.這樣,SRAM的高3２Ｋ區(qū)域（０8０00ｈ～0ＦＦFFh）被釋放出來，可以作為DSP系統(tǒng)運(yùn)行時(shí)的數(shù)據(jù)區(qū)或程序區(qū)使用。系統(tǒng)軟件設(shè)計(jì)系統(tǒng)的軟件設(shè)計(jì)主要包括多通道緩沖串口的初始化、串口中斷服務(wù)程序和并行裝載程序設(shè)計(jì)等?！癯绦蛟O(shè)計(jì)應(yīng)注意的問題?(1)McBSP工作在數(shù)據(jù)接收中斷方式,因此全局中斷和串口中斷的相應(yīng)位應(yīng)該合理設(shè)置。同時(shí)，在設(shè)置中斷向量表時(shí)，使中斷向量表的位置與處理器模式狀態(tài)寄存器PＭＳT中的中斷向量指針ＩPTＲ相對(duì)應(yīng),使ＩPTR的9位地址指向1２８字的中斷向量所在的程序頁,同時(shí),中斷向量表要嚴(yán)格依據(jù)C5４0２規(guī)定的格式編寫,否則不能正確地產(chǎn)生需要的中斷結(jié)果。?(2）要實(shí)現(xiàn)ＤSP數(shù)據(jù)采集系統(tǒng)的脫機(jī)獨(dú)立運(yùn)行，需要給每臺(tái)ＤSP配備獨(dú)立的程序存儲(chǔ)器,在整個(gè)系統(tǒng)上電或者復(fù)位時(shí)，由引導(dǎo)裝載程序?qū)⒋嬗谄獾某绦虼a裝載到片內(nèi)DＡRAM或者系統(tǒng)的擴(kuò)展存儲(chǔ)器中，然后運(yùn)行程序來完成對(duì)McＢSP進(jìn)行設(shè)置和其他程序。?（3）為了實(shí)現(xiàn)兩路A／Ｄ和C５４0２之間的時(shí)序匹配，避開數(shù)據(jù)沖突,需要注意Ｃ54０２采樣率發(fā)生寄存器SRＧR1中CLKGDV位的設(shè)置,使C54０2工作時(shí)鐘周期大于兩個(gè)串口中斷的響應(yīng)時(shí)間。

若TＬV１5７２以４00KSPＳ轉(zhuǎn)換速率來計(jì)算,每片Ａ／D應(yīng)該是每2。5μｓ向DSP發(fā)送一次數(shù)據(jù)，申請(qǐng)中斷，CPＵ響應(yīng)中斷來接收數(shù)據(jù)。ＤSＰ工作在１００MＨz時(shí),時(shí)鐘周期為10ｎs，因此每個(gè)緩沖串口中斷服務(wù)程序中可以執(zhí)行一個(gè)少于12５個(gè)時(shí)鐘周期的程序而不影響串口的接收，若串口中斷程序的時(shí)間不夠用,還可以適當(dāng)降低Ａ／Ｄ轉(zhuǎn)換速率，為串口中斷供應(yīng)更長的中斷服務(wù)時(shí)間.●串口接收的部分初始化程序

下面依據(jù)多通道緩沖串口的特性和兩路串行A/Ｄ工作的要求,主要介紹一下串口接收的軟件設(shè)計(jì)和串口部分關(guān)鍵設(shè)置。?;＝====初始化串口0＝====?ｓtｍ＃0,SPSA0

stm#０００0h,SPＳD0；＃000０H寫入ＳＰCR10?stm＃1，SPSA0?stm＃000０h,SPSＤ0;#０000H寫入ＳＰＣR2０?sｔm#2，ＳPSA0?stm#００４0h,SPSD0;＃00４0Ｈ寫入RCRC10，每字16位?ｓtm＃3，SＰSＡ０?sｔｍ#004０ｈ，SPSＤ０；#0０４０H寫入RCR20,每幀一段，每段一字?stm#6,ＳＰＳA0

sｔm#0００fｈ,SPSD0;#00０９H寫入SＲGR１０，時(shí)鐘周期ＣLKG=6。4MＨz?stm#7，SＰSA0?ｓｔｍ＃３０0fh，SPSＤ0；#３01０Ｈ寫入SRGR20,幀周期為１6個(gè)CLKG

stｍ#0eh,SＰSＡ0?sｔｍ#0a０４h，ＳＰSＤ０；＃0A04H寫入ＰＣＲ０，F(xiàn)SX，ＣLＫＸ輸出,FSR，ＣＬKR輸入?;＝==＝=初始化串口１===＝＝?串口1的初始化程序參見串口0?；＝＝===啟動(dòng)接收====＝==

ｓtm＃０，SPSＡ0?sｔm#000１h,SPＳＤ０；啟動(dòng)串口0接收?ｓｔm#1,SＰSA０

stm＃００c０h，ＳPSＤ０；內(nèi)部產(chǎn)生時(shí)鐘產(chǎn)生FSG?ｓtｍ＃0,ＳPSA1?ｓtm＃0001h,SＰSD1;啟動(dòng)串口1接收?ｓtm#1,