史上最全的筆試題目

本文格式為Word版，下載可任意編輯——史上最全的筆試題目史上最全的各大公司筆試題目（全）

求職小秘書2023-04-1510:26:44各大公司筆試題目（全）

模擬電路

1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）2、平板電容公式(c=εs/4πkd)。（未知）3、最基本的如三極管曲線特性。（未知）

4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）5、負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴(kuò)展放大器的通頻帶，自動調(diào)理作用）（未知）

6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。（未知）8、給出一個查分運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。（凹凸）

9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）10、給出一差分電路，告訴其輸出電壓y+和y-,求共模分量和差模分量。（未知）11、畫差放的兩個輸入管。（凹凸）

12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個晶體管級的運(yùn)放電路。（仕蘭微電子）

13、用運(yùn)算放大器組成一個10倍的放大器。（未知）

14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點(diǎn)的rise/fall時間。(infineon筆試試題)

15、電阻r和電容c串聯(lián)，輸入電壓為r和c之間的電壓，輸出電壓分別為c上電壓和r上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)rcq,還有clock的delay,寫出決

定最大時鐘的因素，同時給出表達(dá)式。（威盛via2023.11.06上海筆試試題）18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點(diǎn)。（威盛via2023.11.06上海筆試試題）19、一個四級的mux,其中其次級信號為關(guān)鍵信號如何改善timing。（威盛via2023.11.06上海筆試試題）

20、給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵路徑是什么，還問給出輸入，

使得輸出依靠于關(guān)鍵路徑。（未知）21、規(guī)律方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)

點(diǎn)），全加器等等。（未知）

22、卡諾圖寫出規(guī)律表達(dá)使。（威盛via2023.11.06上海筆試試題）

23、化簡f(a,b,c,d)=m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）

24、pleaseshowthecmosinverterschmatic,layoutanditscrosssectionwithp-wellprocess.plotitstransfercurve(vout-vin)andalsoexplainthe

operationregionofpmosandnmosforeachsegmentofthetransfercurve?（威盛筆試題circuitdesign-beijing-03.11.09）

25、todesignacmosinvertorwithbalanceriseandfalltime,pleasedefinetherationofchannelwidthofpmosandnmosandexplain?26、為什么一個標(biāo)準(zhǔn)的倒相器中p管的寬長比要比n管的寬長比大？（仕蘭微電子）

27、用mos管搭出一個二輸入與非門。（揚(yáng)智電子筆試）

28、pleasedrawthetransistorlevelschematicofacmos2inputandgateandexplainwhichinputhasfasterresponseforoutputrisingedge.(lessdelaytime)。（威盛筆試題circuitdesign-beijing-03.11.09）29、畫出not,nand,nor的符號，真值表，還有transistorlevel的電路。（infineon筆試）

30、畫出cmos的圖，畫出tow-to-onemuxgate。（威盛via2023.11.06上海筆試試題）

31、用一個二選一mux和一個inv實(shí)現(xiàn)異或。（飛利浦－XX筆試）32、畫出y=a*b+c的cmos電路圖。（科廣試題）

33、用規(guī)律們和cmos電路實(shí)現(xiàn)ab+cd。（飛利浦－XX筆試）

34、畫出cmos電路的晶體管級電路圖，實(shí)現(xiàn)y=a*b+c(d+e)。（仕蘭微電子）35、利用4選1實(shí)現(xiàn)f(x,y,z)=xz+yz’。（未知）

36、給一個表達(dá)式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門實(shí)現(xiàn)（實(shí)際上就是化簡）。

37、給出一個簡單的由多個not,nand,nor組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。

（infineon筆試）

38、為了實(shí)現(xiàn)規(guī)律（axorb）or（candd），請選用以下規(guī)律中的一種，并說明為什

么？1）inv2）and3）or4）nand5）nor6）xor答案：nand（未知）39、用與非門等設(shè)計全加法器。（華為）40、給出兩個門電路讓你分析異同。（華為）

41、用簡單電路實(shí)現(xiàn)，當(dāng)a為輸入時，輸出b波形為…（仕蘭微電子）

42、a,b,c,d,e進(jìn)行投票，多數(shù)聽從少數(shù)，輸出是f（也就是假使a,b,c,d,e中1的個數(shù)比0

多，那么f輸出為1，否則f為0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。（未知）

43、用波形表示d觸發(fā)器的功能。（揚(yáng)智電子筆試）

44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。（揚(yáng)智電子筆試）

45、用規(guī)律們畫出d觸發(fā)器。（威盛via2023.11.06上海筆試試題）46、畫出dff的結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之。（威盛）47、畫出一種cmos的d鎖存器的電路圖和幅員。（未知）48、d觸發(fā)器和d鎖存器的區(qū)別。（新太硬件面試）49、簡述latch和filp-flop的異同。（未知）50、latch和dff的概念和區(qū)別。（未知）

51、latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級描述中l(wèi)atch如何產(chǎn)生的。（南山之橋）

52、用d觸發(fā)器做個二分顰的電路.又問什么是狀態(tài)圖。（華為）53、請畫出用d觸發(fā)器實(shí)現(xiàn)2倍分頻的規(guī)律電路？（漢王筆試）54、怎樣用d觸發(fā)器、與或非門組成二分頻電路？（東信筆試）

55、howmanyflip-flopcircuitsareneededtodivideby16?(intel)16分頻？56、用filp-flop和logic-gate設(shè)計一個1位加法器，輸入carryin和current-stage，輸出

carryout和next-stage.（未知）

57、用d觸發(fā)器做個4進(jìn)制的計數(shù)。（華為）

58、實(shí)現(xiàn)n位johnsoncounter,n=5。（南山之橋）

59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進(jìn)制循環(huán)計數(shù)器，15進(jìn)制的呢？（仕蘭微電子）

60、數(shù)字電路設(shè)計當(dāng)然必問verilog/vhdl，如設(shè)計計數(shù)器。（未知）61、blockingnonblocking賦值的區(qū)別。（南山之橋）62、寫異步d觸發(fā)器的verilogmodule。（揚(yáng)智電子筆試）moduledff8(clk,reset,d,q);inputclk;inputreset;input[7:0]d;output[7:0]q;reg[7:0]q;

always@(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;

endmodule

63、用d觸發(fā)器實(shí)現(xiàn)2倍分頻的verilog描述？（漢王筆試）moduledivide2(clk,clk_o,reset);inputclk,reset;outputclk_o;wirein;

regout;

always@(posedgeclkorposedgereset)if(reset)out<=0;else

out<=in;

assignin=~out;assignclk_o=out;endmodule

64、可編程規(guī)律器件在現(xiàn)代電子設(shè)計中越來越重要，請問：a)你所知道的可編程規(guī)律器

件有哪些？b)試用vhdl或verilog、able描述8位d觸發(fā)器規(guī)律。（漢王筆試）pal，pld，cpld，fpga。moduledff8(clk,reset,d,q);inputclk;inputreset;inputd;outputq;regq;

always@(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;

endmodule

65、請用hdl描述四位的全加法器、5分頻電路。（仕蘭微電子）66、用verilog或vhdl寫一段代碼，實(shí)現(xiàn)10進(jìn)制計數(shù)器。（未知）67、用verilog或vhdl寫一段代碼，實(shí)現(xiàn)消除一個glitch。（未知）

68、一個狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)（不過這個狀態(tài)機(jī)畫的實(shí)在對比差，很簡單誤會

的）。（威盛via2023.11.06上海筆試試題）69、描述一個交通信號燈的設(shè)計。（仕蘭微電子）70、畫狀態(tài)機(jī)，接受1，2，5分錢的賣報機(jī)，每份報紙5分錢。（揚(yáng)智電子筆試）71、設(shè)計一個自動售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢

數(shù)。（1）畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計

的要求。（未知）

72、設(shè)計一個自動飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零：（1）

畫出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語法要符合fpga設(shè)計的要求；

（3）設(shè)計

工程中可使用的工具及設(shè)計大致過程。（未知）

73、畫出可以檢測10010串的狀態(tài)圖,并verilog實(shí)現(xiàn)之。（威盛）74、用fsm實(shí)現(xiàn)101101的序列檢測模塊。（南山之橋）

a為輸入端，b為輸出端，假如a連續(xù)輸入為1101則b輸出為1，否則為0。例如a：0001100110110100100110b：0000000000100100000000

請畫出statemachine；請用rtl描述其statemachine。（未知）

75、用verilog/vddl檢測stream中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫）。（飛利浦－XX筆試）

76、用verilog/vhdl寫一個fifo控制器(包括空，滿，半滿信號)。（飛利浦－XX筆試）

77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x

為4位二進(jìn)制整數(shù)輸入信號。y為二進(jìn)制小數(shù)輸出，要求保存兩位小數(shù)。電源電壓為3~5v假

設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計，試探討該產(chǎn)品的設(shè)計全程。（仕蘭微電子）

78、sram，falshmemory，及dram的區(qū)別？（新太硬件面試）

79、給出單管dram的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》楊頌華、馮毛官205頁圖9－14b)，問你有什么方法提高refreshtime，總共有5個問題，記不起來了。（降低溫

度，增大電容存儲容量）（infineon筆試）

80、pleasedrawschematicofacommonsramcellwith6transistors,pointoutwhichnodescanstoredataandwhichnodeiswordlinecontrol?（威盛筆試題circuitdesign-beijing-03.11.09）81、名詞:sram,ssram,sdram名詞irq,bios,usb,vhdl,sdrirq:interruptrequest

b