微機(jī)系統(tǒng)與接口：數(shù)字量輸入輸出－基本輸入輸出完整版

數(shù)字量輸入輸出本章內(nèi)容簡(jiǎn)單I/O接口并行輸入輸出接口中斷控制系統(tǒng)計(jì)數(shù)定時(shí)接口串行輸入輸出接口直接存儲(chǔ)器存取DMA系統(tǒng)總線及接口簡(jiǎn)單I/O接口什么是I/O接口（電路）？I/O接口是位于系統(tǒng)與外設(shè)間、用來協(xié)助完成數(shù)據(jù)傳送和控制任務(wù)的邏輯電路PC機(jī)系統(tǒng)板的可編程接口芯片、I/O總線槽的電路板（適配器）都是接口電路CPUI/O設(shè)備I/O接口電路I/O信號(hào)的形式開關(guān)量信號(hào)數(shù)字量信號(hào)脈沖量信號(hào)模擬量信號(hào)接口的作用

對(duì)輸入輸出數(shù)據(jù)進(jìn)行緩沖和鎖存輸出接口有鎖存環(huán)節(jié)；輸入接口有緩沖環(huán)節(jié)實(shí)際的電路常見：輸出鎖存緩沖環(huán)節(jié)、輸入鎖存緩沖環(huán)節(jié)對(duì)信號(hào)的形式和數(shù)據(jù)的格式進(jìn)行變換微機(jī)直接處理：數(shù)字量、開關(guān)量、脈沖量對(duì)I/O端口進(jìn)行尋址與CPU和I/O設(shè)備進(jìn)行聯(lián)絡(luò)輸入接口的緩沖環(huán)節(jié)內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)引腳選通緩沖器輸入接口的鎖存、緩沖環(huán)節(jié)內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)引腳鎖存控制鎖存器緩沖器DCDCDCQQQ選通輸出接口的鎖存環(huán)節(jié)內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)引腳鎖存控制DCQDCQDCQ輸出接口的鎖存、緩沖環(huán)節(jié)內(nèi)部數(shù)據(jù)總線外部數(shù)據(jù)引腳鎖存控制DCQDCQDCQ讀數(shù)據(jù)接口電路的典型結(jié)構(gòu)從編程角度看，接口內(nèi)部主要包括CPU可以進(jìn)行讀/寫操作的臨時(shí)寄存器，又稱I/O端口（Port)。各I/O端口由端口地址區(qū)分(80X8664K)----編址方式I/O端口1I/O端口2I/O端口3地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU

是構(gòu)成I/O接口的基本單元有自己的端口地址（端口號(hào)）可供外部設(shè)備或CPU讀/寫有寬度端口內(nèi)容是外部設(shè)備的信息反映端口的基本特性：I/O接口的基本功能信號(hào)形式變換電平轉(zhuǎn)換和放大鎖存及緩沖I/O定向并－串轉(zhuǎn)換I/O端口按功能分為三種類型數(shù)據(jù)端口：用于存放CPU與外設(shè)間傳送的數(shù)據(jù)信息狀態(tài)端口：用于暫存外設(shè)的狀態(tài)信息控制端口：用于存放CPU對(duì)外設(shè)或接口的控制信息，控制 外設(shè)或接口的工作方式。(狀態(tài)端口)(數(shù)據(jù)端口)(控制端口)地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPUCPU對(duì)外設(shè)輸入/輸出的控制I/O端口1I/O端口2I/O端口3地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPUCPU對(duì)外設(shè)輸入/輸出的控制，通過對(duì)接口電路中各I/O端口的讀/寫操作完成。端口選擇

地址編號(hào)I/O端口的編址接口電路占用的I/O端口有兩類編排形式I/O端口單獨(dú)編址I/O地址空間獨(dú)立于存儲(chǔ)地址空間如8086/8088I/O端口與存儲(chǔ)器統(tǒng)一編址它們共享一個(gè)地址空間如M6800I/O端口單獨(dú)編址優(yōu)點(diǎn)：I/O端口的地址空間獨(dú)立控制和地址譯碼電路相對(duì)簡(jiǎn)單專門的I/O指令使程序清晰易讀缺點(diǎn)：I/O指令沒有存儲(chǔ)器指令豐富內(nèi)存空間I/O空間FFFFF0FFFF80x86采用I/O端口獨(dú)立編址I/O端口與存儲(chǔ)器統(tǒng)一編址優(yōu)點(diǎn)：不需要專門的I/O指令I(lǐng)/O數(shù)據(jù)存取與存儲(chǔ)器數(shù)據(jù)存取一樣靈活缺點(diǎn)：I/O端口要占去部分存儲(chǔ)器地址空間程序不易閱讀（不易分清訪問內(nèi)存還是訪問外設(shè)）內(nèi)存部分I/O部分存儲(chǔ)器空間00000FFFFF8088的輸入/輸出指令和時(shí)序輸入指令I(lǐng)N IN AL,port IN AL,DX IN AX,port IN AX,DX；(Port)(AL),(Port+1)(AH)輸出指令OUT OUT port,AL OUT DX,AL OUT port,AX OUT DX,AXIN/OUT與存儲(chǔ)器讀寫的差異？8088CPU最小模式下,I/O端口讀周期時(shí)序8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETT1T2T3T4IO/MA15~A8A19~A16/S6~S3ALERDDT/RDENCLKA7~A0D7~D0AD7~AD08088CPU最小模式下,I/O端口寫周期時(shí)序8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETT1T2T3T4IO/MA15~A8AD7~AD0ALEWRDT/RDENCLKA7~A0

D7~D0A19~A16/S6~S3讀、寫控制邏輯電路1WRIOWMEMWMEMRIORIO/MRD74LS0474LS32讀、寫控制邏輯電路2WRIOWMEMWMEMRIORIO/MRDPC總線:I/O端口讀周期時(shí)序D7~D0IORA15~A0ALECLKT4T1T2T3TwGNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHRDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

IBMPC/XT總線插槽引腳信號(hào)PC總線:I/O端口寫周期時(shí)序GNDRESET+5VIRQ2-5VDRQ2-12V+12VGNDMEMWMEMRIOWIORDACK3DRQ3DACK1DRQ1DACK0CLOCKIRQ7IRQ6IRQ5IRQ4IRQ3DACK2T/CALE+5VOSCGNDI/OCHCKD7D6D5D4D3D2D1D0I/OCHRDYAENA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

IBMPC/XT總線插槽引腳信號(hào)D7~D0IOWA15~A0ALECLKT4T1T2T3TwINAL,21HA9A8A7A6A5ABC/G2B/G2AG1/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y71011010112INAL,21H存儲(chǔ)器A0/CS端口1端口220H21H82598253A1A0/CS端口1端口2端口3端口40001101140H41H42H43H01CPU系統(tǒng)A0A1A010112/AEN/MEMRINAL,21H211/IOR/IORF000001110OUT43H,ALA9A8A7A6A5ABC/G2B/G2AG1/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y71011E10120存儲(chǔ)器A0/CS端口1端口220H21H82598253A1A0/CS端口1端口2端口3端口40001101140H41H42H43H01CPU系統(tǒng)A0A1A0/AENOUT43H,ALMOVAL,90/MEMR431110120/IOW/IOW90總線00010111例:一個(gè)輸入設(shè)備的簡(jiǎn)單接口電路該電路在CPU執(zhí)行指令

MOVDX,284HINAL,DX將輸入設(shè)備的數(shù)據(jù)讀入CPU內(nèi)AL中圖中譯碼電路的作用：只當(dāng)A15~A0上出現(xiàn)284H時(shí)，（即0000001010000100B）輸出0，其他輸出1。IO總線三態(tài)緩沖器開關(guān)狀態(tài)

DBIOR地址譯碼

AB

284H000D7~D0A15~A0與非P290圖5.1174LS244G1/G2例:一個(gè)輸入設(shè)備的簡(jiǎn)單接口電路三態(tài)緩沖器開關(guān)輸入數(shù)據(jù)線IOR地址譯碼地址線284H000D7~D0A15~A0與非IO總線D0D7K1:K8A15~A0IORCLKD7~D0T4T1T2T3Tw0000001010000100執(zhí)行:MOVDX,284HINAL,DX01101101B=6DHIN指令時(shí)序問題:P290圖5.11K2,K5,K8閉合時(shí)DB=?,(AL)=?

例:一個(gè)輸入設(shè)備的簡(jiǎn)單接口電路三態(tài)緩沖器輸入設(shè)備數(shù)據(jù)線IOR地址譯碼地址線288H000D7~D0A15~A0與非IO總線MOVDX,288HINAL,DX輸入設(shè)備接口電路，即硬件上保證:只在CPU執(zhí)行從288H端口輸入數(shù)據(jù)時(shí)，三態(tài)門處于工作狀態(tài)，使輸入設(shè)備的數(shù)據(jù)送上總線側(cè)，而CPU執(zhí)行其它指令時(shí)，三態(tài)門均處于高阻狀態(tài)，使輸入設(shè)備的數(shù)據(jù)線與總線側(cè)斷開。思考：其他的指令為什么不可以？例：INAL,50H;MOVAL,[0288H]例:一個(gè)輸出設(shè)備的簡(jiǎn)單接口電路該電路在CPU執(zhí)行指令

MOVAL,81HMOVDX,288HOUTDX,AL

CPU內(nèi)AL中的數(shù)據(jù)81H送至輸出設(shè)備IO總線鎖存器輸出設(shè)備數(shù)據(jù)線IOW地址譯碼地址線

288H000D7~D0A15~A0與非例:LED指示燈圖中譯碼電路的作用：只當(dāng)A15~A0上出現(xiàn)288H時(shí)，（即0000001010001000B）輸出0，其他輸出1。參見P291圖5.12例:一個(gè)輸出設(shè)備的簡(jiǎn)單接口電路IO總線鎖存器輸出設(shè)備數(shù)據(jù)線IOW地址譯碼地址線

288H000D7~D0A15~A0與非例:LED指示燈OUT指令時(shí)序A15~A0CLKIOWD7~D0T4T1T2T3Tw0000001010001000執(zhí)行：MOVAL,81HMOVDX,288HOUTDX,AL例:一個(gè)輸出設(shè)備的簡(jiǎn)單接口電路PC總線鎖存器輸出設(shè)備數(shù)據(jù)線IOW地址譯碼地址線

288H000D7~D0A15~A0與非例:LED指示燈MOVDX,288HOUTDX,AL輸出設(shè)備接口電路，即硬件上保證:只在CPU執(zhí)行從288H端口輸出數(shù)據(jù)時(shí)，鎖存器處于觸發(fā)狀態(tài)，其輸出隨輸入變化，而CPU執(zhí)行其它指令時(shí)，鎖存器均處于鎖存狀態(tài),其輸出不隨輸入變化，思考：其他的指令為什么不可以？例：OUT50H,AL;MOV[0288H],AL問題：對(duì)本電路MOVDX,288HINAL,DX結(jié)果如何？I/O端口的譯碼譯碼電路的作用譯碼電路的構(gòu)成(與存儲(chǔ)器譯碼相似）設(shè)計(jì)譯碼電路的方法片內(nèi)譯碼和片選譯碼I/O譯碼電路的作用將CPU執(zhí)行IN/OUT指令發(fā)出的信號(hào),“翻譯”成欲操作端口的選通信號(hào)，此信號(hào)常作為接口內(nèi)三態(tài)門或鎖存器的控制信號(hào)，接通或斷開接口數(shù)據(jù)線與系統(tǒng)的連接。A15~A0IORCLKD7~D0T4T1T2T3TwA15~A0CLKIOWD7~D0T4T1T2T3TwIN指令時(shí)序OUT指令時(shí)序設(shè)計(jì)譯碼電路的方法根據(jù)端口地址確定地址信號(hào)A15~A0的條件取值，用門電路、譯碼器及組合、PLD/GAL實(shí)現(xiàn)滿足條件情況的電路設(shè)計(jì)I/O譯碼電路時(shí)：端口的選通信號(hào)通常為低電平有效,除端口的地址信號(hào)參加譯碼外，控制信號(hào)IOW、IOR(IO/M、AEN也可參加譯碼)譯碼電路A0A1A14A15IORIOWAEN例：設(shè)計(jì)端口地址為218H的譯碼電路分析CPU執(zhí)行IN/OUT指令時(shí)，發(fā)出端口的地址信號(hào)

MOVDX,218H

INAL,DX

或

OUTDX,AL對(duì)應(yīng)218H端口的地址信號(hào)為（只取A9~A0）：

A9A8

A7A6A5A4

A3A2A1A0(地址信號(hào)) 1000011000B218H

只要滿足此地址取值的譯碼電路均可方法一、用門電路實(shí)現(xiàn)218H的地址譯碼數(shù)據(jù)線DBRDWRCS端口譯碼電路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口IO總線D0~D7D0~D710000110000&譯碼電路部分滿足：只當(dāng)?shù)刂沸盘?hào)A9~A0為：A9A8A7A6A5A4A3A2A1A01000011000即218H時(shí)，輸出“0”，使I/O接口的/CS有效，否則輸出“1”，使I/O接口的/CS無效地址重疊現(xiàn)象數(shù)據(jù)線DBRDWRCS端口譯碼電路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口IO總線D0~D7D0~D710000110000&注意譯碼電路中：由于高位地址線A15~A10未參與譯碼,即:地址A15~A0為：××××××1000011000均能輸出“0”低電平,所以該電路使：一個(gè)端口對(duì)應(yīng)多個(gè)地址共26=64個(gè)

218，618，

A18，E18，等等實(shí)現(xiàn)電路數(shù)據(jù)線DBRDWRCS端口譯碼電路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口IO總線D0~D7D0~D710000110000&&74LS30+5V74LS20≥10074LS3274LS30為8輸入與非門74LS20為4輸入與非門74LS32為2輸入或門當(dāng)?shù)刂沸盘?hào)為：A9A8A7A6A5A4A3A2A1A0000011000即地址為218H或門74LS32輸出“0”，使I/O接口的CS有效。方法二、用譯碼器、門電路組合實(shí)現(xiàn)地址譯碼74LS1383-8譯碼器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70000110000100&A0A1A2AENA3A4A5A6A7A8A9IORIOWIO總線CSD0~D7&RDWR數(shù)據(jù)線

DBD0~D7端口譯碼電路I/O接口當(dāng)端口地址信號(hào)為：A9A8A7A6A510000A4A3A2A1A011000即218H時(shí)，

Y0輸出0，使I/O接口的CS有效74LS138譯碼器功能表74LS1383-8譯碼器AY0BY1CY2Y3G1Y4G2AY5G2BY6Y7

思考：Y2~Y7譯出的端口地址各是多少？219H21AH21BH21CH21DH21EH21FH218H74LS1383-8譯碼器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&&端口譯碼電路A0A1A2AENA3A4A5A6A7A8A9IORIOWPC總線101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y0思考2將A0與A2位置互換，Y0~Y7譯出的地址各是多少？74LS1383-8譯碼器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&&端口譯碼電路A2A1A0AENA3A4A5A6A7A8A9IORIOWIO總線I/O地址的譯碼方法小結(jié)I/O地址的譯碼方法與存儲(chǔ)器地址的譯碼方法一樣，但有它的特點(diǎn)：部分譯碼時(shí)，通常是中間地址線不連接部分譯碼也有最低地址線不連接的情況每個(gè)接口電路通常只占用幾個(gè)I/O地址，這時(shí)可以利用基本邏輯門電路進(jìn)行地址譯碼除采用譯碼器、門電路進(jìn)行譯碼外，I/O地址譯碼還經(jīng)常采用可編程邏輯器件PLD為了給系統(tǒng)一定的選擇余地，有些接口電路利用比較器、開關(guān)或跨接器等進(jìn)行多組I/O地址的譯碼IBMPC/XT主機(jī)板的I/O譯碼電路Y0Y1Y2Y3Y4Y5Y6Y7A5A6A7A8A9AENIOWAB

CG2BG2AG174LS138DMACS（8237）INTRCS（8259）T/CCS（8253）PPICS（8255）WRTDMAPG（寫DMA頁面寄存器）WRTNMIREG（寫NMI屏蔽寄存器）數(shù)據(jù)傳送方式程序控制下的數(shù)據(jù)傳送——通過CPU執(zhí)行程序中的I/O指令來完成傳送，又分為：無條件傳送、查詢傳送、中斷傳送直接存儲(chǔ)器存?。―MA）——傳送請(qǐng)求由外設(shè)向DMA控制器（DMAC）提出，后者向CPU申請(qǐng)總線，最后DMAC利用系統(tǒng)總線來完成外設(shè)和存儲(chǔ)器間的數(shù)據(jù)傳送I/O處理機(jī)——CPU委托專門的I/O處理機(jī)來管理外設(shè)，完成傳送和相應(yīng)的數(shù)據(jù)處理無條件傳送方式及其接口在CPU與慢速變化的設(shè)備交換數(shù)據(jù)時(shí)，可以認(rèn)為它們總是處于“就緒”狀態(tài)，隨時(shí)可以進(jìn)行數(shù)據(jù)傳送，這就是無條件傳送，或稱立即傳送、同步傳送適合于簡(jiǎn)單設(shè)備，如LED數(shù)碼管、按鍵或按紐等無條件傳送的接口和操作均十分簡(jiǎn)單這種傳送有前提：外設(shè)必須隨時(shí)就緒無條件傳送流程其它功能用IO指令傳輸數(shù)據(jù)（out數(shù)據(jù)端口，al）（inal，數(shù)據(jù)端口）其它功能IO設(shè)備接口電路數(shù)據(jù)端口數(shù)據(jù)CPU數(shù)據(jù)無條件傳送：輸入示例IOR三態(tài)緩沖器OEI/O裝置CSD7～D0A15～A1A00160H地址譯碼器無條件傳送：輸入示例74LS244+5V10Kx8G1G2數(shù)據(jù)總線CSIOR無條件傳送：輸出示例IOR數(shù)據(jù)鎖存器輸出設(shè)備CSD7～D0A15～A1A00160H地址譯碼器無條件傳送：輸出實(shí)例+5V74LS373300

x8LEOE數(shù)據(jù)總線CSIOW無條件傳送：輸入輸出接口K7K1K0+5VD0～D7A0～A15CLKLS06反相驅(qū)動(dòng)器LS2738D鎖存器LS244三態(tài)緩沖器8000H譯碼+5VLED0LED7……GIOWIOR查詢傳送方式及其接口CPU需要選了解（查詢）外設(shè)的工作狀態(tài)，然后在外設(shè)可以交換信息的情況下（就緒）實(shí)現(xiàn)數(shù)據(jù)輸入或輸出對(duì)多個(gè)外設(shè)的情況，則CPU按一定順序依次查詢（輪詢）。先查詢的外設(shè)將優(yōu)先進(jìn)行數(shù)據(jù)交換查詢傳送的特點(diǎn)是：工作可靠，適用面寬，但傳送效率低查詢傳送的兩個(gè)環(huán)節(jié)⑴查詢環(huán)節(jié)尋址狀態(tài)口讀取狀態(tài)寄存器的標(biāo)志位若不就緒就繼續(xù)查詢，直至就緒⑵傳送環(huán)節(jié)尋址數(shù)據(jù)口是輸入，通過輸入指令從數(shù)據(jù)端口讀入數(shù)據(jù)是輸出，通過輸出指令向數(shù)據(jù)端口輸出數(shù)據(jù)輸入狀態(tài)就緒？數(shù)據(jù)交換YN查詢傳送流程其它功能從狀態(tài)口讀入狀態(tài)信息（Ina1,狀態(tài)端口）

數(shù)據(jù)準(zhǔn)備好？（Cmpa1,某數(shù)）用I/O指令傳輸數(shù)據(jù)(Out數(shù)據(jù)端口，a1)(Ina1,數(shù)據(jù)端口）其它功能CPU狀態(tài)端口I/O設(shè)備接口電路BUSYBUSY外設(shè)正忙數(shù)據(jù)端口查詢傳送流程其它功能從狀態(tài)口讀入狀態(tài)信息（Ina1,狀態(tài)端口）

數(shù)據(jù)準(zhǔn)備好？（Cmpa1,某數(shù)）用I/O指令傳輸數(shù)據(jù)(Out數(shù)據(jù)端口，a1)(Ina1,數(shù)據(jù)端口）其它功能狀態(tài)端口I/O設(shè)備接口電路CPUBUSYBUSY外設(shè)正忙數(shù)據(jù)端口數(shù)據(jù)端口數(shù)據(jù)I/O設(shè)備數(shù)據(jù)查詢傳送流程其它功能從狀態(tài)口讀入狀態(tài)信息（Ina1,狀態(tài)端口）

數(shù)據(jù)準(zhǔn)備好？（Cmpa1,某數(shù)）用I/O指令傳輸數(shù)據(jù)(Out數(shù)據(jù)端口，a1)(Ina1,數(shù)據(jù)端口）其它功能狀態(tài)端口接口電路CPUBUSYREADYREADY外設(shè)空閑查詢輸入接口IOR+5V8D鎖存器8位三態(tài)緩沖器譯碼1位三態(tài)緩沖器RQ

A0～A158000H8001HD0～D7D0D輸入設(shè)備IORSTB查詢輸入接口

movdx,8000h；DX指向狀態(tài)端口status:inal,dx

；讀狀態(tài)端口

testal,01h

；測(cè)試標(biāo)志位D0 jzstatus ；D0＝0，未就緒，繼續(xù) 查詢

incdx ；D0＝1，就緒，DX指向數(shù)據(jù)端口

inal,dx

；從數(shù)據(jù)端口輸入數(shù)據(jù)查詢輸出接口8D鎖存器譯碼1位三態(tài)緩沖器RQA0～A158000H8001HD0～D7D7D+5V輸出設(shè)備ACKIOWIOR查詢輸出接口 movdx,8000h ；DX指向狀態(tài)端口status:inal,dx

；讀取狀態(tài)端口的狀態(tài)數(shù)據(jù)

testal,80h

；測(cè)試標(biāo)志位D7 jnzstatus ；D7＝1，未就緒，繼續(xù)查詢

incdx ；D7＝0，就緒，DX指向數(shù)據(jù)端口

moval,buf；變量buf送AL

outdx,al

；將數(shù)據(jù)輸出給數(shù)據(jù)端口

資料端口（PORT）端口泛指I/O地址，通常對(duì)應(yīng)接口電路的寄存器一個(gè)接口電路可以具有多個(gè)I/O端口（寄存器），每個(gè)端口用來保存和交換不同的信息數(shù)據(jù)寄存器、狀態(tài)寄存器和控制寄存器占有的I/O地址常依次被稱為數(shù)據(jù)端口、狀態(tài)端口和控制端口，用于保存數(shù)據(jù)、狀態(tài)和控制信息輸入、輸出端口可以是同一個(gè)I/O地址就緒（Ready）在輸入場(chǎng)合“就緒”說明輸入接口已準(zhǔn)備好送往CPU的數(shù)據(jù)，正等著CPU來讀取該狀態(tài)也可用接口中數(shù)據(jù)緩沖器已“滿”來描述在輸出場(chǎng)合“就緒”說明輸出接口已做好準(zhǔn)備，等待接收CPU要輸出的數(shù)據(jù)該狀態(tài)也可用接口數(shù)據(jù)緩沖器已“空”、或者用接口（外設(shè)）“閑”或“不忙”來描述就緒：滿，空、閑、不忙用74LS138全譯碼實(shí)現(xiàn)真值表000000000011111111110000000000111111111100000000001111111111A12A11A1300 000

00100111輸出A10A9~A0地址范圍只Y0=0只Y1=0只Y7=001010100A15A140800~0FFFH3800~3FFFH0000~07FFHA12A11A13A14IO/MA1574LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70000~07FFH0800~0FFFH1000~17FFH1800~1FFFH2000~27FFH2800~0FFFH3000~37FFH3800~3FFFH舉例：譯碼電路設(shè)計(jì)1解答：A15A14A13A12A11~A6A5A4A3A2A1A0地址范圍（HEX)11000~0000000C000~C00711111000~0001000C008~C00F