第五章 ｜半導(dǎo)體存儲(chǔ)器與可編程邏輯器件

第五章半導(dǎo)體存儲(chǔ)器與可編程邏輯器件304§５—２隨機(jī)存取存儲(chǔ)器§５—１只讀存儲(chǔ)器§５—３可編程邏輯器件學(xué)習(xí)目標(biāo)1.了解只讀存儲(chǔ)器（ROM）和讀/寫存儲(chǔ)器（RAM）的特點(diǎn)及其應(yīng)用。2.了解可編程邏輯器件（PLD）的類型、特點(diǎn)及其應(yīng)用。306存儲(chǔ)器是數(shù)字系統(tǒng)的重要組成部分。前面介紹的寄存器只能存儲(chǔ)少量信息，本章所介紹的半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量數(shù)字信息的存儲(chǔ)器。由于它集成度高、容量大、速度快、耗電少、操作方便、可靠性強(qiáng)，在計(jì)算機(jī)內(nèi)存、顯示存儲(chǔ)器、數(shù)碼相機(jī)、智能家電控制系統(tǒng)中得到廣泛應(yīng)用，如圖所示。307半導(dǎo)體存儲(chǔ)器的應(yīng)用a)計(jì)算機(jī)內(nèi)存條b)計(jì)算機(jī)硬盤c)數(shù)碼相機(jī)存儲(chǔ)卡§5—1

只讀存儲(chǔ)器308只讀存儲(chǔ)器（Read-OnlyMemory，ROM）是存儲(chǔ)固定信息的存儲(chǔ)器，使用時(shí)只能讀出所存儲(chǔ)的信息而不能寫入，但在斷電后，信息仍能保留。按照數(shù)據(jù)寫入方式不同，只讀存儲(chǔ)器分類如圖所示。309只讀存儲(chǔ)器分類一、固定存儲(chǔ)器固定存儲(chǔ)器（MROM）為用戶專用存儲(chǔ)器，其存儲(chǔ)的數(shù)據(jù)在芯片出廠時(shí)已經(jīng)確定，用戶在使用時(shí)無(wú)法更改其內(nèi)容。這種存儲(chǔ)器適用于大批量生產(chǎn)和存儲(chǔ)通用內(nèi)容，如用于存儲(chǔ)字符、常數(shù)表，存儲(chǔ)電視機(jī)微處理器的程序、智能洗衣機(jī)工作流程控制的程序等。310圖所示為22×4位的MROM結(jié)構(gòu)示意圖。31122×4位MROM結(jié)構(gòu)示意圖MROM中的寄存器很多，每個(gè)寄存器都有一個(gè)編號(hào)，稱為地址。2條地址線A1、A0對(duì)應(yīng)的4條譯碼輸出線稱為字線，虛線框內(nèi)為存儲(chǔ)矩陣，它由許多排成陣列形式的存儲(chǔ)單元組成，每個(gè)十字交叉點(diǎn)代表一個(gè)存儲(chǔ)單元，交叉點(diǎn)處有圓點(diǎn)表示存儲(chǔ)信息為1，無(wú)圓點(diǎn)表示存儲(chǔ)信息為0，輸出信號(hào)經(jīng)4條位線及緩沖器由D0～D3端輸出。每次讀取信息都只能和某一個(gè)指定地址的寄存器打交道，這個(gè)過(guò)程稱為訪問(wèn)。表示所要訪問(wèn)地址的二進(jìn)制數(shù)輸入地址譯碼器經(jīng)譯碼后，在相應(yīng)的某一根譯碼輸出線（字線）上給出信號(hào)，控制被選中的寄存器與存儲(chǔ)器的輸出端接通，即可讀出相應(yīng)數(shù)據(jù)。312二、可編程存儲(chǔ)器可編程存儲(chǔ)器（PROM）在封裝出廠前存儲(chǔ)單元中數(shù)據(jù)設(shè)置為全1或全0，用戶可根據(jù)自己的需要，將應(yīng)該存儲(chǔ)的信息一次寫入PROM中，但一經(jīng)寫入，就不能再更改，因此也稱一次性可編程只讀存儲(chǔ)器。這種存儲(chǔ)器適合于小批量試產(chǎn)使用。例如，剛研發(fā)成功一種智能控制產(chǎn)品，在試產(chǎn)樣機(jī)時(shí)將PROM用于程序的存儲(chǔ)。313三、紫外線擦除可編程存儲(chǔ)器紫外線擦除可編程存儲(chǔ)器（EPROM）是可以利用紫外線光擦除原存信息，再進(jìn)行重寫的ROM，如圖所示。314紫外線擦除可編程存儲(chǔ)器a)實(shí)物圖b)擦除器四、電擦除可編程存儲(chǔ)器EPROM紫外線擦除的操作復(fù)雜，速度也慢，而且只能整體擦除。315電擦除可編程存儲(chǔ)器a)E2PROM編程/燒寫器b)汽車音響電路中的E2PROM五、快閃存儲(chǔ)器快閃存儲(chǔ)器（FlashMemory）是用電擦除的可編程ROM，它功耗低，集成度高，讀取速度快，再編程次數(shù)多。316快閃存儲(chǔ)器a)數(shù)碼相機(jī)中的存儲(chǔ)卡b)閃存盤§5—2

隨機(jī)存取存儲(chǔ)器317隨機(jī)存取存儲(chǔ)器（RandomAccessMemory，RAM）既能隨時(shí)讀出鎖存信息，也能隨時(shí)寫入新的信息；其缺點(diǎn)是一旦斷電，所存信息便會(huì)全部丟失，所以多用于中間過(guò)程存儲(chǔ)信息以及與外部交換信息等。例如，計(jì)算機(jī)的內(nèi)存便是RAM，在修改文件時(shí)必須及時(shí)把修改過(guò)的內(nèi)容保存到硬盤中，否則一旦忽然斷電，修改內(nèi)容便立即丟失。318一、RAM的基本結(jié)構(gòu)RAM的基本結(jié)構(gòu)如圖所示，它由地址譯碼器、存儲(chǔ)矩陣和讀/寫控制器3部分組成。319RAM的基本結(jié)構(gòu)地址譯碼器的作用是對(duì)外部輸入的地址進(jìn)行譯碼，以便唯一選擇存儲(chǔ)矩陣中的一組存儲(chǔ)單元。存儲(chǔ)矩陣由許多存儲(chǔ)單元排列而成，可以隨時(shí)讀出或?qū)懭霐?shù)據(jù)。RAM通過(guò)雙向數(shù)據(jù)線與計(jì)算機(jī)的中央處理器（CPU）交換信息，讀時(shí)它是輸出端，寫時(shí)它是輸入端，即一線二用，由讀/寫控制器控制。320一片RAM所能存儲(chǔ)的信息有限，實(shí)際使用時(shí)常把若干片RAM組裝在一起使用，所以訪問(wèn)存儲(chǔ)器時(shí)要給出片選信號(hào)。當(dāng)每一芯片的片選信號(hào)為有效電平時(shí)，該片被選中；當(dāng)片選信號(hào)為無(wú)效電平時(shí)，該片處于斷開(kāi)狀態(tài)。RAM分動(dòng)態(tài)RAM（DRAM）和靜態(tài)RAM（SRAM）兩類。DRAM靠存儲(chǔ)單元中的電容存儲(chǔ)信息，由于電容存在漏電流，電容上存儲(chǔ)的電荷（信息）不能保持很久，所以需要定時(shí)充電（稱為刷新）；SRAM的存儲(chǔ)單元是觸發(fā)器，具有保持功能，無(wú)需刷新。321二、2114A靜態(tài)RAM1.2114A芯片介紹2114A是一種1024字×4位的靜態(tài)隨機(jī)存取存儲(chǔ)器，其引腳排列和邏輯符號(hào)如圖所示，各引腳功能見(jiàn)表，工作方式與控制信號(hào)間關(guān)系見(jiàn)表。3222114A隨機(jī)存取存儲(chǔ)器a)引腳排列b)邏輯符號(hào)3232114A引腳功能工作方式與控制信號(hào)間的關(guān)系2114A隨機(jī)存取存儲(chǔ)器具有如下特點(diǎn)：（1）讀、寫操作簡(jiǎn)單，不需要時(shí)鐘脈沖，也不需要刷新。（2）輸入、輸出同極性，使用公共的I/O端，能直接與系統(tǒng)總線相連接。（3）使用單電源+5V供電，輸入、輸出與TTL電路兼容。（4）具有獨(dú)立的片選功能和三態(tài)輸出。（5）高速、低功耗。3242.用2114A實(shí)現(xiàn)靜態(tài)隨機(jī)存取其實(shí)驗(yàn)電路如圖所示。A0～A9為地址輸入，通過(guò)開(kāi)關(guān)S0～S9控制輸入地址碼。3252114A靜態(tài)隨機(jī)存取數(shù)據(jù)實(shí)驗(yàn)電路該實(shí)驗(yàn)步驟如下：（1）連接實(shí)驗(yàn)電路按上圖所示連接實(shí)驗(yàn)電路。（2）寫入數(shù)據(jù)在I/O0～I(xiàn)/O3端輸入要寫入的數(shù)據(jù)，在A0～A9端輸入要寫入單元的地址碼，然后使

=0，即可寫入數(shù)據(jù)，選取3組地址碼及3組數(shù)據(jù)，記入表。326寫入數(shù)據(jù)（3）讀出數(shù)據(jù)輸入要讀出單元的地址碼，然后使

=1（保持寫入時(shí)的地址碼）要讀出的數(shù)據(jù)便可顯示出來(lái)，記入表，并與上表寫入數(shù)據(jù)進(jìn)行比較。（4）斷電驗(yàn)證寫入數(shù)據(jù)斷電后再進(jìn)行上一步的讀出操作，驗(yàn)證斷電后RAM中存儲(chǔ)的數(shù)據(jù)能否保留。327讀出數(shù)據(jù)§5—3

可編程邏輯器件328可編程邏輯器件（ProgrammableLogicDevice,PLD）是一種可由用戶自行定義功能的專用集成電路，用戶可以根據(jù)需要自行對(duì)它進(jìn)行編程，從而實(shí)現(xiàn)各種邏輯功能。由于它兼有集成電路硬件工作速度快、可靠性高和軟件編程靈活、方便的特點(diǎn)，因此在科技開(kāi)發(fā)中得到廣泛的應(yīng)用。329PLD的分類如圖所示。330PLD的分類一、PLD的基本結(jié)構(gòu)PLD的基本結(jié)構(gòu)框圖如圖所示。331PLD的基本結(jié)構(gòu)框圖該電路的主體是由門電路組成的與陣列和或陣列。輸入電路用來(lái)實(shí)現(xiàn)對(duì)輸入信號(hào)的緩沖，產(chǎn)生原變量和反變量?jī)蓚€(gè)互補(bǔ)的信號(hào)，并按要求接入與門的輸入端，由與門輸出的與項(xiàng)只作為或陣列的輸入，再由多個(gè)或門產(chǎn)生輸入變量的與或函數(shù)表達(dá)式。在上述基本結(jié)構(gòu)的基礎(chǔ)上，如果再增加一些其他邏輯元件和反饋電路，還可實(shí)現(xiàn)多種時(shí)序邏輯函數(shù)，也就構(gòu)成了不同的PLD。332二、PLD的表示方法由于PLD器件的陣列連接規(guī)模龐大，采用一般表示方法難以描述其內(nèi)部電路，為了便于說(shuō)明PLD的邏輯關(guān)系，采用了一些簡(jiǎn)化表示的新方法。1.連線表所列為PLD輸入緩沖器及門陣列交叉點(diǎn)連接方式，交叉點(diǎn)無(wú)記號(hào)表示兩線不連接，為斷開(kāi)單元（被擦除單元）；實(shí)點(diǎn)“·”表示硬線連接，即固定連接，不可編程；“×”表示可編程連接。333PLD中連線的表示方法2.門電路PLD中門電路的表示方法與習(xí)慣方法相似，但各有不同，見(jiàn)表。334PLD中門電路的表示方法3.PLD電路表示方法圖所示的PLD邏輯電路功能如下：

，即實(shí)現(xiàn)異或功能；