15數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書

數(shù)字規(guī)律與數(shù)字系統(tǒng)試驗(yàn)指導(dǎo)書青島大學(xué)信息工程學(xué)院試驗(yàn)中心 巨春民20233月1試驗(yàn)報(bào)告要求本課程試驗(yàn)報(bào)告要求用電子版。每位同學(xué)用自己的學(xué)號(hào) +班級(jí)+姓名建一個(gè)文件夾〔如2023xxxxxxx計(jì)算機(jī)X班張三，再在其中以“試驗(yàn)x”作為子文件夾，子文件夾中包括WORD文檔試驗(yàn)報(bào)告〔名稱為“試驗(yàn)x試驗(yàn)報(bào)告，格式為試驗(yàn)名稱、試驗(yàn)?zāi)康?、試?yàn)內(nèi)容，試驗(yàn)內(nèi)中的電路圖用Multisim中電路圖復(fù)制粘貼〕和試驗(yàn)中完成的各Multisim文件、VerilogHDL源文件、電路圖和波形圖〔以其試驗(yàn)內(nèi)容命名。10一、試驗(yàn)?zāi)康纳桦娐贩抡孳浖﨧ultisim的安裝與使用方法。驗(yàn)證常用集成規(guī)律門電路的規(guī)律功能。把握各種門電路的規(guī)律符號(hào)。了解集成電路的外引線排列及其使用方法。學(xué)會(huì)用Multisim設(shè)計(jì)子電路。二、試驗(yàn)內(nèi)容1.1輸入B0011A0101與門L=AB或門L=A+B輸 出與非門 或非門 異或門 反相器輸入B0011A0101與門L=AB或門L=A+B輸 出與非門 或非門 異或門 反相器L(AB)” L=(AB)” L=AB L=A”用2輸入與門7408和4輸入與非門7420設(shè)計(jì)一個(gè)8輸入與非門子電路，實(shí)現(xiàn)輸出LL=ABCDEFGH)”1.2輸出L1.28輸入與非門規(guī)律功能表輸入ABCDEFGH111111110111111100111111000111110000111100000111000000110000000100000000三、試驗(yàn)總結(jié)四、心得與體會(huì)試驗(yàn)二門電路根底一、試驗(yàn)?zāi)康陌盐誄MOS反相器、與非門、或非門的構(gòu)成與工作原理。生疏CMOS傳輸門的使用方法。二、試驗(yàn)內(nèi)容NMOSPMOSCMOSY=A’。給出電路圖，分析其2-1。2-1CMOS反相器規(guī)律功能表A01Y2-2。2-2CMOS與非門規(guī)律功能表輸入輸出ABY000110112NMOS2PMOSCMOSY=(A+B)’。給出電路圖，分2-3。2-3CMOS或非門規(guī)律功能表輸入輸出ABY00011011用CMOS傳輸門和反相器構(gòu)成異或門實(shí)現(xiàn)Y=A 能填入表2-4。2-4或非門規(guī)律功能表輸入輸出A0B0Y011011用1 片漏極開路的2 輸入端CMOS 與非門電路74HC01D 實(shí)現(xiàn)與或非門Y=〔AB+CD+EF+G〕2-。輸入L輸入LABCDEFGH110000000011000000001100000000111010101001010101111111110。0000000三、試驗(yàn)總結(jié)〔一〕一、試驗(yàn)?zāi)康陌盐战M合規(guī)律電路的設(shè)計(jì)方法把握全加器的規(guī)律功能二、試驗(yàn)內(nèi)容(1~2個(gè))2.1輸入輸出A輸入輸出ABCi-1SCo000010100110001011101111一個(gè)指示列車等待進(jìn)站的規(guī)律電路，3個(gè)指示燈一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的優(yōu)先級(jí)別依次為特快、直快和慢車，要求當(dāng)特快列車懇求進(jìn)站時(shí)，無論其它兩種列車是否懇求進(jìn)站，一號(hào)燈亮。當(dāng)特快沒有懇求，直快懇求進(jìn)站時(shí)，無論慢車是否懇求，二號(hào)燈亮。當(dāng)特快和直快均沒有懇求，而慢車有懇求時(shí)，三號(hào)燈亮。給出設(shè)計(jì)過程，寫出各輸出端的規(guī)律表達(dá)式，給出電路圖并驗(yàn)證其規(guī)律功能。實(shí)現(xiàn)。給出設(shè)計(jì)過程，寫出各輸出端的規(guī)律表達(dá)式，給出電路圖并驗(yàn)證其規(guī)律功能。實(shí)現(xiàn)。給出設(shè)計(jì)過程，寫出各輸出端的規(guī)律表達(dá)式，給出電路圖并驗(yàn)證其規(guī)律功能。設(shè)計(jì)一個(gè)十六進(jìn)制共陰極7段顯示譯碼器，其譯碼輸出真值表如表3.2所示，寫出各輸出Multisim下仿真驗(yàn)證其功能。輸入輸出數(shù)字AAA輸入輸出數(shù)字AAAA3 2 1 0YY YY YYYa b c d e f g字形000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011A10101110111B10110011111C11001001110D11010111101E11101001111F11111000111三、試驗(yàn)總結(jié)一、試驗(yàn)?zāi)康亩?、試?yàn)內(nèi)容驗(yàn)證優(yōu)先編碼器74148的規(guī)律功能，給出接線電路圖，并按表4.1輸入編碼信號(hào)，將各輸4.1中。表4.1 優(yōu)先編碼器74148規(guī)律功能表I’7I’6I’5I’4I’3I’2I’1I’0Y’2Y’1Y’0Y’SY’EX╳╳╳╳╳╳╳╳11111111╳╳╳╳╳╳╳╳╳╳╳0╳╳╳╳╳10╳╳╳╳110╳ ╳ ╳0111110 ╳ ╳0111111 0 ╳0111111 1 0輸入輸出S’1000╳01╳00輸入輸出S’1000╳01╳0011011011接線電路圖，并驗(yàn)證其規(guī)律功能填入表4.2。設(shè)編碼輸入信號(hào)為A’

，編碼輸出信號(hào)為高電平0Z3~Z。0

15 0輸入輸出S’10000輸入輸出S’100000151413121110987654321╳10111111011╳11╳01╳╳╳1╳0╳╳╳110╳╳╳╳11╳01╳╳0A’A’A’A’A’A’A’A’A’A’A’A’A’A’A’ Z Z Z Z0 3 2 1 0╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳111111111111111╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳╳0111111110 ╳ ╳ ╳ ╳011111111╳╳01111111111110011111111111110111111111111147414832線-5Multisim接線電路圖，并驗(yàn)證其規(guī)律功能填入表4.3。設(shè)編碼輸入信號(hào)為A’

，編碼輸出信號(hào)為高電平0Z4~Z。0

31 0輸入最高優(yōu)先級(jí)信號(hào)輸出表4.3 32線-5輸入最高優(yōu)先級(jí)信號(hào)輸出ZZ4Z3Z2Z1Z0A’31=0A’30=0A’29=0A’28=0A’27=0A’26=0A’25=0A’24=0A’23=0A’22=0A’21=0A’20=0A’19=0A’18=0A’17=0A’16=0A’15=0A’14=0A’13=011A’10=0A’9=0A’8=0A’7=0A’6=0A’5=0A’4=0A’3=0A’2=0A’1=0A’0=0A’ =0三、試驗(yàn)總結(jié)一、試驗(yàn)?zāi)康亩⒃囼?yàn)內(nèi)容驗(yàn)證3-8譯碼器74138的規(guī)律功能，給出接線電路圖，并按表5.1輸入譯碼信號(hào)，將各輸5.1中。輸入輸出5.13-8輸入輸出SS”S”AAAY”Y”Y”Y”Y”Y”Y”Y”123210765432100XXXXX11XXXX1X1XXX1000001000011000101000111001001001011001101001112741384線-16Multisim3 規(guī)律電路圖，并驗(yàn)證其規(guī)律功能填入表 5.2。設(shè)譯編碼輸入信號(hào)為B~B3 L” ~L”。15 0輸入輸出L” ~L輸入輸出L” ~L”說明15 0BBBB3210000000010010001101000101011001111000100110101011110011011110111174138FAB”C”AB”C”ABC”ABC，給出規(guī)律5.3。5.3規(guī)律函數(shù)真值表輸入輸出ABCF000001010011100101110111(選做)4線-1674LS154來實(shí)現(xiàn)試驗(yàn)三“內(nèi)容3——十六進(jìn)制顯示譯碼器”的規(guī)律功能。寫出規(guī)律表達(dá)式，給出規(guī)律電路圖，并驗(yàn)證其規(guī)律功能。三、試驗(yàn)總結(jié)〔二〕與數(shù)據(jù)選擇器一、試驗(yàn)?zāi)康陌盐諗?shù)據(jù)選擇器的規(guī)律功能及實(shí)現(xiàn)規(guī)律函數(shù)的方法二、試驗(yàn)內(nèi)容6.1輸入數(shù)據(jù)和選擇6.1中。表6.1 4選1數(shù)據(jù)選擇器74153規(guī)律功能表輸入輸出S”1A1XA0XD3XD2XD1XD0XY000XXX0000XXX1001XX0X001XX1X010X0XX010X1XX0110XXX0111XXX用8 選1 數(shù)據(jù)選擇器74151 和適當(dāng)?shù)拈T電路實(shí)現(xiàn)邏輯函數(shù)FAB”C”AB”C”ABC”ABC6.3。表6.2 8選1數(shù)據(jù)選擇器74151規(guī)律功能表輸入輸出S”1A2XA1XA0XD7XD6XD5XD4XD3XD2XD1XD0XY0W10000XXXXXXX0010000XXXXXXX1100001XXXXXX0X010001XXXXXX1X100010XXXXX0XX010010XXXXX1XX100011XXXX0XXX010011XXXX1XXX100100XXX0XXXX010100XXX1XXXX100101XX0XXXXX010101XX1XXXXX100110X0XXXXXX010110X1XXXXXX1001110XXXXXXX0101111XXXXXXX106.3規(guī)律函數(shù)真值表輸入輸出A0B0C0F001010011100101110111A、B、AB、O6.1中用箭頭指示的授受關(guān)系。要求用8選1數(shù)據(jù)選擇器74151和適當(dāng)?shù)拈T電路來實(shí)現(xiàn)。給出設(shè)計(jì)步驟，畫出規(guī)律Multisim下驗(yàn)證其規(guī)律功能。6.1輸血授受匹配關(guān)系三、試驗(yàn)總結(jié)試驗(yàn)七觸發(fā)器一、試驗(yàn)?zāi)康膵故彀盐崭維R鎖存器的規(guī)律功能與電路構(gòu)成。把握觸發(fā)器的電路構(gòu)造與工作原理及狀態(tài)轉(zhuǎn)換時(shí)序關(guān)系。把握不同規(guī)律功能觸發(fā)器之間的相互轉(zhuǎn)換。二、試驗(yàn)內(nèi)容Multisim7.1中。7.1用或非門構(gòu)成的根本SR鎖存器功能表SRQnQn1(Qn1)”〔鎖存器狀態(tài)〕000001010011100101110111Multisim7.2中。7.2用與非門構(gòu)成的根本SR鎖存器功能表S”DR”DQnQn1(Qn1)”功能〔鎖存器狀態(tài)〕110111010011100101000001D74HC747.3中。輸入現(xiàn)態(tài)次態(tài)S”R”輸入現(xiàn)態(tài)次態(tài)S”R”CLKDQnQn1功能說明DD01××001××110××010××111↑0011↑0111↑1011↑11DJKMultisim7.4中輸入現(xiàn)態(tài)次態(tài)7.4用D觸發(fā)器實(shí)現(xiàn)的JK輸入現(xiàn)態(tài)次態(tài)JKCLKQnQn100↑000↑101↑001↑110↑010↑111↑011↑1JK觸發(fā)器加適當(dāng)?shù)拈T電路實(shí)現(xiàn)DMultisim7.5中7.5用JK觸發(fā)器實(shí)現(xiàn)的D觸發(fā)器的規(guī)律功能輸入現(xiàn)態(tài)次態(tài)DCLKQnQn10↓00↓11↓01↓14JK4Multisim仿真驗(yàn)證其7.6中輸入CLK現(xiàn)態(tài)次態(tài)QnQnQnQnQn輸入CLK現(xiàn)態(tài)次態(tài)QnQnQnQnQn1Qn1Qn1Qn103 2 1 03 2 1↓0000↓0001↓0010↓0011↓0100↓0101↓0110↓0111↓1000↓1001↓1010↓1011↓1100↓1101↓1110↓1111三、試驗(yàn)總結(jié)〔一〕一、試驗(yàn)?zāi)康膵故彀盐沼|發(fā)器的應(yīng)用二、試驗(yàn)內(nèi)容4人學(xué)問競(jìng)賽搶答電路，要求是：裁判把握一個(gè)按鈕，作用是給電路復(fù)位和發(fā)出搶答開頭命令；4名競(jìng)賽者各把握一個(gè)按鈕，每人對(duì)應(yīng)一個(gè)指示燈，在主持人發(fā)出開頭搶答命令后，哪位參賽者先按鈕其對(duì)應(yīng)的指示燈亮，而后，再按鈕無效。.8人學(xué)問競(jìng)賽搶答電路，要求是：裁判把握一個(gè)按鈕，作用是給電路復(fù)位和發(fā)出搶答開頭命令；8名競(jìng)賽者各把握一個(gè)按鈕，在主持人發(fā)出開頭搶答命令后，哪位參賽者先按鈕7段數(shù)碼管上顯示搶答者的編號(hào)。VCC5VJ5

CKU16Key=SpaceR51kΩJ1

U9SETD Q

GND

ABCDEFG1111911Key=A

R11kΩ EN ~QRESET

OOOOOOOOR

U127448NJ2Key=B

R21kΩ

SETD QEN

D_LATCHU1

U5D0 D1 D2

U4U11U13

NOTNOTNOT

7126

TBLR3LR

VCC5VRESETJ3

D_LATCHU2

D3D4 D5 D6D7EI

U14

NOTKey=C R3

SETD Q

ENC_8TO31kΩ EN ~QJ4Key=D R4

RESETSETD

D_LATCHU31kΩ EN ~QJ6Key=E R6

RESETSETD

D_LATCHU61kΩ EN ~QJ7Key=F R7

RESETSETD

D_LATCHU71kΩ EN ~QJ8Key=G R8

RESETSETD

D_LATCHU81kΩ EN ~QJ9Key=H R9

RESETSETD

D_LATCHU101kΩ EN ~QRESET

D_LATCH三、試驗(yàn)總結(jié)把握集成同步二進(jìn)制計(jì)數(shù)器的規(guī)律功能及實(shí)現(xiàn)其他進(jìn)制的方法。二、試驗(yàn)內(nèi)容Multisim4741616-1中。清零預(yù)置輸使能入時(shí)鐘預(yù)置數(shù)據(jù)輸入輸 出計(jì)數(shù)輸出 進(jìn)位表清零預(yù)置輸使能入時(shí)鐘預(yù)置數(shù)據(jù)輸入輸 出計(jì)數(shù)輸出 進(jìn)位R”DLD”EPETCLKD3D2D1D0Q3Q2Q1Q0TC0xxxxxxxx10x0↑111110x1↑111110xx↑00001100xxxxx1101xxxxx1110xxxxx1111↑xxxx2741618位(28Multisim仿真驗(yàn)證其規(guī)律功能。分別承受反響清零法和反響置數(shù)法用74161和適當(dāng)?shù)囊?guī)律門電路構(gòu)成10進(jìn)制同步計(jì)數(shù)器，Multisim仿真驗(yàn)證其規(guī)律功能。274161129進(jìn)制(129)同步計(jì)數(shù)器，給出電路接線圖，Multisim仿真驗(yàn)證其規(guī)律功能。60Multisim仿真驗(yàn)證其規(guī)律功能。三、試驗(yàn)總結(jié)〔二〕一、試驗(yàn)?zāi)康倪M(jìn)一步把握數(shù)字電子技術(shù)的理論學(xué)問，培育工程設(shè)計(jì)力量和綜合分析問題、解決問題的力量；根本把握常用電子電路的一般設(shè)計(jì)方法，提高電子電路的設(shè)計(jì)和試驗(yàn)力量；生疏并學(xué)會(huì)選用電子元器件，為以后從事生產(chǎn)和科研工作打下肯定的根底。二、試驗(yàn)內(nèi)容用中小型規(guī)模集成電路設(shè)計(jì)一個(gè)數(shù)字電子時(shí)鐘電路，要求用RGB三色發(fā)光二極管設(shè)計(jì)一個(gè)“表盤三、設(shè)計(jì)提示電路總體設(shè)計(jì)方案數(shù)字電子鐘的總體框圖如以下圖所示，它由數(shù)碼顯示、七段顯示譯碼、發(fā)光二極管“表盤”顯示、譯碼、計(jì)數(shù)電路、時(shí)分校準(zhǔn)電路、秒脈沖產(chǎn)生電路七部分組成。時(shí)數(shù)碼時(shí)數(shù)碼顯示器時(shí)表盤顯示器分?jǐn)?shù)碼顯示器分表盤顯示器秒數(shù)碼顯示器秒表盤顯示器譯碼器時(shí)表盤顯示譯碼器譯碼器分表盤顯示譯碼器譯碼器秒表盤顯示譯碼器時(shí)計(jì)數(shù)器分計(jì)數(shù)器秒計(jì)數(shù)器校時(shí)電路秒脈沖32768Hz振蕩電路215分頻電路掌握電路設(shè)計(jì)當(dāng)電源重接通或走時(shí)消滅誤差時(shí)需要對(duì)時(shí)間進(jìn)展校正。時(shí)間校正的方法是：先切斷需校準(zhǔn)的計(jì)數(shù)電路的計(jì)數(shù)脈沖輸入，將秒脈沖直接接到需要校正的時(shí)或分計(jì)數(shù)脈沖輸入端，待計(jì)數(shù)值到達(dá)要求后再切換回來即可?！胺置搿绷M(jìn)制計(jì)數(shù)電路設(shè)計(jì)為了接成六十進(jìn)制計(jì)數(shù)器，首先將兩片74LS160接成百進(jìn)制計(jì)數(shù)器，然后將電路的60狀態(tài)譯碼產(chǎn)生CR=074LS16074LS1600，從而得到六十進(jìn)制計(jì)數(shù)器。分秒十位計(jì)數(shù)輸出分秒個(gè)位計(jì)數(shù)輸出進(jìn)位掌握電路分秒十位計(jì)數(shù)輸出分秒個(gè)位計(jì)數(shù)輸出進(jìn)位掌握電路秒脈沖或分計(jì)數(shù)脈沖“小時(shí)”二十四進(jìn)制計(jì)數(shù)電路設(shè)計(jì)74LS16024狀態(tài)譯碼產(chǎn)生CR=074LS16074LS1600，從而得到二十四進(jìn)制計(jì)數(shù)器。時(shí)十位時(shí)個(gè)位時(shí)個(gè)位時(shí)計(jì)數(shù)脈沖時(shí)分計(jì)數(shù)脈沖產(chǎn)生電路將秒計(jì)數(shù)器的60狀態(tài)清零信號(hào)經(jīng)由與非門構(gòu)成的根本SR鎖存器輸出分計(jì)數(shù)脈沖S&RS&R&清零信號(hào)

分或時(shí)計(jì)數(shù)脈沖秒脈沖計(jì)數(shù)脈沖產(chǎn)生電路工作時(shí)序圖：秒脈沖60狀態(tài)清零信號(hào)分或時(shí)計(jì)數(shù)脈沖32768Hz數(shù)碼管譯碼顯示電路設(shè)計(jì)32768Hz振蕩分頻——秒脈沖產(chǎn)生電路