Altium Designer 22基礎(chǔ)與實(shí)例教程 課件 第8章 信號完整性分析

第八章信號完整性分析

AltiumDesigner22提供了具有較強(qiáng)功能的信號完整性分析器，以及實(shí)用的SI專用工具，使AltiumDesigner22用戶能夠在軟件上就能模擬出整個電路板各個網(wǎng)絡(luò)的工作情況，同時還提供了多種補(bǔ)償方案，幫助用戶進(jìn)一步優(yōu)化自己的電路設(shè)計。學(xué)習(xí)要點(diǎn)信號完整性分析概念信號完整性分析規(guī)則信號完整性分析器8.1信號完整性分析概述

8.1.1信號完整性分析的概念所謂信號完整性，顧名思義，就是指信號通過信號線傳輸后仍能保持完整，即仍能保持其正確的功能而未受到損傷的一種特性。具體來說，是指信號在電路中以正確的時序和電壓做出響應(yīng)的能力。當(dāng)電路中的信號能夠以正確的時序、要求的持續(xù)時間和電壓幅度進(jìn)行傳送，并到達(dá)輸出端時，說明該電路具有良好的信號完整性，而當(dāng)信號不能正常響應(yīng)時，就出現(xiàn)了信號完整性問題。常見的信號完整性問題主要有如下幾種。（1）傳輸延遲（TransmissionDelay）。（2）串?dāng)_（Crosstalk）。（3）反射（Reflection）。（4）接地反彈（GroundBounce）。8.1.2信號完整性分析工具

AltiumDesigner22的信號完整性分析模塊的設(shè)計特性如下：設(shè)置簡單，可以像在PCB編輯器中定義設(shè)計規(guī)則一樣定義設(shè)計參數(shù)。通過運(yùn)行DRC，可以快速定位不符合設(shè)計需求的網(wǎng)絡(luò)。無需特殊的經(jīng)驗(yàn)，可以從PCB中直接進(jìn)行信號完整性分析。提供快速的反射和串?dāng)_分析。利用I/O緩沖器宏模型，無需額外的SPICE或模擬仿真知識。信號完整性分析的結(jié)果采用示波器形式顯示。采用成熟的傳輸線特性計算和并發(fā)仿真算法。用電阻和電容參數(shù)值對不同的終止策略進(jìn)行假設(shè)分析，并可對邏輯塊進(jìn)行快速替換。提供IC模型庫，包括校驗(yàn)?zāi)Ｐ汀：昴Ｐ捅平沟梅抡娓?、更精確。自動模型連接。支持I/O緩沖器模型的IBIS2工業(yè)標(biāo)準(zhǔn)子集。利用信號完整性宏模型可以快速地自定義模型。8.2信號完整性分析規(guī)則設(shè)置

在AltiumDesigner22的PCB編輯環(huán)境中，執(zhí)行“設(shè)計”→“規(guī)則”菜單命令，系統(tǒng)將彈出如圖所示的“PCB規(guī)則及約束編輯器”對話框。在AltiumDesigner22中包含有13條信號完整性分析的規(guī)則，下面分別介紹。（1）激勵信號（SignalStimulus）規(guī)則。（2）信號過沖的下降沿（Overshoot-FallingEdge）規(guī)則。（3）信號過沖的上升沿（Overshoot-RisingEdge）規(guī)則。（4）信號下沖的下降沿（Undershoot-FallingEdge）規(guī)則。（5）信號下沖的上升沿（Undershoot-RisingEdge）規(guī)則。（6）阻抗約束（Impedance）規(guī)則。（7）信號高電平（SignalTopValue）規(guī)則。（8）信號基值（SignalBaseValue）規(guī)則。（9）飛升時間的上升沿（FlightTime-RisingEdge）規(guī)則。（10）飛升時間的下降沿（FlightTime-FallingEdge）規(guī)則。（11）上升邊沿斜率（Slope-RisingEdge）規(guī)則。（12）下降邊沿斜率（Slope-FallingEdge）規(guī)則（13）電源網(wǎng)絡(luò)（SupplyNets）規(guī)則。8.3信號完整性分析器設(shè)置

打開某一項(xiàng)目的某一PCB文件，執(zhí)行“工具”→“SignalIntegrity（信號完整性）”菜單命令，系統(tǒng)開始運(yùn)行信號完整信分析器。信號完整性分析器的界面主要由以下幾部分組成。1．Net（網(wǎng)絡(luò)列表）欄2．Status（狀態(tài)）欄3．Designator（標(biāo)識符）欄4．Termination（終端補(bǔ)償）欄5．PerformSweep（執(zhí)行掃描）復(fù)選框