《計算機(jī)接口技術(shù)》-計算機(jī)接口技術(shù)基礎(chǔ)

計算機(jī)接口技術(shù)

-計算機(jī)接口技術(shù)基礎(chǔ)

第一章計算機(jī)接口技術(shù)基礎(chǔ)

本章重點(diǎn)：

什么是接口

接口電路的組成及各部分的作用

接口的功能

I/O端口的編址方式

1.1.1CPU的發(fā)展歷程

1第1代：4位極低檔8位CPU

2第2代：中低檔8位CPU

3第3代：16位低檔CPU

4第4代：低檔32位CPU

5第5代：中檔32位CPU

6第6代：高檔32位CPU

7.第7代：64位CPUItanium

第1代第一塊CPU是1971年由美國Intel公司生產(chǎn)的4004,它本來是為高級袖珍

計算器而設(shè)計的

第2代1973年到1977年,出現(xiàn)了Intel8008、Z-80、Intel8085等型號的CPU,

它們的字長是8位，這一代CPU的芯片集成度為5000管/片，時鐘頻率為

2MHz?4MHz。

第3代Inte推出16位CPU8086,時鐘頻率達(dá)至U4MHz?8MHz,8086的內(nèi)部和外

部數(shù)據(jù)總線都是16位，地址總線為20位，可直接訪問1MB內(nèi)存單元。

第4代1985年，Intel推出了32位CPU80386,時?鐘頻率為20MHz,該芯片的內(nèi)/

外部數(shù)據(jù)總線、地址總線及片內(nèi)寄存器都是32位，可直接訪問的內(nèi)存空間達(dá)

4GB,并且支持分頁機(jī)制。

第5代Intel公司推出了新一代高性能CPUPentium（奔騰），PentiumCPU的芯片

集成度進(jìn)一步提升，至少包含300萬人晶體管，并且一級緩存的容量增加到了

16KB,PentiumCPU最大的改進(jìn)是擁有超標(biāo)量結(jié)構(gòu)，支持在一個時鐘周期內(nèi)執(zhí)

行一至多條指令。這些改進(jìn)大大提升了CPU的性能

第6代Intel公司推出了PentiumProCPU,此CPU有兩大特色：一是把二級緩存

封裝到CPU內(nèi)，即片內(nèi)封裝了與CPU同頻運(yùn)行的256KB或512KB二級緩存；二

是支持動態(tài)預(yù)測執(zhí)行，可以打亂程序原有的指令順序，按照優(yōu)化順序同時執(zhí)行

多條指令。這兩項改進(jìn)使得PentiumProCPU的性能有了質(zhì)的飛躍。

第7代64位CPUItanium.特點(diǎn)有:采用EPIC、RISC和CISC技術(shù)；具有并行顯

示功能，能讓編譯器分析程序的并行性，提前完成代碼的排序，多條排好序的

代碼流并行執(zhí)行；具有執(zhí)行判定功能，讓程序的多個分支同時執(zhí)行，判斷出最

后需要哪個分支的結(jié)果；具有數(shù)據(jù)預(yù)裝功能，在程序分支進(jìn)入流水線之前就將

分支所需的數(shù)據(jù)由內(nèi)存提取到處理器；采用三級高速緩存；前端的時鐘頻率達(dá)

到200MHz,數(shù)據(jù)通道寬度為128位，數(shù)據(jù)帶寬達(dá)到3200MB/S。

1.1.2CPU的內(nèi)部結(jié)構(gòu)

1.微機(jī)系統(tǒng)的組成

通用的微機(jī)硬件系統(tǒng)是由中央處理器、存儲器、輸入/輸出設(shè)備

及其接口電路組成的，如圖所示。

2.CPU的內(nèi)部結(jié)構(gòu)

8086CPU的內(nèi)部結(jié)構(gòu)從功能上分為兩部分：總線接口部件(Bus

InterfaceUnit,BIU)和執(zhí)行部件(ExecutionUnit,EU),兩個部件可

并行操作以提高計算機(jī)的運(yùn)行速度。

Bill與EU相互協(xié)調(diào)以完成CPU的工作。

在早期的CPU中，程序的執(zhí)行由取指指令和執(zhí)行指令交替進(jìn)行，取指

期間，必須等待。如圖所不，指令的提取和執(zhí)行是以串行

方日…C.一P…U1-2(a)

團(tuán)指機(jī)行蚓指小行|廟卜行］

再I

；a)早期CPU中指令的執(zhí)行過0>)8086CPU中指令的執(zhí)行過〃

早期CPU與8086CPU在指令執(zhí)行過程方面的比較上

3.寄存器結(jié)構(gòu)

8086CPU的內(nèi)部有14個16位寄存器，可以分為以下三組：

通用寄存器8086/8088CPU有4個16位的通用寄存器(AX、

BX、CX和DX),可以存放16位的操作數(shù)，也可以分為8個8位

的寄存器(AL、AH；BL、BH；CL、CH；DL、DH)來使用。其

中：AX稱為累加器，BX稱為基址寄存器，CX稱為計數(shù)寄存器,

DX稱為數(shù)據(jù)寄存器。

段寄存器共有4個16位段寄存器，即代碼段寄存器(CS)、數(shù)

據(jù)段寄存器(DS)、堆棧段寄存器(SS)和附加段寄存器(ES)。這

些段寄存器旃內(nèi)容與有效的地址除移量一起，可確定內(nèi)存的物

理地址。通常：CS劃定并控制程用區(qū)，DS和ES拴制數(shù)據(jù)區(qū)，

SS控制堆棧區(qū)。

標(biāo)志寄存器標(biāo)志寄存器中的內(nèi)容稱為處理器狀態(tài)字(PSW),

用來存放8086/8088CPU在工作過程中的狀態(tài)。共有9個標(biāo)志

位，可分成兩類：一類為狀態(tài)標(biāo)志位，另一類為控制標(biāo)志位

4.目前CPU的新結(jié)構(gòu)

目前，CPU已經(jīng)出現(xiàn)雙核CPU和四核CPU。那么什么是雙核CPU呢？

首先，核心也稱為內(nèi)核，是CPU最重要的組成部分。CPU中心那塊隆

起的芯片就是核心，是由單晶硅以一定的生產(chǎn)工藝制造出來的，CPU

所有的計算、接收/存儲命令、處理數(shù)據(jù)都由核心執(zhí)行。各種CPU核

心都具有固定的邏輯結(jié)構(gòu)，一級緩存、二級緩存、執(zhí)行單元、指令級

單元和總線接口等邏輯單元都有科學(xué)的布局。

那么什么是雙核呢？從雙核技術(shù)本身來看，毫無疑問，雙核應(yīng)該具備

兩個物理上的運(yùn)算內(nèi)核，雙核處理器是指在一個處理器上集成兩個運(yùn)

算核心，從而提高計算能力?，F(xiàn)在流行的“雙核”概念，主要是指基

于X86開放架構(gòu)的雙核技術(shù)。在這方面，起領(lǐng)導(dǎo)地位的廠商主要有

AMD和Intel兩家。其中，兩家的思路又有不同。AMD從一開始設(shè)計

時就考慮到了對多核心的支持。所有組件都直接連接到CPU,消除系

統(tǒng)架構(gòu)方面的挑戰(zhàn)和瓶頸。兩個處理器核心直接連接到同一個內(nèi)核上,

核心之間以芯片速度通信，進(jìn)一步降低了處理器之間的延遲。而Intel

采用多個核心共享前端總線的方式。專家認(rèn)為，AMD的架構(gòu)更容易實(shí)

現(xiàn)雙核以至多核，Intel的架構(gòu)會遇到多個內(nèi)核爭用總線資源的瓶頸問

題。

1.1.3CPU的引腳信號

1.8086/8088CPU的兩種工作模式

8088/8086CPU芯片能夠工作在兩種模式下：最小模式與最大模式。

這兩種不同的工作模式適合不同的場合。8086CPU的

MN/MX(Minimum/MaximumModeControl)管腳是最大/最小模式控制

信號，決定了8086CPU工作在哪種工作模式。如果MN/MX接+5V,

那么CPU工作在最小模式；如果MN/MX接地，那么CPU工作在最大

模式。

最小模式一般用于組成基于8086CPU的最小系統(tǒng)。最小模式是指微

機(jī)系統(tǒng)中只有8086或8088一個CPU。在這人系統(tǒng)中，所有的總線控

制信號直接由CPU提供。系統(tǒng)中的總線控制電路被減到最少。圖1-4

所示為8086CPU工作在最小工作模式時的典型配置。

最大模式是指微機(jī)系統(tǒng)中包含兩個或多個CPU,其中一個主處理器是

8086或8088CPU,其他處理器為協(xié)處理器，它們協(xié)助主處理器工作。

常用的協(xié)處理器有8087協(xié)處理器和8089協(xié)處理器。前者是專用于數(shù)

值運(yùn)算的協(xié)處理器；后者是專用于控制輸入/輸出操作的協(xié)處理器。圖

1-5所示為8086CPU在最大工作模式下的典型配置

MNWC冬

MNWC&AIOWC

M/IOWAMWC

HD而

WIDT

IALLE15^

8284ACLKHRDC

時8READY8284ACLKA19

發(fā)生MRESETA16時BREADY

發(fā)生HA16

RESETw

8086■

A

88086

AD&*?

A7

AD,Z

A0

AD0AQ

%

%

DT/R

,

圖IT最小工作模式下的典型配置.圖1-5最大工作模式下的典型配置，

與最小模式系統(tǒng)相比，最大模式系統(tǒng)的控制信號是通過8288總線控制器產(chǎn)生的。這些

信號包括：地址鎖存、數(shù)據(jù)使能、數(shù)據(jù)傳輸方向的控制信號，存儲器及I/O讀寫信號，

中斷應(yīng)答信號等。

最大工作模式的特點(diǎn)是：可組成多處機(jī)系統(tǒng)，控制信號以編碼方式輸出，需要專用的

譯碼器、總線控制器、譯碼產(chǎn)生系統(tǒng)的控制信號；在多機(jī)系統(tǒng)中，為協(xié)調(diào)各處理器對

共享資源的使用而不發(fā)生沖突，需要使用仲裁電路。

在不同的工作模式下，管腳的定義也不同。學(xué)習(xí)管腳信號的定義，為下一步學(xué)習(xí)總線

操作時序和系統(tǒng)組成打下基礎(chǔ)。接下來介紹在兩種不同模式下8086/8088CPU的弓I腳

信號及功能，重點(diǎn)介紹在兩個工作模式下的差別

2.8086/8088CPU的引腳信號和功能

8086/8088CPU采用了標(biāo)準(zhǔn)的DIP40封裝,其引腳如圖1-6所示。

地一140一v?地一140一Vcc

239239

ADi5~ADo為地址/數(shù)仙a———45AD14----AD15

338

據(jù)總線，地址總線~338-Aw/SsAD13----A16/S)

437—Ai"%AD12-437---Ai7/S?

和數(shù)據(jù)總線分時復(fù)ADn-538---Ai?/SsADII一536---Ai8/Ss

835

用。作為地址總線收。一635-Aw/SeADio----A19/S6

均-734----BHE/ST—734---SSo

是三態(tài)輸出，對存心一833一呼僦AD8-833—MN/ffiC

932932—RD

儲器或I/O端口尋址。物一(TO/GTo)&7一

1080883!

作為數(shù)據(jù)總線是雙々二10808631一鶴。而標(biāo))AD6-一HOLD(RQ/GTo)

1130一沙(畫畫AD5-1190---HLDA(RQ/GTi)

1229

向三態(tài)。在8088MM-1229一__向心一——WK(LOCK)

13281328

CPU中，數(shù)據(jù)總線一“國(ST)的--M/I0(Si)

ADZ一1427.呼國故一1427——D17R(St)

1S261526

只有8根，故他一一網(wǎng)(QSo)他一-DEN(So)

16251625

AD7~AD0作為地址/小二一絲.(QSO&0----ALE(QSo)

1724

數(shù)據(jù)復(fù)用總線，而黑二1724一吧NMI-—(QSi)

1823—5Tim-1823——TCST

1922

AD15~AD8只作為地CLK—1922—READYCLK-——READY

2021—RESET地-202\

址總線使用電■—RESET

圖1-68086/8088CPU引腳功能」

1.1.4CPU的時序概念

CPU引腳上信號的輸出是與時間有關(guān)的。在不同的時段，各引腳上信號的輸

出是不同的。但是這些信號都受一個統(tǒng)一的時鐘信號控制，也就是說，CPU

是在時鐘脈沖的統(tǒng)一控制下，一個節(jié)拍一個節(jié)拍地工作。這就是時序的作用。

現(xiàn)在回顧一下時鐘周期、總線周期、指令周期以及它們之間的關(guān)系。時鐘周

期是CPU動作處理的最小時間單位，通常，一個總線周期由若干個時鐘周期

組成。一個指令周期通常由若干個總線周期組成。而一個指令周期包括讀取

指令、分析指令和執(zhí)行指令。在微機(jī)中，由于指令的復(fù)雜程度不同，執(zhí)行指

令所需要的時間也不同，不同的指令周期長短也不一樣。一般情況下，組成

指令周期的總線周期數(shù)往往不一樣，簡單指令只需要一個總線周期，復(fù)雜指

令則需要較多的總線周期。例如，某一條指令的操作是將CPU內(nèi)部累加器中

的值寫入指定的存儲器單元，執(zhí)行這條指令可能就需要兩個總線周期，即讀

總線周期和寫總線周期。第一個讀總線周期的功能是將存儲器中的指令代碼

讀入CPU內(nèi)部的指令寄存器。在這個總線周期中，地址總線上提供的是程序

計數(shù)器(PC)的值，數(shù)據(jù)總線上的有效數(shù)據(jù)是指令代碼。第二個總線周期是寫

總線周期，功能是將累加器中的數(shù)據(jù)通過數(shù)據(jù)總線寫入指定的存儲器單元。

在這個總線周期中，地址總線上是CPU提供的存儲器單元地址，數(shù)據(jù)總線上

是CPU提供的累加器的值。在8086CPU中，地址總線和數(shù)據(jù)總線分時復(fù)用。

下面介紹8086CPU總線周期以及在最小模式下總線周期的操作

1.086CPU總線周期的基本概念

8086CPU的基本總線周期為4個時鐘周期，每個時鐘周期

間隔稱為一個T狀態(tài)。如圖1-7所示，在狀態(tài)，總線接口

部件將RAM或I/O地址放在地址/數(shù)據(jù)復(fù)用總線(AD)上。丁2狀

態(tài)對于讀總線典期和寫總線周期有所不同，對于讀總線周期,

AD總線為接取數(shù)據(jù)做準(zhǔn)備；而對于寫總線周期，AD總線上

將形成待寫的數(shù)據(jù)，并且一直保持到總線周期的結(jié)束，即T4

狀態(tài)。T3與狀態(tài)對于讀或?qū)懣偩€周期，AD總線上均為數(shù)

據(jù)。當(dāng)RAM翕/O接口速度不夠時，T3與T4狀態(tài)之訶可插入

等待狀態(tài)丁火當(dāng)總線接口部件無訪問兼作數(shù)和取指令任務(wù)

時，8086tPU不執(zhí)行總線操作，所以總線周期處于空閑狀

態(tài)Tj

<4總線周期-------------------總統(tǒng)周期-------A

地址一伙緩沖微據(jù))地址窿沖數(shù)據(jù)一%一

tW-)—XI―xMIx

圖1-7典型的80868088CPU息線周期"

2.最小模式下的讀總線周期和寫總線周期時序

ALE信號在T1出現(xiàn),

表明一個總線周期

開始，選通外部地

址鎖存器，鎖存

AD總線上的地址

信息。在、等信

號的配合下，在T3、

T4期訶完成數(shù)據(jù)訪

問。其中，在T3

上升沿檢測

READY信號是否

有效，若READY

信號無效，則在T3

與T4期間插入等待

狀態(tài)Tw。讀總線圖1-88086CPU在最小模式下的讀總線周期時序?

周期如圖1-8所示

1.2接口技術(shù)的基本概念

匝謂接口，是尼兩個部件或系統(tǒng)的交接部分。在計

算機(jī)通信過程審，涉及CPU與存儲器以及外圍設(shè)備

之間的通信。、它們之間存在速度等各方面的差異，

所以為了通信，需要借助CPU和存儲器以及外圍設(shè)

備之間的接口。前者稱為存儲器接口，存儲器通常

在CPU的同步控制下工作；后者稱為I/O接口，由于

外圍設(shè)備種類繁多，性能差異很大，因此I/O接口比

較復(fù)雜，種類也很多，比如8255可編程并行接口電

路、8253可編程定時器/計數(shù)器、8251可編程串行

接口電路、8237直接存儲器存取電路(DMA)、

82380多功能接口電路以及現(xiàn)代微機(jī)縈統(tǒng)中的系統(tǒng)

控制邏輯芯片等。習(xí)慣上說到接口指的就是I/O接口

1.2.1硬件電路與軟件接口

?接口可以是兩個設(shè)備或電子部件之間的邏

輯電路，稱為硬件電路；接口也可以是兩

個軟件之間為交換信息而約定的邏輯邊界,

稱為軟件接口。

1,硬件電器

硬件電器是指完成某種邏輯功能和轉(zhuǎn)換功能的

電子線路，在微機(jī)系統(tǒng)中，各種外部設(shè)備（包

括輸入輸出設(shè)備）在與CPU進(jìn)行通信時，可能

存在信號不兼容的情況，或者外圍設(shè)備的工作

速度跟不上CPU的速度等多種外設(shè)和CPU不相

匹配的情況，這時都要通過一定的接口電路與

CPU連接，使CPU的工作效率得以充分發(fā)揮。

如果沒有接口，CPU直接控制外圍設(shè)備會使

CPU效率極大降低，因此接口在CPU與外圍設(shè)

備進(jìn)行通信時對效率起到重要作用。

2,軟件接口

計算機(jī)系統(tǒng)中有豐富的軟件，配有各種編程語言，

用戶在開發(fā)一些系統(tǒng)或應(yīng)用軟件時會使用不同的語

言進(jìn)行編寫，這些語言要進(jìn)行交換信息，因此在這

些語言之間就要定義一些約定，大家按照相應(yīng)的約

定才能進(jìn)行正常的溝通，我們稱這種約定為軟件接

口。

兩個部件之間進(jìn)行數(shù)據(jù)傳輸時除了需要硬件電路外,

還需要軟件接口的支持，利用軟件對硬件電路進(jìn)行

相應(yīng)的設(shè)置和過程控制。硬件電路和軟件接口的綜

合設(shè)計稱為接口技術(shù)。外圍設(shè)備通過接口與CPU進(jìn)

行信息交換，因此，接口技術(shù)在微機(jī)應(yīng)用系統(tǒng)中的

作用從硬件上講就是接口電路的研發(fā)，軟件上講就

是通信程序的設(shè)計。由于外部設(shè)備的多樣性，使得

接口技術(shù)成為微機(jī)系統(tǒng)硬件設(shè)備最復(fù)雜的部分。

1.2.2接口的組成

接口作為CPU與外圍設(shè)備之間的橋梁，要

執(zhí)行CPU的命令，返回外圍設(shè)備的狀態(tài)，

選擇某一外圍設(shè)備進(jìn)行執(zhí)行、數(shù)據(jù)緩沖等

功能，這不僅需要接口硬件的支持，而且

需要相應(yīng)接口軟件的支持，如設(shè)備初始化,

設(shè)備驅(qū)動等。因此，一個完整的接口應(yīng)包

括硬件部分和軟件部分

1.硬件部分

接口電路通常做在一塊超大規(guī)模集成電路芯片上，根據(jù)

需求也可以由中小規(guī)模集成電路芯片構(gòu)成。不同規(guī)模和

功能的接口電路結(jié)構(gòu)也不同，但基本結(jié)構(gòu)都由控制器和

寄存器組成，如圖1-11所示。

數(shù)控地

據(jù)制址

心臺、心旨、心自、

線線線數(shù)據(jù)線

數(shù)據(jù)輸入寄存器

外

部

數(shù)據(jù)輸出寄存器

數(shù)據(jù)線輸

入

控制寄存器

或

輸

狀態(tài)寄存器

狀態(tài)線出

設(shè)

地址怪碼器

備

DBCBAB接口模塊

圖外部設(shè)備通過接口與系統(tǒng)進(jìn)行連接“

寄存器包括數(shù)據(jù)輸入寄存器「數(shù)樞輸出寄存器、控制

狀態(tài)寄存器。每個寄存器表示一個I/O端口，對應(yīng)一4

地址。這里所說的端口(port)和接口(interface)是兩個不同的概

念，端口是接口的一部口分，是接口中的寄存器，用來存放數(shù)據(jù)

信息、控制信息和狀查信思，對應(yīng)的為整據(jù)端口、控制端口和

狀態(tài)端口。而藕口由若干不端口加上相箴的控制邏輔組成。

數(shù)據(jù)輸入寄存器和數(shù)據(jù)輸出寄存器分別用來存放CPU送出的數(shù)

據(jù)以及送入CPU的數(shù)據(jù)，數(shù)據(jù)首先送入或送出到寄存器中，這

能對協(xié)調(diào)高速的CPU和低速外圍設(shè)備之間的通信起到一定的緩

沖作用，實(shí)現(xiàn)數(shù)據(jù)的同步。

控制寄存器用來存放CPU發(fā)來的控制命令及有關(guān)信息，用以規(guī)

定接口電路的功能和工作方工IO因?yàn)閂LSI接口芯片一般具有可

編程特性，一個接口芯片具有多種不同的工作方式和功能，所

以國以通過編程斐設(shè)定，使用十分靈活方便。控制般是指

寫寄存器，其內(nèi)器只能由CPU寫入。

2?軟件部分

軟件部分主要是接口程序(比如設(shè)置芯片的工作方式及初始條件)

的初始化程序段、傳送方式處理程序段、主控程序段、程序終

止段、退出程序段及輔助程序段尊。

1.2.3接口的功能及分類

1,接口的功能

從上面對接口組成的分析可知，接口具備以下功能:

1）鎖存功能

在對接口組成的分析中，數(shù)據(jù)緩沖器用來存放CPU送出和送

入CPU的數(shù)據(jù)，信息先放入數(shù)據(jù)緩沖器由CPU處理，以解決

雙方的速度匹配'可題。協(xié)調(diào)不同速度的I/O設(shè)備，這種用來協(xié)

調(diào)兩者速度的數(shù)據(jù)緩沖器就有鎖存功能。

2）緩沖隔離功能

通過接口電路，就可以在CPU允許期間將外圍設(shè)備信息傳遞

到CPU數(shù)據(jù)總線上，而在其他時間對CPU總線呈高阻狀態(tài)，

這住設(shè)備之間就互不干擾。一般在接口電路中設(shè)置輸入三態(tài)

緩沖器以滿足上述要去。

3）轉(zhuǎn)換功能

通過接口電路，可以實(shí)現(xiàn)模擬量與數(shù)字量之間的轉(zhuǎn)換。如果

外設(shè)的電平幅度不符合CPU要求，那么通過接口電路進(jìn)行電

平匹配，也可以通過接口實(shí)現(xiàn)串行數(shù)據(jù)與并行數(shù)據(jù)的轉(zhuǎn)換。

4）聯(lián)絡(luò)功能[

通過接口電路，可使CPU在與外圍設(shè)備通信前事先聯(lián)絡(luò)，當(dāng)收發(fā)

雙方都處于“就緒狀態(tài)”時再通信，這樣可以避免通信錯誤，提

高效率。I/O設(shè)備的工作狀態(tài)可通過接口的狀態(tài)寄存器告知CPU。

5）對外圍設(shè)備進(jìn)行編址（譯碼）的功能

一臺微機(jī)系統(tǒng)往往要連接多臺外圍設(shè)備，而外圍設(shè)備是通過接口

電路掛到系統(tǒng)總線上的，只有通過接口電路對不同的外圍設(shè)備分

配不同的地址，CPU才能與指定的外圍設(shè)備交換信息。即CPU究

竟選擇哪臺I/O設(shè)備，要通過設(shè)備選擇線上的設(shè)備地址來確定，設(shè)

備地址被送到所有設(shè)備的接口，接口根據(jù)地址譯碼器進(jìn)行譯碼，

進(jìn)而選擇哪個設(shè)備被選中，這就要求接口具有對外圍設(shè)備的編址

和譯碼功能。

6）進(jìn)行中斷管理，提供中斷信號的功能

如果多臺外部設(shè)備以中斷方式進(jìn)行通信，那么CPU往往只有極少

中斷申請輸入端，因此需要通過接口電路實(shí)現(xiàn)對中斷申請輸入端

的擴(kuò)展；此外，對不同外部設(shè)備的中斷申請進(jìn)行區(qū)分，并對中斷

申請排隊，對中斷申請信號進(jìn)行屏蔽。

2,接口的分類

接口有多種不同的分類方式：

按照數(shù)據(jù)傳送方式可分為串行接口和并行接口。

并行接口是指外圍設(shè)備和接口之間以并行的方式

來傳送數(shù)據(jù)，即每次傳送信息時將一個字節(jié)或字

的所有位數(shù)同時傳送出去，如Inte182c55A。串

行接口是指外圍設(shè)備和接口之間每次只傳送一個

字節(jié)中的一位，一個字節(jié)需要8次才能傳送完。

而接口和主機(jī)之間是按照字節(jié)或字并行傳送的，

因此要求串行接口能實(shí)現(xiàn)串-并轉(zhuǎn)換，即8次串行

轉(zhuǎn)換為一個字節(jié)的信息供主機(jī)并行處理。

按照功能選擇的靈活性可分為可編程接口和不可

編程接口?？删幊探涌诘墓δ芗安僮鞣绞娇捎沙?/p>

序來改變，而不可編程接口的功能和操作不能用

程序來改變，但可以用硬連邏輯實(shí)現(xiàn)。

按照通用性可分為通用接口和專用接口。通用接

口可供多種外圍設(shè)備使用，而專用接口專為某類

用途或某種設(shè)備而設(shè)計，比如Inte182c55A屬于

通用接口，Intel8279可編程鍵盤/顯示器接口和

Intel8275可編程CRT控制接口則屬于專用接口。

按照控制方式可分為程序控制型接口和DMA型

接口。程序控制型接口采用程序中斷方式實(shí)現(xiàn)

CPU與外圍設(shè)備的信息交換，用于連接速度較

慢的I/O設(shè)備，而DMA型接口用來連接高速I/O設(shè)

備。

按照數(shù)據(jù)傳輸是否同步可分為同步接口和異步接

口。同步接口操作是按照CPU的控制節(jié)拍進(jìn)行

的，異步接口操作不受CPU節(jié)拍控制，CPU與

I/O設(shè)備之間的信息交換采用應(yīng)答方式。

1.2.4接口電路

目前，i/o接口電路的種類有很多。其中，最基本的接口電路

有8255可編程并行接口電路、8253可編程定時器/計數(shù)器、

8251可編程串行接口電路、8237直接存儲器存取電路QMA)、

8238多功能接口電路以及現(xiàn)代微機(jī)系統(tǒng)中的系統(tǒng)控制遏輯芯

片——中斷控制器8259A、定時器8254-2、DMA控制器

8237A-5、鍵盤控制器8042、實(shí)時鐘/CMOSRAM芯片等。

下面簡單介紹接口電路的設(shè)計原則。

接口電路的設(shè)計原則：第1,應(yīng)為I/O接口卡合理地分配資源，

避免與系統(tǒng)中的其他硬件設(shè)備產(chǎn)生沖突，需要分配的資源主

要有皤口地址、DMA通道、終端請求信號(IRQ)等。第2,盡

量減少接口卡的功耗，盡量選用低功耗芯片，量減少I/O接

口卡上芯片的數(shù)量，以減輕總線負(fù)數(shù)如果.?負(fù)一載-過—―重，需.——考

慮使用總線驅(qū)動器。M3,I/O接口書的工作時序應(yīng)和總線的

讀寫周期時序嚴(yán)格匹配。第4,合理設(shè)計接口卡，引腳應(yīng)和

插槽的引腳對應(yīng)。第5,接口卡上和數(shù)據(jù)總線相連的器件必

須有三態(tài)功能，在不傳送數(shù)據(jù)時呈現(xiàn)高阻態(tài)。第6,接口卡

上的讀寫信號應(yīng)該為單向傳輸。第7,接口卡應(yīng)采用抗干擾

措施

1.2.5CPU和輸入/輸出設(shè)備之間的信號

CPU通過接口與/0設(shè)備交換信息，不同的信息

類型存于不同的端口，通常有三種不同類型的信

心息、，即數(shù)據(jù)信息、詢藕解酈:它們分

別對應(yīng)數(shù)據(jù)端口、

數(shù)據(jù)信息通常包括3種形式：數(shù)字量、模擬量和

開關(guān)量數(shù)字量是典型的數(shù)字信息，比如二進(jìn)制

表示的字符、數(shù)字、ASCII碼等，它們均以字節(jié)

為單位表示。當(dāng)微機(jī)用于控制時，大量的現(xiàn)場信

息通過傳感器，把諸如溫度、壓強(qiáng)、流量、位移

等非電量轉(zhuǎn)換為電量，并經(jīng)放大得到模擬量，模

擬量必須經(jīng)過A/D轉(zhuǎn)換才能輸入到計制中，同

樣輸出也需要經(jīng)過D/A轉(zhuǎn)換。開關(guān)量表示兩種狀

態(tài)，如三極管的導(dǎo)通與截止、電機(jī)的轉(zhuǎn)動與停止。

1.3I/O端口地址譯碼技術(shù)

I/O設(shè)備為了與CPU交換信息，每個I/O端

口都要有一個地址，并且對地址進(jìn)行編

碼，CPU根據(jù)I/O端口的地址進(jìn)行譯碼以

訪問I/O設(shè)備。本節(jié)介紹I/O端口的編址方

式以及I/O端口的地址分配和譯碼技術(shù)。

1.3.1I/O端口及其編址方式

1.與存儲器統(tǒng)一編址

這種方式也稱為存儲器映像I/O編址，這種方式把外部設(shè)備

的一個端口視為存儲器的一個存儲單元，把存儲單元和端

口放在一起編排地址，即每個端口都占用存儲器的一個地

址單元。米用這種方式時，對I/O端口的訪'可可以直接使用

訪問存儲器的指令。這樣的話，對I/O端口操作的指令種類

也會較多，并且在指令系統(tǒng)設(shè)計時不需要為訪問I/O端口設(shè)

計專門的指令，這符合精簡指令系統(tǒng)計算機(jī)(RISC)的發(fā)展

方向。采用統(tǒng)一編址方式時，當(dāng)一口時B分..地..址..分一配一給一I/O…端口

后，存儲器就不能再使用這部分地址。

但這種方式也存在一些問題：首先，外設(shè)占用了內(nèi)存單元,

使內(nèi)存容量減??；其次，因?yàn)槎丝跀?shù)量較內(nèi)存單元要少得

多，所以要尋址的外設(shè)端口地址顯然比內(nèi)存單元要少得多。

因此，在用直接尋址方式對外設(shè)尋址時，地址字節(jié)通常比

尋址內(nèi)在單元的地址少一個字節(jié)，從而節(jié)省了指令的存儲

空間，縮短了指令的執(zhí)行時間。

2.獨(dú)立I/O編址

獨(dú)立I/O編址也叫做標(biāo)準(zhǔn)的I/O編址或端口地址編址,

這種方式把外圍設(shè)備的端口編址同存儲器的存儲單

元編址相互分開，相互獨(dú)立地編址。來，對

-坦

I/O端口的訪問就需要專門的指令來o在設(shè)計4日

令系統(tǒng)時，需設(shè)計專門的I/O操作指令，比如輸入才日

令I(lǐng)N和輸出指令OUT,這使得指令系統(tǒng)變得復(fù)雜。

并且對于I/O操作來說，指令的類型相比同一編址方

式的操作指令要少。給定一個地址，首先CPU要有

專門的控制信號來控制到底是存儲器地址還是I/O地

址，這里采用CPU的M/來控制。當(dāng)為高電平時，表

示對存儲器進(jìn)行訪問；當(dāng)為低電平時，表示對I/O端

口進(jìn)行訪問。

在微機(jī)中，CPU與存儲器、外圍設(shè)備相連時采用公

共的總線結(jié)構(gòu)，即CPU的地址總線和數(shù)據(jù)總線由存

儲器和I/O設(shè)備共享。在獨(dú)立I/O編址方式下，地址總

線的低位提供給I/O端口地址空間。

1.3.2I/O端口地址的分配及譯碼

）1.分配I/O端門地/

按照I/O設(shè)備的配置情況，I/O接口硬件分為系統(tǒng)板上的I/O芯片（如中斷控制

器等）和I/O擴(kuò)展槽上的接口控制卡（如軟驅(qū)卡、硬驅(qū)卡等）。微機(jī)根據(jù)上述I/O

接口融件把I/O空間分成兩部分。去1-4對I/O端口地址的分配做了說明。

函表1-4I/O端口地址分配說明表.?

I/。端口地址。設(shè)備說明“

4=

0?0FH+DMA控制器芯片8237。

20?21H。中斷控制器8256，

?：

40、43HQ定時器/計數(shù)器8253/8254，

60?63H”并行接口芯片8255A。'

70?73H。CMOS索引寄存器和數(shù)據(jù)寄存器.、"

?：

320?32FH。硬盤控制器』

378-37AH.'打印機(jī)端□LPT