EDA課程設(shè)計梁祝樂曲演奏電路設(shè)計

EDA課程設(shè)計班級：通信工程四班姓名：學(xué)號：時間：設(shè)計一：梁祝樂曲演奏電路設(shè)計設(shè)計任務(wù)了解樂曲演奏電路的實驗原理。掌握利用可編程器件實現(xiàn)樂曲演奏的設(shè)計方法。二．設(shè)計分析根據(jù)聲學(xué)知識，組成樂曲的每個音符的發(fā)聲頻率值及其持續(xù)的時間是樂曲能連續(xù)彈奏所需的兩個基本要素，獲取這兩個要素所對應(yīng)的數(shù)值和通過純硬件的手段來利用這些數(shù)值實現(xiàn)所希望樂曲的演奏效果是該實驗的關(guān)鍵。實驗原理圖原理電路如上圖所示，實驗由三個模塊組成：1）數(shù)控分頻與演奏發(fā)生器模塊,即SPEAKERA。2）樂曲簡譜碼對應(yīng)的分頻預(yù)置數(shù)查表電路模塊，即TONETABA。3）音樂節(jié)拍和音調(diào)發(fā)生器模塊，即NOTETABS。模塊一（SPEAKERA）：產(chǎn)生音符的頻率。這是一個數(shù)控分頻器，由其clk端輸入一個12MHz的信號，通過SPEAKERA分頻后由SPKOUT輸出，由于直接從數(shù)控分頻器中出來的輸出信號是脈寬極窄的脈沖式信號，為了有利于驅(qū)動揚(yáng)聲器，須另加一個D觸發(fā)器以均衡其占空比，但這時的頻率將是原來的一半。SPEAKERA對clk輸入信號的分頻比由11位預(yù)置數(shù)TONE[10..0]決定。SPKOUT的輸出頻率將決定每一音符的音調(diào)，這樣，分頻計數(shù)器的預(yù)置值TONE[10..0]與SPKOUT的輸出頻率就有了對應(yīng)關(guān)系。模塊二（TONETABA）：音符的持續(xù)時間須根據(jù)樂曲的速度即每個音符的節(jié)拍數(shù)來確定，原理圖中TONETABA的功能首先是為SPEAKERA提供決定所發(fā)音符的分頻預(yù)置數(shù)，而此數(shù)在SPEAKERA輸入口的停留時間即為音符的節(jié)拍值。模塊TONETABA是樂曲簡譜碼對應(yīng)的分頻預(yù)置數(shù)查表電路，其中設(shè)置了梁祝樂曲全部音符所對應(yīng)的分頻預(yù)置數(shù)，共13個，每一音符的停留時間由音樂節(jié)拍和音調(diào)發(fā)生器模塊NOTETABS的clk的輸入頻率決定，在此為4Hz.這13個數(shù)值的輸出由對應(yīng)于NOTETABA1的4位輸入值Index[3..0]的輸出值與持續(xù)時間由模塊NOTETABS決定。模塊三（NOTETABS）：在NOTETABS中設(shè)置了一個8位二進(jìn)制計數(shù)器（計數(shù)最大值為138，因為共有138個音符），這個計數(shù)器的頻率選為4Hz,即每一個計數(shù)值得停留時間為0.25秒，恰為當(dāng)全音符設(shè)為1秒時，四四拍的4分音符持續(xù)時間。例如，NOTETABS在以下的VHDL邏輯描述中，梁祝樂曲的第一個音符為3，此音在邏輯中停留了4個時鐘節(jié)拍，即1秒時間，相應(yīng)地，所對應(yīng)的3音符分頻預(yù)置值為1036，在SPEAKERA的輸入端停留了1秒。隨著NOTETABS中的計數(shù)器按4Hz的時鐘速率做加法計數(shù)時，梁祝樂曲就開始連續(xù)自然地演奏起來了。實驗程序：模塊一（speakera）：libraryieee;useieee.std_logic_1164.all;entityspeakeraisport(clk:instd_logic;tone:inintegerrange0to16#7FF#;spks:outstd_logic);end;architectureoneofspeakeraissignalpreclk:std_logic;signalfullspks:std_logic;begindivideclk:process(clk)variablecount4:integerrange0to15;beginpreclk<='0';ifcount4>11thenpreclk<='1';count4:=0;elsifclk'eventandclk='1'thencount4:=count4+1;endif;endprocess;genspks:process(preclk,tone)variablecount11:integerrange0to16#7FF#;beginifpreclk'eventandpreclk='1'thenifcount11=16#7FF#thencount11:=tone;fullspks<='1';elsecount11:=count11+1;fullspks<='0';endif;endif;endprocess;delayspks:process(fullspks)variablecount2:std_logic;beginiffullspks'eventandfullspks='1'thencount2:=notcount2;ifcount2='1'thenspks<='1';elsespks<='0';endif;endif;endprocess;end;模塊二（tonetaba）：libraryieee;useieee.std_logic_1164.all;entitytonetabaisport(index:inintegerrange0to15;code:outintegerrange0to15;high:outstd_logic;tone:outintegerrange0to16#7FF#);end;architectureoneoftonetabaisbeginsearch:process(index)begincaseindexiswhen0=>tone<=2047;code<=0;high<='0';when1=>tone<=773;code<=1;high<='0';when2=>tone<=912;code<=2;high<='0';when3=>tone<=1036;code<=3;high<='0';when5=>tone<=1197;code<=5;high<='0';when6=>tone<=1290;code<=6;high<='0';when7=>tone<=1372;code<=7;high<='0';when8=>tone<=1410;code<=1;high<='1';when9=>tone<=1480;code<=2;high<='1';when10=>tone<=1542;code<=3;high<='1';when12=>tone<=1622;code<=5;high<='1';when13=>tone<=1668;code<=6;high<='1';when15=>tone<=1728;code<=1;high<='1';whenothers=>null;endcase;endprocess;endone;模塊三（notetabs）：libraryieee;useieee.std_logic_1164.all;entitynotetabsisport(clk:instd_logic;toneindex:outintegerrange0to15);end;architectureoneofnotetabsissignalcounter:integerrange0to138;begincnt8:process(clk)beginifcounter=138thencounter<=0;elsif(clk'eventandclk='1')thencounter<=counter+1;endif;endprocess;search:process(counter)begincasecounteris when00=>toneindex<=3;when01=>toneindex<=3;when02=>toneindex<=3;when03=>toneindex<=3;when04=>toneindex<=5;when05=>toneindex<=5;………when136=>toneindex<=0;when137=>toneindex<=0;when138=>toneindex<=0;whenothers=>null;endcase;endprocess;end;設(shè)計二：循環(huán)八路彩燈設(shè)計設(shè)計任務(wù)：設(shè)計一個八路彩燈控制器，要求：彩燈明暗變化節(jié)拍為0.25S和0.5S兩種節(jié)拍交替運(yùn)行。演示花型3種。彩燈用發(fā)光二極管LED模擬。要求系統(tǒng)用兩種節(jié)拍交替循環(huán)顯示3種花型。二．任務(wù)分析：該系統(tǒng)的外加信號為時鐘，輸出為8路彩燈信號。彩燈控制器按一定的節(jié)拍改變8路輸出的高低電平，控制彩燈按預(yù)定的規(guī)律亮滅，從而顯示一定的花型。根據(jù)設(shè)計任務(wù)，彩燈控制器應(yīng)包含時鐘電路編碼器和控制電路。時鐘可以采用實驗板上的時鐘信號；編碼器根據(jù)花型要求按節(jié)拍產(chǎn)生8位輸出編碼信號，控制彩燈按規(guī)律亮滅；控制電路則應(yīng)控制編碼器的節(jié)拍脈沖和3種花形的循環(huán)切換，同步整個系統(tǒng)工作。實驗原理圖如下：三．實驗程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitylightisport(clk:instd_logic;q1:outstd_logic_vector(5downto0));endlight;architectureaoflightissignalt,q:std_logic;signala:std_logic_vector(5downto0);begincnt:process(clk)beginif(clk'eventandclk='1')thenif(a=63)thena<="000001";t<=nott;elsift='1'thena<=a+1;elsift='0'andq='1'thena<=a+1;q<=notq;elsift='0'andq='0'thenq<=notq;endif;endif;endprocess;q1<=a;enda;顯示圖形模塊：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitytuisport(cnt1:instd_logic_vector(5downto0);d1,d2,d3,d4,d5,d6,d7,d8:outstd_logic);endtu;architectureaoftuissignaldo:std_logic_vector(7downto0);beginprocess(cnt1)begincasecnt1iswhen"000000"=>do<="00000000";when"000001"=>do<="10000000";when"000010"=>do<="11000000";when"000011"=>do<="11100000";when"000100"=>do<="11110000";when"000101"=>do<="11111000";.......when"111110"=>do<="00000000";when"111111"=>do<="00000000";whenothers=>do<="00000000";endcase;endprocess;d1<=