廣工EDA數(shù)字邏輯課后習題答案

./習題答案第1章一、單選題〔1B〔2C〔3B〔4C〔5D〔6B〔7C〔8D〔9C〔10C〔11D〔12D〔13A〔14D二、判斷題〔1√〔2√〔3×〔4×〔5×〔6×〔7√〔8×三、填空題〔110000111.101、207.5、87.A〔2185.75〔310010100〔4、、、〔5〔6〔7〔82n〔91〔101四、綜合題〔1①②③〔2①函數(shù)卡諾圖如下：CDCDAB00011110001101111111111101化簡結果為：②F<A,B,C,D>=Σm<0,2,4,5,6,7,8,10,12,14>函數(shù)卡諾圖如下：CDCDAB00011110001101111111111011化簡結果為：③F<A,B,C,D>=Σm<1,2,6,7,10,11>+Σd<3,4,5,13,15>函數(shù)卡諾圖如下：CDCDAB00011110001×101××1111××1011化簡結果為：〔3該邏輯圖所對應的邏輯表達式如下真值表如下ABCY00010010011101010010101100001000000101011111001011110011根據(jù)真值表,可寫出標準與或式如下〔4根據(jù)表達式畫出邏輯圖如下第2章一、單選題〔1B〔2CDA〔3D〔4C〔5C〔6B〔7D〔8B〔9A〔10B二、判斷題〔1√〔2√〔3×〔4√〔5√〔6×〔7√〔8×〔9×〔10√〔11√三、綜合題1．解：由于0110+1011+1=10010,因此Cout輸出1,S3~S1輸出00102．解：〔1分析設計要求……〔2列真值表……〔3寫邏輯表達式〔4畫邏輯圖3．解：〔1分析設計要求……〔2列編碼表……〔3寫邏輯表達式〔4畫邏輯圖4．解：〔1分析設計要求……〔2列真值表S1S0DY0Y1Y2Y300000000011000010000001101001000000101001011000001110001〔3寫邏輯表達式〔4畫邏輯圖5．解：根據(jù)乘法原理 A2 A1 × B1 B0 A2B0 A1B0 A0 ＋ A2B1 A1B1 A0 P4 P3 P2 P1 P0顯然,電路的輸入輸出信號有：輸入信號：被乘數(shù)A〔A2A1A0,乘數(shù)B〔B輸出信號：乘積P〔P4P3P2P1P0由乘法原理可見,此乘法器需要6個與門及一個4位加法器,故選擇2片74HC08及1片74HC283.邏輯圖：連線圖：6．解：〔1分析設計要求4位有符號二進制數(shù)比較器的輸入信號分別為A數(shù)〔A3A2A1A0、B數(shù)〔B3B2B1B0,其中A3及B3分別為兩個數(shù)的符號位,A2~A0〔2列真值表依據(jù)多位有符號二進制數(shù)的比較原理,可列出真值表.輸入輸入輸出A3B3A2B2A1B1A0B0GESA3<B3××××××100A3＝B3A2＞B2××××100A3＝B3A2＝B2A1＞B1××100A3＝B3A2＝B2A1＝B1A0＞B0100A3＝B3A2＝B2A1＝B1A0＝B0010A3>B3××××××001A3＝B3A2＜B2××××001A3＝B3A2＝B2A1＜B1××001A3＝B3A2＝B2A1＝B1A0＜B0001〔3寫邏輯表達式用Gi表示Ai＞Bi,Ei表示Ai＝Bi,Si表示Ai＜Bi,可得到輸出變量G、E、S的邏輯表達式：由前面介紹的1位比較器可知：則4位有符號數(shù)值比較器的輸出函數(shù)表達式可寫成顯然S的值也可由其他兩個值的輸出得到,表達式為〔4畫邏輯圖：根據(jù)以上表達式,結合1位二進制數(shù)比較器的設計結果,可得到4位有符號二進制數(shù)比較器的邏輯圖.7．解：由于有符號二進制補碼數(shù)的最高位是符號位,符號位為"0"的數(shù)要比符號位為"1"的數(shù)大,當符號位相同時,以其余數(shù)值位的大小決定比較結果.因此有符號數(shù)的比較和無符號數(shù)的比較,差異僅在最高位,可將兩個有符號數(shù)的最高位取反后,利用比較器74HC85進行比較.連線圖如下：8．解：<1>分析設計要求.4位二進制補碼——原碼轉換器有4位補碼輸入,4位原碼輸出.<2>列真值表.設定變量：設4位補碼輸入變量為A<A3A2A1A0>,4位原碼輸出變量為Y<Y3Y24位補碼-原碼轉換真值表輸入輸出對應十進制數(shù)A3A2A1A0Y3Y2Y1Y00000000000001000110010001020011001130100010040101010150110011060111011171000×××××10011111-710101110-610111101-511001100-411011011-311101010-211111001-1<3>化簡邏輯函數(shù).由真值表可得到邏輯函數(shù)Y3～Y0的卡諾圖,如下.圖2-594位原碼-補碼轉換器卡諾圖由卡諾圖化簡,寫出邏輯表達式如下：<4>畫邏輯圖.根據(jù)以上表達式,畫出4位補碼-原碼轉換器邏輯圖如下圖.9．解：〔1分析設計要求根據(jù)檢奇電路的要求,電路需要3個輸入信號、1個輸出信號.〔2列真值表設定變量：用A、B、C三個變量作為輸入變量,用Y作為輸出變量.根據(jù)題目要求,可列出真值表如下.真值表真值表ABCY00000011010101101001101011001111〔3化簡邏輯函數(shù)由真值表可畫出卡諾圖.BCBCA000111100010111010由卡諾圖寫出最簡與或式如下〔4用譯碼器實現(xiàn)時,由于輸入變量有3個,因此應選擇3線-8線譯碼器〔74HC138.若在電路連接時,將A、B、C分別接到譯碼器的A2、A1、A0端,即A2?=?A,A1=B,A0=C,則上式可改寫為：由74HC138的輸出函數(shù)：可得根據(jù)以上邏輯表達式畫出連線圖如下：〔5用數(shù)據(jù)選擇器實現(xiàn)時,由于輸入變量個數(shù)為n=3,由i=n-1=3-1=2,可知,應選擇4選1的數(shù)據(jù)選擇器〔74HC153實現(xiàn)該函數(shù)功能.若在電路連接時,將B、C分別接到數(shù)據(jù)選擇器的S1、S0端,即則檢奇電路的輸出表達式可改寫為由于4選1數(shù)據(jù)選擇器的輸出函數(shù)式為顯然,若要用數(shù)據(jù)選擇器實現(xiàn)Y函數(shù),只須令根據(jù)以上分析可知,如果將4選1數(shù)據(jù)選擇器的輸入端按以下關系連接,可實現(xiàn)檢奇電路函數(shù)的功能.按以上關系式連接的連線圖如下.第3章一、單選題〔1C 〔2C 〔3A 〔4A〔5A 〔6D 〔7C 〔8A〔9C 〔10D 〔11C 〔12C〔13C 〔14D二、判斷題〔1× 〔2× 〔3× 〔4√〔5√ 〔6× 〔7√ 〔8×〔9√ 〔10×三、填空題〔1保持、置0、置1, Clk↓有效〔2保持、置0、置1、翻轉, Clk↓有效〔3置0、置1,Clk↑有效〔4保持、翻轉, Clk↑有效〔5翻轉〔6有效狀態(tài)〔7能自啟動〔8時序〔94〔106四、綜合題〔1解：〔2解：〔3解：〔4解：1狀態(tài)圖/1 //1 /0 /0/0 /0/0 /0 /0Q2Q1Q0/B000 111 110 101001 010 011 1002狀態(tài)表現(xiàn)態(tài)次態(tài)輸出B000111100100000100010011010010001101011000110101011111003利用卡諾圖化簡Q2n+1Q1n+1Q1Q1nQ0nQ2n000111100100010111Q1nQ0nQ2n000111100101011010Q0n+1 BQ1Q1nQ0nQ2n000111100100111001Q1nQ0nQ2n0001111001000100004>由于D觸發(fā)器的特性方程Qn+1=D顯然5畫邏輯圖6畫時序圖〔5解：1列出狀態(tài)表現(xiàn)態(tài)次態(tài)輸出C00000100010110010××××01111101000001101××××110100011111002寫出輸出函數(shù)、狀態(tài)函數(shù)及特性函數(shù)3分析能否自啟動存在無效狀態(tài),將=010,代入次態(tài)方程,得=101,C=0；將=101,代入次態(tài)方程,得=010,C=1.010010101/0/1該電路是一個不能自啟動的時序電路,需修改.修改Q0狀態(tài)函數(shù)：Q0nQ0n+1Q1nQ0nQ2n000111100111×10×00使其驅動函數(shù)改為：將無效狀態(tài)010、101分別代入狀態(tài)函數(shù),得010010101011/0/1顯然可以自啟動.4邏輯圖5時序圖〔6解：代入中,得狀態(tài)表：Z00100010011001011000狀態(tài)圖：存在無效狀態(tài),能自啟動.時序圖：〔7解：利用異步清零方式設計十進制計數(shù)器由異步清零方式,當74HC161的計數(shù)值達到1010時,立刻產(chǎn)生清零信號.即Q3Q2Q1Q0=1010時,使=0,對應的清零信號的邏輯關系是：另外,當Q3Q2Q1Q0=1001時,應使進位C=1,對應的進位輸出的邏輯關系是：由上述清零邏輯及進位邏輯,可畫出由74HC161及門電路構成十進制計數(shù)器的邏輯圖,如下圖所示.〔8解：方法一：兩片74HC161各構造成十進制計數(shù)器后,兩個十進制計數(shù)器級聯(lián)構造100進制計數(shù)器.用74HC161構造的十進制計數(shù)器如下圖.參照課本圖3-74的方法級聯(lián)后,100進制計數(shù)器的連線圖如下圖.〔9解：設計出六進制計數(shù)器的輸出函數(shù)及狀態(tài)函數(shù)如下：可寫出激勵函數(shù)如下：課本中已有十二進制計數(shù)器的激勵函數(shù)及輸出函數(shù)：根據(jù)題目要求,既可實現(xiàn)六進制計數(shù),又可實現(xiàn)十二進制計數(shù)的計數(shù)器輸出函數(shù)及激勵函數(shù)如下：〔10解：①列狀態(tài)表ABC000