電路與電子技術簡明教程 課件 10-3-1 邊沿JK觸發(fā)器_第1頁
電路與電子技術簡明教程 課件 10-3-1 邊沿JK觸發(fā)器_第2頁
電路與電子技術簡明教程 課件 10-3-1 邊沿JK觸發(fā)器_第3頁
電路與電子技術簡明教程 課件 10-3-1 邊沿JK觸發(fā)器_第4頁
電路與電子技術簡明教程 課件 10-3-1 邊沿JK觸發(fā)器_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

《電子技術基礎》[邊沿JK觸發(fā)器]觸發(fā)器基礎知識邊沿觸發(fā)器

邊沿型觸發(fā)器是利用電路內部的傳輸延遲時間實現邊沿觸發(fā)克服空翻現象的。它采用邊沿觸發(fā)(上升沿或下降沿)，觸發(fā)器的輸出狀態(tài)是根據CP脈沖觸發(fā)沿到來時刻輸入信號的狀態(tài)來決定的。

邊沿觸發(fā)器最大的特點就是僅在電平變化的邊沿那一瞬間外界翻轉激勵才有效，因此穩(wěn)定性好，激勵電平只需要保證在邊沿一小段時間內穩(wěn)定即可，受外界干擾的較小。本節(jié)重點介紹邊沿JK觸發(fā)器。上升沿下降沿觸發(fā)器基礎知識邏輯符號集成邊沿JK觸發(fā)器邊沿JK觸發(fā)器的特點（1）邊沿觸發(fā)，無一次變化問題。（2）功能齊全，使用方便靈活。（3）抗干擾能力強，工作速度很高

（1）74LS112為CLK下降沿觸發(fā)。

（2）CC4027為CLK上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。JK觸發(fā)器觸發(fā)器基礎知識時序圖邏輯狀態(tài)表狀態(tài)轉換圖邏輯功能

將JK觸發(fā)器的狀態(tài)轉換成真值表填入卡諾圖化簡，可得到其特性方程：觸發(fā)器基礎知識例題

在邊沿JK觸發(fā)器中，給定CP和J、K的波形，如圖4-8所示，設觸發(fā)器的初始狀態(tài)為1，下降沿觸發(fā)，畫出輸出端波形。觸發(fā)器基礎知識例題解：

本題所給的輸入波形在CP＝1期間都沒有發(fā)生變化，所以找出CP脈沖的下降沿，根據CP脈沖的下降沿到來之前輸入信號的情況，畫出輸出波形如圖所示。觸發(fā)器基礎知識集成JK觸發(fā)器

74LS112為集成雙下降沿JK觸發(fā)器(它帶有直接置位端

和直接清零端

，均為低電平有效)，其引腳排列圖如圖（a）所示。時序圖如圖（b）所示(設各觸發(fā)器的初態(tài)均為0態(tài))。圖（a

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論