計(jì)算機(jī)組成原理slide2021-顧崇林-第4章 存儲(chǔ)器

計(jì)算機(jī)組成原理

顧崇林

計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院

guchonglin@

1

第四章存儲(chǔ)器

4.1存儲(chǔ)器概述

4.2主存儲(chǔ)器

4.3高速緩沖存儲(chǔ)器

4.4虛擬存儲(chǔ)器

4.5輔助存儲(chǔ)器

2

4.1存儲(chǔ)器概述

、存儲(chǔ)器分類

1.按存儲(chǔ)介質(zhì)分類

(1)半導(dǎo)體存儲(chǔ)器TTL、MOS易失

(2)磁表面存儲(chǔ)器磁頭、載磁體

非

易

(3)磁芯存儲(chǔ)器硬磁材料、環(huán)狀元件失

(4)光盤存儲(chǔ)器激光、磁光材料

3

2.按存取方式分類

(1)存取時(shí)間與物理地址無(wú)關(guān)(隨機(jī)訪問(wèn))

?隨機(jī)存儲(chǔ)器在程序的執(zhí)行過(guò)程中可讀可寫

?只讀存儲(chǔ)器在程序的執(zhí)行過(guò)程中只讀

(2)存取時(shí)間與物理地址有關(guān)(串行訪問(wèn))

?順序存取存儲(chǔ)器磁帶

?直接存取存儲(chǔ)器磁盤

4

3.按在計(jì)算機(jī)中的作用分類

「靜態(tài)RAM

「RAM」

l動(dòng)態(tài)RAM

主存儲(chǔ)器1MROM

PROM

iROMV

存EPROM

儲(chǔ)

<FlashlEEPROM

器Memory

高速緩沖存儲(chǔ)器（Cache）

＜輔助存儲(chǔ)器磁盤、磁帶、光盤

5

4.1存儲(chǔ)器概述

二、存儲(chǔ)器的層次結(jié)構(gòu)

i.存儲(chǔ)器三個(gè)主要特性的關(guān)系

速度容量?jī)r(jià)格/位

快

\高

CU

U主

寄存

器

機(jī)

存

緩

：

存

主

|

盤

磁

輔

盤

光

存

磁帶慢大低

6

2.緩存一主存層次和主存一輔存層次

（速度）（容量）

緩存一主存主存一輔存

主存儲(chǔ)器虛擬存儲(chǔ)器

實(shí)地址虛地址

物理地址邏輯地址7

第四章存儲(chǔ)器

4.1存儲(chǔ)器概述

4.2主存儲(chǔ)器

4.3高速緩沖存儲(chǔ)器

4.4虛擬存儲(chǔ)器

4.5輔助存儲(chǔ)器

8

4.2主存儲(chǔ)器

,一、概述

1.主存的基本組成

讀

治

寫數(shù)據(jù)總線

體

存甯

電MDR<=>

A路

口地址總線9

4.2主存儲(chǔ)器

2.主存的和CPU的聯(lián)系

10

4.2主存儲(chǔ)器

3.主存中存儲(chǔ)單元地址的分配

高位字節(jié)地址為字地址低位字節(jié)地址為字地址

字地址字要地址

設(shè)地址線24根按字節(jié)尋址224=16M

若字長(zhǎng)為16位按字尋址8M

若字長(zhǎng)為32位按字尋址4M11

4.2主存儲(chǔ)器

3.主存中存儲(chǔ)單元地址的分配

例：給定一個(gè)十六進(jìn)制數(shù)87654321H,其存儲(chǔ)格式分別是:

1）大端（大尾）模式：字?jǐn)?shù)據(jù)2）小端（小尾）模式：字?jǐn)?shù)據(jù)

的高字節(jié)存儲(chǔ)在低地址中。而字的高字節(jié)存儲(chǔ)在高地址中。而字

數(shù)據(jù)的低字節(jié)則存放在高地址中。數(shù)據(jù)的低字節(jié)則存放在低地址中。

字節(jié)地址字節(jié)地址

__________________________________

字地址0123字地址0123

8765432121436587

12

如16MB（227位）的存儲(chǔ)器

尋址范圍容量

按字節(jié)尋址224=16M224X23==227位

23

按字（16位）尋址2=8M2?3x24=*7位

按字（32位）尋址222=4M222x25=:2?7位

<24位>

字節(jié)尋址|

*23位>

字（16位）尋址I1

1一字節(jié)地址

<22位>

字（32位）尋址|

VJ

1—字節(jié)地址

4.主存的技術(shù)指標(biāo)

(1)存儲(chǔ)容量主存存放二進(jìn)制代碼的總位數(shù)

(2)存儲(chǔ)速度

?存取時(shí)間存儲(chǔ)器的訪問(wèn)時(shí)間

讀出時(shí)間寫入時(shí)間

?存取周期連續(xù)兩次獨(dú)立的存儲(chǔ)器操作

(讀或?qū)?所需的最小間隔時(shí)間

讀周期寫周期

(3)存儲(chǔ)器的帶寬單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量(位/秒)

14

4.2主存儲(chǔ)器

二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介

1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)

地

數(shù)

據(jù)

址

線

線

譴

線

讀/寫控制線

地址線（單向）數(shù)據(jù)線（雙向）芯片容量

1041KX4位

14116Kxi位

1388K義8位15

4.2主存儲(chǔ)器

二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介

1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)

讀

地

譯

數(shù)

寫

碼

據(jù)

址A

電

驅(qū)

線

線

路

動(dòng)

腌

線

—讀/寫控制線

線

片選

讀/寫控制線WE（低電平寫高電平讀）

OE（允許讀）WE（允許寫）16

4.2主存儲(chǔ)器

?存儲(chǔ)芯片片選線的作用

用J6KX1位的存儲(chǔ)芯片組成64KX8位的存儲(chǔ)器

當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效17

4.2主存儲(chǔ)器

2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式

⑴線選法0

A3j

地

址

A-^

2譯

碼

A1器

A1

讀/寫選通

18

4.2主存儲(chǔ)器

(2)重合法

X

0

地

A3—"

址

譯

碼31,31

器

三、隨機(jī)存取存儲(chǔ)器(RAM)

1.靜態(tài)RAM(SRAM)

寫選擇讀選擇觸發(fā)器非端

A'20

①靜態(tài)RAM基本電路的讀操作

②靜態(tài)RAM基本電路的寫操作

位線A

/

行選一T5>T6開(kāi)

列選一?、T8開(kāi)

=1^1^1=寫選擇有效

列地址選擇|

DIN一兩個(gè)寫放

A’

TTA

（右）DIN?8-6-22

4.2主存儲(chǔ)器

(2)靜態(tài)RAM芯片舉例

①Intel2114外特性

21

A9?I/Oi

人8?U02

?1/。3

Intel2114

+1/04

A。存儲(chǔ)容量

1KX4位

GND23

Intel2114RAM矩陣(64X64)讀

A-8

0

A7

-行

A-6

地1

4

址.

A-4譯：

A-3碼63

I

一八

”0

地：

M

址15

AO一譯

4

碼讀寫電路讀寫電路讀寫電路讀寫電路

WE

CS2424

Intel2114RAM矩陣(64X64)讀

4

25

Intel2114RAM矩陣(64X64)讀

Intel2114RAM矩陣(64X64)讀

28

4

29

Intel2114RAM矩陣(64X64)讀

4

30

4

31

Intel2114RAM矩陣(64X64)寫

A-8

0

A7一

行

乜

4地］

址.

A-4譯：

A-3碼63

A-9

邑八0

地：

A-1址15

A_o譯

碼讀寫電路讀寫電路讀寫電路讀寫電路

WE

CS33

Intel2114RAM矩陣(64X64)寫

34

Intel2114RAM矩陣(64X64)寫

4

35

Intel2114RAM矩陣(64X64)寫

Intel2114RAM矩陣(64X64)寫

37

Intel2114RAM矩陣(64X64)寫

'4

38

Intel2114RAM矩陣(64X64)寫

4

39

Intel2114RAM矩陣(64X64)寫

40

Intel2114RAM矩陣(64X64)寫

41

靜態(tài)RAM(2114)讀時(shí)序

42

靜態(tài)RAM(2114)寫時(shí)序

D

益質(zhì)失效后的數(shù)據(jù)維持時(shí)間

43

2.動(dòng)態(tài)RAM(DRAM)

(1)動(dòng)態(tài)RAM基本單元電路

讀選擇線

寫選擇線

寫數(shù)據(jù)線讀數(shù)據(jù)線

讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流為“1”

寫入與輸入信息相同寫入時(shí)Cs充電為'T放電為“0”

44

(2)動(dòng)態(tài)RAM舉例①三管動(dòng)態(tài)RAM芯片(Intel1103)讀

A]

A萬(wàn)

A萬(wàn)

A5T

ol1|…31I

列地址譯碼器

ot0t0t0tOt

A4A3A2AiAo45

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

4046

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

01???31

列地址譯碼器

047

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

48

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

卜9

卜8

47

卜6

°TA45%0tAillAo50

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

51

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

叫HA52

5*0

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

O

k5人0^ltAo53

(2)動(dòng)態(tài)RAM舉例②三管動(dòng)態(tài)RAM芯片(Intel1103)寫

—>

Ag

1

卜—>

81

卜—>

71

—.

1

—>

1

0%%叫20%ltAo54

（3）動(dòng)態(tài)RAM時(shí)序

行、列地址分開(kāi)傳送

讀時(shí)序?qū)憰r(shí)序

行地址RAS有效行地址RAS有效

寫允許而記有效（高）寫允許WE有效（低）

列地址CAS有效數(shù)據(jù)DIN有效

數(shù)據(jù)DOUT有效列地址CAS有效

58

動(dòng)態(tài)RAM刷新

刷新與行地址有關(guān)

①集中刷新（存取周期為0?5那）

“死區(qū)”為0.5即X128=64w

“死時(shí)間率”為128/4000X100%=3.2%59

動(dòng)態(tài)RAM刷新

)分散用崎（存取【周J弭為JigS)

以:128XL冷矩陣;忖例

W/RW/RW/RW/RW/RW/R

REFREFREFREF

0126127

,R

<(A<>

■1

<刷新間隔128個(gè)存取周期>

%二，M+，R無(wú)“死區(qū)”

讀寫刷新（存取周期為0?52+0?52）60

動(dòng)態(tài)RAM刷新

③分散刷新與集中刷新相結(jié)合（異步刷新）

對(duì)于128X128的存儲(chǔ)芯片（存取周期為0.5gs）

若每隔15.6ILLS刷新一行

每行每隔2ms刷新一次“死區(qū)”為0.5gs

將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)“死區(qū)”61

動(dòng)態(tài)RAM和靜態(tài)RAM的比較

|主存r^DRAMSRAM

觸發(fā)fq緩存.

存儲(chǔ)原理電容

集成度高低

芯片引腳少多

功耗小大

價(jià)格低高

速度慢快

刷新有無(wú)

62

I、只讀存儲(chǔ)器（ROM）

?早期的只讀存儲(chǔ)器一一在廠家就寫好了內(nèi)容

?改進(jìn)1一一用戶可以自己寫一一一次性

?改進(jìn)2——可以多次寫一一要能對(duì)信息進(jìn)行擦除

?改進(jìn)3一—電可擦寫一一特定設(shè)備

?改進(jìn)4一一電可擦寫一一直接連接到計(jì)算機(jī)上

4.2主存儲(chǔ)器

四、只讀存儲(chǔ)器（ROM）

1.掩模ROM（MROM）

行列選擇線交叉處有MOS管為“1”

行列選擇線交叉處無(wú)MOS管為“0”

2.PROM（一次性編程）

熔絲斷為“0”

熔絲未斷為“1”

64

4.2主存儲(chǔ)器

3.EPROM（多次性編程）

例子：N型溝道浮動(dòng)?xùn)臡OS電路

G柵極

S源

D漏

紫外線全部擦洗

D端加正電壓形成浮動(dòng)?xùn)臩與D不導(dǎo)通為“0”

端不加正電壓不形成浮動(dòng)?xùn)排c導(dǎo)通為

DSD“1”65

4.2主存儲(chǔ)器

4.EEPROM（多次性編程）

電可擦寫

局部擦寫

全部擦寫

5.FlashMemory（閃速型存儲(chǔ)器）

EPROM價(jià)格便宜集成度高

EEPROM電可擦洗重寫

比EEPROM快具備RAM功能66

五、存儲(chǔ)器與CPU的連接

1.存儲(chǔ)器容量的擴(kuò)展

(1)位擴(kuò)展(增加存儲(chǔ)字長(zhǎng))10根地址線

用?2片IKX4位存儲(chǔ)芯片組成IKX8位的存儲(chǔ)器

WE

67

⑵字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）

11根地址線

用皂度IKX8位存儲(chǔ)芯片組成2KX8位的存儲(chǔ)器

68

⑶字、位擴(kuò)展

用電片IKX4位存儲(chǔ)芯片組成4KX8位的存儲(chǔ)器

A”

Aio

D7

D。

WE69

_____________4.2主存儲(chǔ)器

2.存儲(chǔ)器與CPU的連接

(1)地址線的連接

(2)數(shù)據(jù)線的連接

(3)讀/寫命令線的連接

(4)片選線的連接

(5)合理選擇存儲(chǔ)芯片

(6)其他時(shí)序、負(fù)載

70

例4.1

設(shè)CPU有16根地址線，8根數(shù)據(jù)線，

而所訪存控制信號(hào)（低電平有效），

WR讀/寫控制信號(hào)（高電平為讀，低電平為寫）

RAM：1KX4位；4K義8位；8KX8位

ROM：2K義8位；4KX8位；8KX8位

74LS138譯碼器和各種門電路

畫出CPU與存儲(chǔ)器的連接圖，要求

①主存地址空間分配：

6000H-67FFH為系統(tǒng)程序區(qū)；

6800H-6BFFH為用戶程序區(qū)。

②合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片？

③詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。

71

例4.1解:

⑴寫出對(duì)應(yīng)的二進(jìn)制地址碼

1片2KX8位

Ai5A14Al3AIIA]0...A7...A4A3

0110000000000000

■7IRO^M

■

2KX8位

0110011111111J

0110100000000000

1KX8位

■

AM

0110101111111

2片1KX4位

⑵確定芯片的數(shù)量及類型

72

⑶分配地址線

A15A13A10...A7...A4A3...Ao

011100-00000000000

II11片ROM

?II

?II

J2KX8位

01：100：l1111111111

01:10l?0'0000000000

?I2片RAM

?I

■

1KX4位

0I：10l：0：l111111111

CBA

接位的地址線

Aio~Ao2Kx8ROM

A9~AO接IKX4位RAM的地址線

(4)確定片選信號(hào)

73

例4.1CPU與存儲(chǔ)器的連接圖

A14

A15

MREQAB

A12

Au

Aio

D

7

D

4

D

3

D

o

wR

74

例4.2假設(shè)同前，要求最小4K為系統(tǒng)

程序區(qū)，相鄰8K為用戶程序區(qū)。

(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼

⑵確定芯片的數(shù)量及類型

1片4KX8位ROM2片4KX8位RAM

⑶分配地址線

AirAo接ROM和RAM的地址線

(4)確定片選信號(hào)

75

例4.2假設(shè)同前，要求最小4K為系統(tǒng)程序區(qū)，相鄰8K為用戶程序區(qū)。

(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼(2)確定芯片的數(shù)量及類型

A15A14Al3A][A]OA?.?.A4A3…-^0

0000000000000000

4KX8位

ROM1片

0000111111111111

0001000000000000

4K義8位

，RAM

片

00011111111111111

0010000000000000

4K義8位

，RAM

1片

001011111111111176

Q)分配地址線

AQ]4A13A”A]。A,7...A.^A.^

…

0000000000000000]

4KX8位

*AROM1片

0000111111111111J

0001000000000000

4KX8位

*

*,RAM

片

00011111111111111

0010000000000000

4KX8位

■

*

■?RAM

片

00101111111111111

CBA(4)確定片選信號(hào)

77

例4.2CPU與存儲(chǔ)器的連接圖4.2

4KX8位

RAM

n

Do

WR

六、存儲(chǔ)器的校驗(yàn)

?為什么要對(duì)存儲(chǔ)器的信息進(jìn)行校驗(yàn)?

?為了能夠校驗(yàn)出信息是否正確,如何進(jìn)行編碼?

?糾錯(cuò)和檢錯(cuò)能力與什么因素有關(guān)？

?校驗(yàn)出信息出錯(cuò)后是如何進(jìn)行糾錯(cuò)?

80

六、存儲(chǔ)器的校驗(yàn)

合法編碼集合檢錯(cuò)、糾錯(cuò)能力

?{000,001,010,011,100,101,110,111}檢0位錯(cuò)、糾0位錯(cuò)

?{000,011,101,110)檢1位錯(cuò)，糾0位錯(cuò)

100(000,101,110)

?{000,111}檢1位錯(cuò)，糾1位錯(cuò)

100(000)110編碼的檢測(cè)能力和糾錯(cuò)

?{0000,1111}能力與什么有關(guān)？檢2位錯(cuò)，糾1位錯(cuò)

10001100

?(00000,11111}任意兩組合法編碼之間檢2位錯(cuò)，糾2位錯(cuò)

二進(jìn)制位的最小差異數(shù)

1100011100

81

六、存儲(chǔ)器的校驗(yàn)

1.編碼的最小距離

任意兩組合法代碼之間二進(jìn)制位數(shù)的最少差異

編碼的糾錯(cuò)、檢錯(cuò)能力與編碼的最小距離有關(guān)

L-1=D+C(D>C)

L編碼的最小距離￡=3

D——檢測(cè)錯(cuò)誤的位數(shù)

C——糾正錯(cuò)誤的位數(shù)具有一位糾錯(cuò)能力

漢明碼——一種具有一位糾錯(cuò)能力的編碼

82

4.2主存儲(chǔ)器

P/l\

?組成漢明碼的三要素/1\校驗(yàn)位應(yīng)放哪里呢?

2筌1,2,4,8,?--

漢明碼采用奇偶校驗(yàn)位置放校驗(yàn)碼

劃分式分組校驗(yàn)例子:

P4P2Pl

差

錯(cuò)

「4無(wú)

校驗(yàn)位校驗(yàn)位0001

給出了出001

錯(cuò)的位置、5

1016

0010001110010001110010000111107

111

漢明碼的分組是一種非劃分方式

如何分組的呢？

第1組XXXX1

I234567第2組XXX1X

第3組XX1XX

分成3組，每組有1位校驗(yàn)位，共包括4位數(shù)據(jù)位第4組X1XXX

第5組1XXXX83

4.2主存儲(chǔ)器

?組成漢明碼的三要素

漢明碼的組成需增添4位檢測(cè)位

2k>n+k+1

檢測(cè)位的位置？

2Z(i=0,1,2,3,...)

檢測(cè)位的取值？

與該位所在的檢測(cè)“小組”中承擔(dān)的奇偶校驗(yàn)任務(wù)有關(guān)

84

各檢測(cè)位G.所承擔(dān)的檢測(cè)小組

?C］檢測(cè)gl小組包含位1,3,5,7,9,11，…(XXXX1)

?C2檢測(cè)g2小組包含位2,3,6,7,10,11,…(XXXIX)

?C4檢測(cè)g3小組包含位4,5,6,7,12,13，…(XX1XX)

?C8檢測(cè)g4小組包含位8,9,10,11,12,13,14,15,24,??.(X1XXX)

?g,小組獨(dú)占第21位

?gj和gj小組共同占第2，T+位

?當(dāng)、gj而當(dāng)小組共同占第21++2，T位

85

例4.4求0101按“偶校驗(yàn)”配置的漢明碼

解：；〃=4

根據(jù)2史〃+4+1

得k=3

漢明碼排序如下:

二進(jìn)制序號(hào)1234567

名稱GC20c4101

010

A0101的漢明碼為0100101

86

練習(xí)1按配偶原則配置0011的漢明碼

解：*?,n=4根據(jù)2k>n+k+1

取左=3

二進(jìn)制序號(hào)1234567

名稱cxc20C4011

100

G=3十5十7=1

C2=3十6十7=0

C4=5十6十7=0

0011的漢明碼為100001187

3.漢明碼的糾錯(cuò)過(guò)程

形成新的檢測(cè)位P,,其位數(shù)與增添的檢測(cè)位有關(guān),

如增添3位（攵=3）,新的檢測(cè)位為P4P2此。

以左=3為例，Pj的取值為

Pi=J十3十5十7

C

P2=22十3十6十7

P4=*十5十6十7

對(duì)于按“偶校驗(yàn)”配置的漢明碼

不出錯(cuò)時(shí)Pi=O,P=0,P=0

2488

例4.5已知接收到的漢明碼為0100111

（按配偶原則配置）試問(wèn)要求傳送的信息是什么?

解：糾錯(cuò)過(guò)程如下

Pi=l十3十5十7=0無(wú)錯(cuò)

P2=2十3十網(wǎng)十7=1有錯(cuò)

V/

P4=4十5十同十7=1有錯(cuò)

:.P4P2Pl=U0

第6位出錯(cuò)，可糾正為0100101,

故要求傳送的信息為0101。

89

練習(xí)2寫出按偶校驗(yàn)配置的漢明碼

0101101的糾錯(cuò)過(guò)程

P4二4十5十6十7=1

P2=2十3十6十7=0

Pi=l十3十5十7=0

AP4P2Pl=100第4位錯(cuò)，可不糾

練習(xí)3按配奇原則配置0011的漢明碼

配奇的漢明碼為0101011

90

4.2主存儲(chǔ)器

六、提高訪存速度的措施

?采用高速器件

?采用層次結(jié)構(gòu)Cache-主存

?調(diào)整主存結(jié)構(gòu)

91

調(diào)整主存結(jié)構(gòu)，提高訪存速度

1.單體多字系統(tǒng)

增加存儲(chǔ)器的帶寬

主

存

控

制

器

八

地址寄存器

92

2.多體并行系統(tǒng)一a）高位交叉順序編址

地址MoMiM2M3

93

(1)高位交叉一一各個(gè)體并行工作

地址MoMiM2M3

94

(2)低位交叉一一各個(gè)體輪流編址

地址

MoMiM2M3

95

(2)低位交叉一一各個(gè)體輪流編址

地址MoMiM2M3

96

低位交叉的特點(diǎn)

在不改變存取周期的前提下，增加存儲(chǔ)器的帶寬

單體單體

訪存周期一"—訪存周期~

時(shí)間一

啟動(dòng)存儲(chǔ)體0—口口

啟動(dòng)存儲(chǔ)體1「LL

啟動(dòng)存儲(chǔ)體2UUT

啟動(dòng)存儲(chǔ)體3

97

流水線的概念介紹：一個(gè)比喻

?以洗衣服為例類比流水線:重疊執(zhí)行

?假設(shè)洗衣包括四個(gè)步驟：洗衣機(jī)中洗衣、烘干機(jī)中烘干、疊衣

服、收納到柜子中

Tig6PM

Task負(fù)載為

order4:

■加速比

B

=8/3.5=2.3

C

D負(fù)載足夠多：

■加速比

=2n/[2+(n-1)*0.5>4

二流水線中步驟的數(shù)目

98

流水線方式存取

?設(shè)四體低位交叉存儲(chǔ)器，存取周期為北總線傳輸周期為

T,為實(shí)現(xiàn)流水線方式存取，應(yīng)滿足7=4人

A

字體號(hào)

W4Mo'///〃////

w3M3

w2M2

WiMI

WoMo///〃〃〃

A時(shí)間

連續(xù)讀取4個(gè)字所需的時(shí)間為T+(4-1)工99

例4.6設(shè)有四個(gè)模塊組成的四體存儲(chǔ)器結(jié)構(gòu)，每個(gè)體的存儲(chǔ)字長(zhǎng)為32位，存取周期為200ns。

假設(shè)數(shù)據(jù)總線寬度為32位，總線傳輸周期為50ns,試求順序存儲(chǔ)和交叉存儲(chǔ)的存儲(chǔ)器帶寬。

解.

順序存儲(chǔ)(高位交叉編址)和交叉存儲(chǔ)(低位交叉編址)連續(xù)讀出4個(gè)字的信息量是32X4=

128位。

順序存儲(chǔ)存儲(chǔ)器連續(xù)讀出4個(gè)字的時(shí)間是200nsX4=800ns=8X10%

交叉存儲(chǔ)存儲(chǔ)器連續(xù)讀出4個(gè)字的時(shí)間是200ns4-50nsX(4-l)=350ns=3.5X107s

7

順序存儲(chǔ)器的帶寬是128/(8X10-7)=i6xi0bps

交叉存儲(chǔ)器的帶寬是128/(3.5X10-7)=37X107bps

100

(3)存儲(chǔ)器控制部件(存控)

?見(jiàn)教材106頁(yè)

?11…I,節(jié)拍

「易發(fā)生代碼、I控制[線路卜發(fā)生器

丟失的請(qǐng)求八八主脈沖

源，優(yōu)先級(jí)(

最高八、

QQ存控標(biāo)記

觸發(fā)器

「嚴(yán)重影響CPU，/「[[]CM

工作的請(qǐng)求源，|'一v一'

給予次嵩優(yōu)先級(jí)J來(lái)自各個(gè)請(qǐng)求源

101

4.2主存儲(chǔ)器

?3.高性能存儲(chǔ)芯片

?SDRAM（同步DRAM）

?在系統(tǒng)時(shí)鐘的控制下進(jìn)行讀出和寫入，CPU無(wú)須等待

?RDRAM

?主要解決存儲(chǔ)器帶寬問(wèn)題

?帶Cache的DRAM

?在DRAM的芯片內(nèi)集成了一個(gè)由SRAM組成的Cache,有利于

猝發(fā)式讀取

102

第四章存儲(chǔ)器

4.1存儲(chǔ)器概述

4.2主存儲(chǔ)器

4.3高速緩沖存儲(chǔ)器

4.4虛擬存儲(chǔ)器

4.5輔助存儲(chǔ)器

103

4.3高速緩沖存儲(chǔ)器

、概述

1.問(wèn)題的提出

避免CPU“空等”現(xiàn)象（I/O設(shè)備訪問(wèn)優(yōu)先級(jí)高于CPU訪存）

CPU和主存（DRAM）的速度差異

CPU＞緩存＜一＞主存

容量小容量大

速度高速度低

程序訪問(wèn)的局部性原理：1）時(shí)間局部性，當(dāng)前正在使用的指令和數(shù)據(jù)在不久

的將來(lái)還會(huì)被使用到。2）空間局部性，當(dāng)前正在使用的指令和數(shù)據(jù)在不久的

海湍箕相鄰的指令數(shù)據(jù)可能會(huì)被用氟：w

2.Cache的工作原理

(1)主存和緩存的編址

主存儲(chǔ)器主存塊號(hào)

m位|8位

主存塊號(hào)I塊內(nèi)地址

M塊B個(gè)字。塊8個(gè)字

主存和緩存按塊存儲(chǔ)塊的大小相同5為塊長(zhǎng)105

⑵命中與未命中

緩存共有C塊

主存共有"塊M?C

命中主存塊調(diào)入緩存

主存塊與緩存塊建立了對(duì)應(yīng)關(guān)系

用標(biāo)記記錄與某緩存塊建立了對(duì)應(yīng)關(guān)系的主存塊號(hào)

未命中主存塊未調(diào)入緩存

主存塊與緩存塊未建立對(duì)應(yīng)關(guān)系

106

(3)Cache的命中率

CPU欲訪問(wèn)的信息在Cache中的比率

命中率與Cache的容量與塊長(zhǎng)有關(guān)

一般每塊可取4?8個(gè)字

塊長(zhǎng)取一個(gè)存取周期內(nèi)從主存調(diào)出的信息長(zhǎng)度

CRAY_116體交叉塊長(zhǎng)取16個(gè)存儲(chǔ)字

IBM370/1684體交叉塊長(zhǎng)取4個(gè)存儲(chǔ)字

(64位X4=256位)

107

(4)Cache-主存系統(tǒng)的效率

效率e與命中率有關(guān)

訪問(wèn)Cache的時(shí)間

e=x100%

平均訪問(wèn)W時(shí)間

設(shè)Cache命中率為h,訪問(wèn)Cache的時(shí)間為八,

訪問(wèn)主存的時(shí)間為￡m

則x100%

hXtc+(l-h)Xtm

108

例4.7假設(shè)CPU執(zhí)行某段程序時(shí)，共訪問(wèn)Cache2