電子科技大學(xué)微機(jī)原理大題（含答案）

電子科技大學(xué)微機(jī)原理大題（含答案）目錄第一章概述(4)闡述摩爾定律，它有什么限制？(4)什么是Soc？什么是IP核？它有哪幾種實(shí)現(xiàn)形式？(4)什么是嵌入式系統(tǒng)？它有哪些特點(diǎn)？(4)第二章計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)組成與工作原理(5)說(shuō)明RISC架構(gòu)與CISC架構(gòu)之間的區(qū)別(5)舉例說(shuō)明計(jì)算機(jī)體系結(jié)構(gòu)、組成和實(shí)現(xiàn)之間的關(guān)系(5)試說(shuō)明現(xiàn)代計(jì)算機(jī)系統(tǒng)中常用的并行技術(shù)及其效果？(5)某時(shí)鐘頻率為1.25GHz、平均CPI為5的非流水線(xiàn)式處理器，其升級(jí)版本引入了6級(jí)流水線(xiàn)，但因存在諸如鎖存延遲等流水線(xiàn)內(nèi)部延遲，升級(jí)版處理器的時(shí)鐘頻率必須降到1GHz。(5)簡(jiǎn)述馮.諾依曼體系結(jié)構(gòu)的核心，并分析馮.諾依曼計(jì)算機(jī)存在的瓶頸？(6)簡(jiǎn)述馮.諾依曼計(jì)算機(jī)的實(shí)質(zhì)(6)第三章微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)(6)試比較計(jì)算機(jī)各體系結(jié)構(gòu)的優(yōu)缺點(diǎn)(6)常見(jiàn)的流水線(xiàn)冒險(xiǎn)包括哪幾種？如何解決？(7)試比較隨機(jī)邏輯和微碼體系結(jié)構(gòu)的優(yōu)缺點(diǎn)(7)什么是微碼體系結(jié)構(gòu)？微指令的作用是什么？(7)第四章總線(xiàn)技術(shù)與總線(xiàn)標(biāo)準(zhǔn)(7)比較串、并行通信的特點(diǎn)，為什么現(xiàn)代計(jì)算機(jī)中有總線(xiàn)串行化的趨勢(shì)？(7)試比較同步、半同步、異步總線(xiàn)時(shí)序的優(yōu)缺點(diǎn)(8)RAM與CPU的連接有哪幾類(lèi)信號(hào)線(xiàn)？簡(jiǎn)述電路設(shè)計(jì)時(shí)需要考慮的幾個(gè)問(wèn)題？(8)計(jì)算機(jī)系統(tǒng)的總線(xiàn)仲裁有哪幾種類(lèi)型？請(qǐng)簡(jiǎn)述串行總線(xiàn)仲裁。(8)什么是總線(xiàn)？微機(jī)中三總線(xiàn)是指？微機(jī)系統(tǒng)采用總線(xiàn)的好處是？(8)第五章存儲(chǔ)器系統(tǒng)(9)簡(jiǎn)述Cache-主存層次與主存-輔存層次的不同點(diǎn)。(9)什么是高速緩存技術(shù)和虛擬存儲(chǔ)器技術(shù)？采用它們的目的是什么？(9)什么是虛擬地址？試簡(jiǎn)述虛擬存儲(chǔ)器的基本工作原理。(9)什么是存儲(chǔ)器訪(fǎng)問(wèn)的局部性原理？它有哪幾種含義？(9)試為某8位計(jì)算機(jī)系統(tǒng)設(shè)計(jì)一個(gè)具有8KBROM和40KBRAM的存儲(chǔ)器。要求ROM用EPROM芯片2732組成，從0000H地址開(kāi)始;RAM用SRAM芯片6264組成，從4000H地址開(kāi)始。(10)為某模塊設(shè)計(jì)端口地址譯碼電路，已知該模塊的端口數(shù)為64，端口地址占用從1130H開(kāi)始的連續(xù)地址段。試給出分析過(guò)程及簡(jiǎn)單的硬件連接示意圖。(10)簡(jiǎn)述計(jì)算機(jī)的存儲(chǔ)器分層體系結(jié)構(gòu)，并說(shuō)明分層原因及各層次的主要特點(diǎn)(10)DRAM為何要刷新？如何刷新？(11)設(shè)某系統(tǒng)地址總線(xiàn)寬度為20位，數(shù)據(jù)總線(xiàn)寬度為8位?，F(xiàn)采用8Kx4芯片實(shí)現(xiàn)32KB存儲(chǔ)器，要求其地址空間連續(xù)，且該擴(kuò)展存儲(chǔ)器的地址從0B0000H開(kāi)始。（1）需要多少片芯片？分幾組？（2）片內(nèi)地址線(xiàn)需要多少位？應(yīng)該用哪種片選方式？多少位高位地址線(xiàn)？以表格方式描述每組芯片的地址范圍。（3）畫(huà)出系統(tǒng)硬件連接圖。(11)簡(jiǎn)述高速緩存技術(shù)和虛擬存儲(chǔ)器技術(shù)的異同。(12)第六章輸入輸出接口(13)為什么需要接口？(13)處理器端口編址方式有哪兩種？試比較兩種方式的優(yōu)缺點(diǎn)？(13)試比較幾種數(shù)據(jù)控制傳輸方式的優(yōu)缺點(diǎn)(13)為什么存儲(chǔ)器可以直接掛接在微處理器的三總線(xiàn)上？(14)為什么接口電路的輸入需要緩沖器，而輸出需要鎖存器？(14)簡(jiǎn)述CPU以查詢(xún)方式向打印機(jī)傳送一次數(shù)據(jù)的基本過(guò)程，并說(shuō)明優(yōu)缺點(diǎn)。(14)形成中斷嵌套的必備條件有哪些？(14)DMA和中斷的區(qū)別？(14)DMA具有哪些特點(diǎn)？(15)常用的中斷優(yōu)先級(jí)的管理方式有哪幾種？分別有哪些優(yōu)缺點(diǎn)？(15)第七章ARM微處理器編程模型(15)ARM有幾種運(yùn)行模式？如何區(qū)別？(15)通用寄存器中PC、CPSR、SPSR的作用各是什么？(16)ARM處理器的工作狀態(tài)有哪兩種？這兩種狀態(tài)如何轉(zhuǎn)換？(16)哪些特征是ARM和其他RISC體系結(jié)構(gòu)所共有的？(16)當(dāng)ARM發(fā)生異常和異常返回時(shí)，ARM核會(huì)自動(dòng)完成什么任務(wù)？從異常返回時(shí)，ARM程序設(shè)計(jì)者需要完成什么任務(wù)？(16)第八章ARM匯編指令(17)ARM有哪幾種尋址方式？試分別說(shuō)明(17)ARM指令中的第二源操作數(shù)有哪幾種形式？試舉例說(shuō)明(17)判斷下列指令的正誤，并說(shuō)明理由(17)舉例說(shuō)明B、BL、BX之間的區(qū)別(18)CPSR中用于條件碼的是哪幾位？分別表示什么含義？(18)中斷處理與子程序調(diào)用的異同(18)在A(yíng)RM處理器中，試列舉可以修改R15寄存器的指令及類(lèi)型，并討論修改R15后程序可能出現(xiàn)的狀況。(19)指出MOV與LDR的區(qū)別及用途。(19)第九章ARM程序設(shè)計(jì)(19)冒泡算法匯編程序(19)采用ARM匯編語(yǔ)言實(shí)現(xiàn)8255A初始化，并控制LED燈閃爍(20)采用ARM匯編語(yǔ)言實(shí)現(xiàn)8255A初始化，并控制數(shù)據(jù)采樣與存儲(chǔ)(21)S3C2440UART1初始化程序設(shè)計(jì)：已知微處理器外設(shè)時(shí)鐘PCLK=33.34MHz,要求數(shù)據(jù)傳輸速率為9600bps,不使用FIFO,關(guān)閉流控制，幀格式為8位數(shù)據(jù)位，1位偶校驗(yàn)位，2位停止位。試寫(xiě)出各初始化控制字，并編寫(xiě)初始化程序段。（掌握李廣軍（第二版）教材例題）(21)硬件定時(shí)與軟件定時(shí)的區(qū)別、優(yōu)缺點(diǎn)(21)第十章基于A(yíng)RM微處理器的硬件系統(tǒng)設(shè)計(jì)(22)簡(jiǎn)述ARM微處理器最小硬件系統(tǒng)(22)電源模塊設(shè)計(jì)有哪些注意事項(xiàng)？試簡(jiǎn)述并聯(lián)一個(gè)大電容和小電容的作用？(22)三星S3C2400A微處理器采用什么內(nèi)核？當(dāng)nRESET引腳送來(lái)復(fù)位信號(hào)時(shí)，內(nèi)核會(huì)進(jìn)行哪些操作？(22)計(jì)算機(jī)中的計(jì)數(shù)器有何作用？計(jì)數(shù)器的定時(shí)或計(jì)數(shù)長(zhǎng)度由什么決定？定時(shí)或計(jì)數(shù)精度受什么因素影響？(23)第十一章基于A(yíng)RM微處理器的軟件系統(tǒng)設(shè)計(jì)(23)簡(jiǎn)述嵌入式軟件系統(tǒng)的分層結(jié)構(gòu)，各層之間有何聯(lián)系？(23)簡(jiǎn)述嵌入式軟件系統(tǒng)的工作流程，系統(tǒng)引導(dǎo)及加載階段有哪些功能？(23)Bootloader的作用(24)第一章概述闡述摩爾定律，它有什么限制？答：每18個(gè)月，芯片上的晶體管密度增加一倍、運(yùn)算性能提高一倍、而價(jià)格下降一半。摩爾定律終將不再有效。由于電子元件的特征尺寸不可能無(wú)限小，隨著集成電路技術(shù)的發(fā)展，電子元器件的特征尺寸將越來(lái)越接近飽和，這就會(huì)導(dǎo)致芯片上的晶體管密度也會(huì)接近飽和，故摩爾定律終將不再適用。什么是Soc？什么是IP核？它有哪幾種實(shí)現(xiàn)形式？答：Soc：片上系統(tǒng)，從應(yīng)用的角度看，主要指單芯片上集成微電子應(yīng)用產(chǎn)品所需的所有功能系統(tǒng)。IP核：滿(mǎn)足特定的規(guī)范和要求，并且能夠在設(shè)計(jì)中進(jìn)行復(fù)用的功能模塊。它有軟核、硬核、固核三種實(shí)現(xiàn)形式。什么是嵌入式系統(tǒng)？它有哪些特點(diǎn)？答：概念：以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，滿(mǎn)足應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積和功耗的嚴(yán)格要求的專(zhuān)用計(jì)算機(jī)系統(tǒng)，即“嵌入到對(duì)象體系中的專(zhuān)用計(jì)算機(jī)系統(tǒng)”。特點(diǎn)：1)@通常是面向?qū)ο蟮?@代替“嵌入式系統(tǒng)”)2)@是將先進(jìn)的計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和電子技術(shù)與各行業(yè)的具體應(yīng)用相結(jié)合的產(chǎn)物3)@的硬件和軟件都必須高效率地設(shè)計(jì)、去除冗余，力爭(zhēng)在同樣的硅片面積上實(shí)現(xiàn)更高的性能。4)@具有較長(zhǎng)的生命周期5)@不具備自開(kāi)發(fā)能力，用戶(hù)不能修改，必須在專(zhuān)用的開(kāi)發(fā)環(huán)境和工具下才能進(jìn)行開(kāi)發(fā)。第二章計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)組成與工作原理說(shuō)明RISC架構(gòu)與CISC架構(gòu)之間的區(qū)別舉例說(shuō)明計(jì)算機(jī)體系結(jié)構(gòu)、組成和實(shí)現(xiàn)之間的關(guān)系答：確定指令集中是否有乘法指令屬于計(jì)算機(jī)體系結(jié)構(gòu)的內(nèi)容，而乘法指令是由專(zhuān)門(mén)的乘法器、還是加法器實(shí)現(xiàn)則屬于計(jì)算機(jī)組成的內(nèi)容，乘法/加法器底層物理器件采用何種工藝器件來(lái)搭建則屬于計(jì)算機(jī)實(shí)現(xiàn)的內(nèi)容。試說(shuō)明現(xiàn)代計(jì)算機(jī)系統(tǒng)中常用的并行技術(shù)及其效果？答：流水線(xiàn)技術(shù)。流水線(xiàn)技術(shù)是一種將每條指令分解為多步，并讓各步操作并行進(jìn)行，從而實(shí)現(xiàn)幾條指令并行處理的技術(shù)，提高了CPU的利用率，進(jìn)而改善了計(jì)算機(jī)的性能。哈佛結(jié)構(gòu)。哈佛結(jié)構(gòu)通過(guò)使用多個(gè)物理存儲(chǔ)器來(lái)實(shí)現(xiàn)存儲(chǔ)器讀寫(xiě)的并行。多機(jī)多核結(jié)構(gòu)。多機(jī)多核結(jié)構(gòu)通過(guò)使用多個(gè)CPU或CPU模塊來(lái)提高計(jì)算機(jī)的處理速度。某時(shí)鐘頻率為1.25GHz、平均CPI為5的非流水線(xiàn)式處理器，其升級(jí)版本引入了6級(jí)流水線(xiàn)，但因存在諸如鎖存延遲等流水線(xiàn)內(nèi)部延遲，升級(jí)版處理器的時(shí)鐘頻率必須降到1GHz。1.對(duì)一典型程序（指令數(shù)目N很大），升級(jí)版處理器所實(shí)現(xiàn)的加速比是多少？答：對(duì)于一個(gè)有N條指令的程序，非流水線(xiàn)處理器的總執(zhí)行時(shí)間為=4N×10?9sT0=5×N1.25×1096級(jí)流水線(xiàn)處理器的總執(zhí)行時(shí)間為：T1=6+N?11×109=(N+5)×10?9s則加速比為：T0T1=4NN+5,當(dāng)N很大時(shí)，加速比≈4。2.兩版處理器的MIPS各是多少？答：MIPS=f(MHz)/CPI,故第一版MIPS=1.25*1000/5=250MIPS第二版MIPS=_1000_MIPS。簡(jiǎn)述馮·諾依曼體系結(jié)構(gòu)的核心，并分析馮·諾依曼計(jì)算機(jī)存在的瓶頸？答：1)計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入輸出接口組成；2)計(jì)算機(jī)的信息描述以二進(jìn)制為基礎(chǔ)；3)計(jì)算機(jī)必須按照預(yù)先編制并存放于存儲(chǔ)器中的程序執(zhí)行，才能實(shí)現(xiàn)其功能。馮·諾依曼計(jì)算機(jī)的瓶頸在于其串行性，具體表現(xiàn)為指令執(zhí)行的串行性和存儲(chǔ)器訪(fǎng)問(wèn)的串行性。簡(jiǎn)述馮·諾依曼計(jì)算機(jī)的實(shí)質(zhì)答：“程序存儲(chǔ)和程序控制”是馮·諾依曼計(jì)算機(jī)的基本工作原理，它從本質(zhì)上描述了這類(lèi)計(jì)算機(jī)的工作過(guò)程，即：程序預(yù)先編制并存放于存儲(chǔ)器中，CPU自動(dòng)地從存儲(chǔ)器中取出指令、并分析和執(zhí)行指令，然后再取下一條指令，如此周而復(fù)始。第三章微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)試比較計(jì)算機(jī)各體系結(jié)構(gòu)的優(yōu)缺點(diǎn)常見(jiàn)的流水線(xiàn)冒險(xiǎn)包括哪幾種？如何解決？答：數(shù)據(jù)冒險(xiǎn)、結(jié)構(gòu)冒險(xiǎn)、控制冒險(xiǎn)。數(shù)據(jù)冒險(xiǎn)：后面的計(jì)算要用到前面的結(jié)果。解決：采用定向技術(shù)或調(diào)度技術(shù)來(lái)減少停頓時(shí)間。結(jié)構(gòu)冒險(xiǎn)：不同流水線(xiàn)階段在同一時(shí)刻需要使用同一硬件資源。解決：通過(guò)加入同類(lèi)型資源，或改變資源的設(shè)計(jì)來(lái)減少或消除?？刂泼半U(xiǎn)：發(fā)生于分支執(zhí)行和跳轉(zhuǎn)指令的操作過(guò)程。解決：通過(guò)分支預(yù)測(cè)及預(yù)測(cè)執(zhí)行技術(shù)來(lái)解決。試比較隨機(jī)邏輯和微碼體系結(jié)構(gòu)的優(yōu)缺點(diǎn)答：1）從設(shè)計(jì)開(kāi)銷(xiāo)角度：隨機(jī)邏輯的指令集和硬件必須同步進(jìn)行設(shè)計(jì)和優(yōu)化，比較復(fù)雜。微碼指令集的設(shè)計(jì)并不直接影響現(xiàn)有硬件，修改指令集并不需要重新設(shè)計(jì)新的硬件。2）從性能角度：隨機(jī)邏輯在指令集和硬件設(shè)計(jì)上都進(jìn)行了優(yōu)化，因此在二者采用相同指令集時(shí)，隨機(jī)邏輯要更快一些。但微碼可以實(shí)現(xiàn)更復(fù)雜的指令集，可以用較少的指令完成復(fù)雜的功能，尤其是在存儲(chǔ)器速度受限時(shí)，微碼體系結(jié)構(gòu)性能更優(yōu)。什么是微碼體系結(jié)構(gòu)？微指令的作用是什么？答：在微碼結(jié)構(gòu)中，控制單元的輸入和輸出之間被視為一個(gè)內(nèi)存系統(tǒng)。控制信號(hào)存放在一個(gè)微程序內(nèi)存中，指令執(zhí)行過(guò)程中的每一個(gè)時(shí)鐘周期，處理器從微程序內(nèi)存中讀取一個(gè)控制字作為指令執(zhí)行的控制信號(hào)并輸出。微指令只實(shí)現(xiàn)必要的基本操作，可以直接被硬件執(zhí)行。通過(guò)編寫(xiě)由微指令構(gòu)成的微代碼，可以實(shí)現(xiàn)復(fù)雜的指令功能。微指令使處理器的硬件設(shè)計(jì)與指令集設(shè)計(jì)相分離，有助于指令集的修改和升級(jí)。第四章總線(xiàn)技術(shù)與總線(xiàn)標(biāo)準(zhǔn)比較串、并行通信的特點(diǎn)，為什么現(xiàn)代計(jì)算機(jī)中有總線(xiàn)串行化的趨勢(shì)？答：并行通信使用多條信號(hào)線(xiàn)同時(shí)傳輸多位數(shù)據(jù)；串行通信使用較少的信號(hào)線(xiàn)依次傳輸所有數(shù)據(jù)位。因此，與串行通信相比，并行通信效率高，而串行通信則總線(xiàn)規(guī)模較小，更適合遠(yuǎn)距離傳輸?，F(xiàn)代微機(jī)系統(tǒng)追求高數(shù)據(jù)傳輸率，并行固有的信號(hào)串?dāng)_會(huì)造成嚴(yán)重的通信干擾，而具有差分傳輸、數(shù)據(jù)包、點(diǎn)對(duì)點(diǎn)通信的串行總線(xiàn)則可以較好地避免這個(gè)問(wèn)題。試比較同步、半同步、異步總線(xiàn)時(shí)序的優(yōu)缺點(diǎn)RAM與CPU的連接有哪幾類(lèi)信號(hào)線(xiàn)？簡(jiǎn)述電路設(shè)計(jì)時(shí)需要考慮的幾個(gè)問(wèn)題？答：地址、數(shù)據(jù)、控制線(xiàn)。電路設(shè)計(jì)時(shí)需考慮的問(wèn)題:1)CPU的總線(xiàn)負(fù)載能力；2)CPU的時(shí)序與存儲(chǔ)器的存取速度之間的匹配；3)存儲(chǔ)器的地址分配和片選、控制信號(hào)的連接計(jì)算機(jī)系統(tǒng)的總線(xiàn)仲裁有哪幾種類(lèi)型？請(qǐng)簡(jiǎn)述串行總線(xiàn)仲裁。答：集中式、分布式。集中式包括：串行總線(xiàn)仲裁、并行仲裁、串并二維仲裁。串行總線(xiàn)仲裁：（1）各主控設(shè)備掛接在總線(xiàn)上，包括總線(xiàn)請(qǐng)求、忙碌、應(yīng)答信號(hào)。（2）當(dāng)某主控設(shè)備檢測(cè)到總線(xiàn)空閑時(shí)，便發(fā)出總線(xiàn)請(qǐng)求信號(hào)，該信號(hào)通過(guò)菊花鏈傳遞到仲裁模塊，并置總線(xiàn)為忙碌狀態(tài)，以禁止其他設(shè)備使用總線(xiàn)。（3）總線(xiàn)仲裁模塊對(duì)請(qǐng)求設(shè)備進(jìn)行響應(yīng)，并將總線(xiàn)控制權(quán)交出。該主控設(shè)備完成使用后，將總線(xiàn)忙碌信號(hào)置為無(wú)效。什么是總線(xiàn)？微機(jī)中三總線(xiàn)是指？微機(jī)系統(tǒng)采用總線(xiàn)的好處是？答：總線(xiàn)通常是指系統(tǒng)與系統(tǒng)之間、系統(tǒng)與各模塊之間或模塊內(nèi)部各部分之間用來(lái)傳送信息的公共通路。微機(jī)中的三總線(xiàn)包括：數(shù)據(jù)總線(xiàn)、地址總線(xiàn)、控制總線(xiàn)。采用總線(xiàn)結(jié)構(gòu)，微機(jī)系統(tǒng)的構(gòu)成更加方便，且具有更大的靈活性和更好的可擴(kuò)展性，可維修性。第五章存儲(chǔ)器系統(tǒng)簡(jiǎn)述Cache-主存層次與主存-輔存層次的不同點(diǎn)。答：1)位置不同。Cache-主存層次的邏輯位置介于CPU和主存-輔存之間。2)目的不同。Cache-主存層次用來(lái)解決高速度與低成本的矛盾，其核心是Cache技術(shù)；主存-輔存層次用來(lái)解決大容量和低沉本的矛盾，其核心是虛擬存儲(chǔ)技術(shù)。3)實(shí)現(xiàn)方式不同。Cache-主存層次的功能完全由硬件實(shí)現(xiàn)；主存-輔存層次通過(guò)附加的硬件和存儲(chǔ)管理軟件來(lái)實(shí)現(xiàn)。什么是高速緩存技術(shù)和虛擬存儲(chǔ)器技術(shù)？采用它們的目的是什么？答：高速緩存技術(shù)的核心思想是高速的暫時(shí)存儲(chǔ)：通過(guò)保存所選擇數(shù)據(jù)的一個(gè)本地副本，在需要時(shí)，使用這個(gè)本地副本回應(yīng)請(qǐng)求。由于高速緩存比常規(guī)的請(qǐng)求響應(yīng)機(jī)構(gòu)回應(yīng)得更快，所以提高了處理器性能，有效地解決了處理速度和存儲(chǔ)速度之間的匹配問(wèn)題。虛擬存儲(chǔ)器技術(shù)利用次級(jí)存儲(chǔ)器來(lái)擴(kuò)展物理存儲(chǔ)器容量，掩蓋了下層存儲(chǔ)器的物理細(xì)節(jié)，向上提供了一個(gè)克服物理存儲(chǔ)器和物理尋址方案局限性的地址空間和存儲(chǔ)器存取方案。什么是虛擬地址？試簡(jiǎn)述虛擬存儲(chǔ)器的基本工作原理。答：虛擬地址是由MMU在進(jìn)行地址轉(zhuǎn)換前根據(jù)邏輯地址生成的，是程序使用的地址。由于主存容量有限，當(dāng)程序較大時(shí)，無(wú)法將其全部調(diào)入主存，這時(shí)便可以采用虛擬存儲(chǔ)器技術(shù)。虛擬存儲(chǔ)器技術(shù)將主存和輔存分為大小相同的頁(yè)，程序存放在輔存中，當(dāng)需要運(yùn)行某頁(yè)程序時(shí)，將其調(diào)入對(duì)應(yīng)的主存頁(yè)，避免了一次性將程序全部調(diào)入主存，相對(duì)擴(kuò)大了物理存儲(chǔ)器容量。什么是存儲(chǔ)器訪(fǎng)問(wèn)的局部性原理？它有哪幾種含義？答：通常把對(duì)局部范圍內(nèi)存儲(chǔ)器地址頻繁訪(fǎng)問(wèn)，而對(duì)此范圍之外的存儲(chǔ)器地址較少訪(fǎng)問(wèn)的現(xiàn)象稱(chēng)為存儲(chǔ)器訪(fǎng)問(wèn)的局部性原理。局部性有兩種含義，一種稱(chēng)為引用局部性：指程序會(huì)訪(fǎng)問(wèn)最近訪(fǎng)問(wèn)過(guò)的數(shù)據(jù)和指令；另一種稱(chēng)為時(shí)間局部性：指的是訪(fǎng)問(wèn)一個(gè)數(shù)據(jù)之后，很可能在不久的將來(lái)再次訪(fǎng)問(wèn)該數(shù)據(jù)。試為某8位計(jì)算機(jī)系統(tǒng)設(shè)計(jì)一個(gè)具有8KBROM和40KBRAM的存儲(chǔ)器。要求ROM用EPROM芯片2732組成，從0000H地址開(kāi)始;RAM用SRAM芯片6264組成，從4000H地址開(kāi)始。分析：8位機(jī)地址線(xiàn)通常為16位。容量=后兩位/8*B；3-8譯碼器：片選、使能（低電平）;芯片讀\寫(xiě)端、數(shù)據(jù)端、片選、地址端為某模塊設(shè)計(jì)端口地址譯碼電路，已知該模塊的端口數(shù)為64，端口地址占用從1130H開(kāi)始的連續(xù)地址段。試給出分析過(guò)程及簡(jiǎn)單的硬件連接示意圖。硬件電路略（用3-8譯碼器很簡(jiǎn)單的）。簡(jiǎn)述計(jì)算機(jī)的存儲(chǔ)器分層體系結(jié)構(gòu)，并說(shuō)明分層原因及各層次的主要特點(diǎn)答：現(xiàn)代微機(jī)存儲(chǔ)器系統(tǒng)一般分為四級(jí)：寄存器、Cache、主存、輔存，把這些不同容量、不同速度的存儲(chǔ)器按一定的體系結(jié)構(gòu)組織起來(lái)，主要是為了解決存儲(chǔ)容量、存取速度和價(jià)格之間的矛盾。（1）第一級(jí)寄存器：位于微處理器內(nèi)部，速度最快，數(shù)量較少。（2）第二級(jí)Cache:為了解決CPU與主存之間的速度不匹配問(wèn)題，其性能是速度快，容量小，對(duì)用戶(hù)透明。（3）第三級(jí)主存：容量大、速度相對(duì)Cache較慢，通常用于存放運(yùn)行的程序和數(shù)據(jù)。（4）第四級(jí)輔存：容量巨大，可讀可寫(xiě)，單位存儲(chǔ)成本最低，且可以脫機(jī)保存信息。DRAM為何要刷新？如何刷新？答：因?yàn)镈RAM是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，而電容會(huì)逐漸放電，所以DARM要刷新?？梢酝ㄟ^(guò)對(duì)DRAM不斷進(jìn)行“讀出和回寫(xiě)”，以使釋放的電荷得到補(bǔ)充，來(lái)完成刷新。刷新周期一般為ms量級(jí)，即需要在毫秒量級(jí)對(duì)DRAM的全部存儲(chǔ)單元“讀出和回寫(xiě)”一遍。設(shè)某系統(tǒng)地址總線(xiàn)寬度為20位，數(shù)據(jù)總線(xiàn)寬度為8位?，F(xiàn)采用8Kx4芯片實(shí)現(xiàn)32KB存儲(chǔ)器，要求其地址空間連續(xù)，且該擴(kuò)展存儲(chǔ)器的地址從0B0000H開(kāi)始。（1）需要多少片芯片？分幾組？（2）片內(nèi)地址線(xiàn)需要多少位？應(yīng)該用哪種片選方式？多少位高位地址線(xiàn)？以表格方式描述每組芯片的地址范圍。（3）畫(huà)出系統(tǒng)硬件連接圖。答:1.需8片芯片，分4組2.片內(nèi)地址線(xiàn)13位（A0?A12）,使用全譯碼，地址線(xiàn)（A13,A14）用作片選，高位5根地址線(xiàn)作譯碼器使能信號(hào)。3-8譯碼器和8255ANote:答案最后，寄存器R中的字節(jié)不需要按位取反。簡(jiǎn)述高速緩存技術(shù)和虛擬存儲(chǔ)器技術(shù)的異同。答:相同點(diǎn):以存儲(chǔ)器訪(fǎng)問(wèn)的局部性原理為基礎(chǔ)；采用的調(diào)度策略類(lèi)似，對(duì)用戶(hù)都是透明的。不同點(diǎn):劃分信息塊的長(zhǎng)度不同；Cache技術(shù)由硬件實(shí)現(xiàn)，而虛擬存儲(chǔ)器由OS的存儲(chǔ)管理軟件輔助硬件實(shí)現(xiàn)。第六章輸入輸出接口為什么需要接口？答：首先，CPU與外設(shè)的信號(hào)不兼容，在信號(hào)類(lèi)型、功能定義、邏輯定義和時(shí)序關(guān)系上都不一致。其次，兩者的工作速度不匹配，CPU速度高，外設(shè)速度低。最后，數(shù)據(jù)傳輸方式不同，有串行、并行之分。因此，外設(shè)不能直接與CPU相連，必須經(jīng)過(guò)中間I/O接口電路。處理器端口編址方式有哪兩種？試比較兩種方式的優(yōu)缺點(diǎn)？獨(dú)立編址優(yōu)點(diǎn)：系統(tǒng)視端口和存儲(chǔ)單元為不同的對(duì)象，系統(tǒng)中存儲(chǔ)單元和IO端口的數(shù)量可達(dá)最大。缺點(diǎn)：需專(zhuān)門(mén)信號(hào)來(lái)指定系統(tǒng)地址線(xiàn)上出現(xiàn)的是端口地址還是存儲(chǔ)器地址，端口操作指令比較單一。統(tǒng)一編制優(yōu)點(diǎn)：將端口看作存儲(chǔ)單元，僅以地址范圍的不同來(lái)區(qū)分兩者，對(duì)端口和存儲(chǔ)單元的操作完全一樣，端口操作指令種類(lèi)較多。缺點(diǎn)：CPU對(duì)存儲(chǔ)單元和IO端口的實(shí)際尋址空間小于其最大尋址空間。試比較幾種數(shù)據(jù)控制傳輸方式的優(yōu)缺點(diǎn)為什么存儲(chǔ)器可以直接掛接在微處理器的三總線(xiàn)上？答：首先，存儲(chǔ)器是用來(lái)保存信息的，功能、傳送方式單一，一次傳送一個(gè)或多個(gè)字節(jié)。其次，存儲(chǔ)器類(lèi)型有限，只有只讀和可讀可寫(xiě)類(lèi)型。再次，存儲(chǔ)器的訪(fǎng)問(wèn)速度基本可與CPU工作速度相匹配。為什么接口電路的輸入需要緩沖器，而輸出需要鎖存器？答：由于外設(shè)的工作速度通常比CPU的工作速度慢得多。所以，當(dāng)輸入時(shí)，就需要緩沖器保存來(lái)自外設(shè)的數(shù)據(jù)，然后一次性傳輸給CPU；當(dāng)輸出時(shí)，就需要鎖存器鎖住總線(xiàn)上來(lái)自CPU的數(shù)據(jù)，以匹配外設(shè)和CPU的工作速度。簡(jiǎn)述CPU以查詢(xún)方式向打印機(jī)傳送一次數(shù)據(jù)的基本過(guò)程，并說(shuō)明優(yōu)缺點(diǎn)。答：數(shù)據(jù)輸出過(guò)程如下：（1）CPU讀取打印機(jī)接口中的狀態(tài)寄存器，檢查打印機(jī)當(dāng)前是否空閑，不空閑則反復(fù)查詢(xún)。（2）若打印機(jī)空閑，則CPU將數(shù)據(jù)寫(xiě)入數(shù)據(jù)端口，同時(shí)產(chǎn)生輸出選通信號(hào)，并置打印機(jī)為忙狀態(tài)。（3）打印機(jī)取走數(shù)據(jù)，并回復(fù)ACK響應(yīng)信號(hào)和清除打印機(jī)忙狀態(tài)。條件查詢(xún)控制方式是一種CPU主動(dòng)，外設(shè)被動(dòng)的I/O操作方式。它很好地解決了CPU與外設(shè)之間的同步問(wèn)題，避免了對(duì)端口進(jìn)行“盲讀”、“盲寫(xiě)”，數(shù)據(jù)傳輸可靠性高。缺點(diǎn)是CPU工作效率低，I/O響應(yīng)速度慢。形成中斷嵌套的必備條件有哪些？答：(1)正處于某個(gè)中斷服務(wù)子程序中，且總中斷開(kāi)放。(2)新中斷的優(yōu)先級(jí)更高，同級(jí)或低級(jí)均不能嵌套。(3)所有中斷服務(wù)子程序都必須有保護(hù)現(xiàn)場(chǎng)、恢復(fù)現(xiàn)場(chǎng)的指令。(4)每個(gè)中斷服務(wù)程序末尾通過(guò)IRET指令以示結(jié)束，從而返回中斷地址處。DMA和中斷的區(qū)別？（1）DMA方式直接依靠硬件實(shí)現(xiàn)單純的數(shù)據(jù)傳送，不運(yùn)行程序，不能處理較復(fù)雜的事件，不能完全取代中斷方式。（2）當(dāng)某事件處理不是單純的數(shù)據(jù)傳送時(shí)，還須采用中斷方式。（3）當(dāng)DMA方式傳送完一批數(shù)據(jù)后，常采用中斷方式通知CPU結(jié)束處理。DMA具有哪些特點(diǎn)？（1）可在I/O設(shè)備和存儲(chǔ)器之間直接傳送數(shù)據(jù)；（2）傳送時(shí)，源和目的均直接由硬件指定；（3）傳輸?shù)臄?shù)據(jù)塊長(zhǎng)度需要指定，計(jì)數(shù)由硬件自動(dòng)進(jìn)行；（4）在數(shù)據(jù)傳輸完成后，一般通過(guò)中斷通知CPU進(jìn)行后續(xù)處理；（5）一般用于高速大批量數(shù)據(jù)傳輸；常用的中斷優(yōu)先級(jí)的管理方式有哪幾種？分別有哪些優(yōu)缺點(diǎn)？答：軟件查詢(xún)：方法簡(jiǎn)單，實(shí)現(xiàn)容易，效率低。硬件排序：占用硬件資源，效率較高。中斷控制芯片：成本較高，效率較高。第七章ARM微處理器編程模型ARM有幾種運(yùn)行模式？如何區(qū)別？答：七種運(yùn)行模式：用戶(hù)模式（usr）：ARM處理器正常的程序執(zhí)行狀態(tài)快速中斷模式(fiq):處理高速中斷，用于高速數(shù)據(jù)傳輸或通道處理外部中斷模式(irq):用于普通的中斷處理系統(tǒng)模式：運(yùn)行特權(quán)級(jí)的操作系統(tǒng)任務(wù)管理模式(svc):操作系統(tǒng)使用的保護(hù)模式，系統(tǒng)復(fù)位后的默認(rèn)模式中止模式(abt):數(shù)據(jù)或指令預(yù)取中止時(shí)進(jìn)入該模式未定義模式(und)：處理未定義指令，用于支持硬件協(xié)處理器的軟件仿真區(qū)分：處理器通過(guò)CPSR寄存器中的M4-M0位來(lái)指示不同的運(yùn)行模式。通用寄存器中PC、CPSR、SPSR的作用各是什么？答：PC：用于保存處理器要取的下一條指令的地址。CPSR:保存條件標(biāo)志位、中斷禁止位、當(dāng)前處理器模式標(biāo)志及其他的控制、狀態(tài)位。SPSR:當(dāng)異常發(fā)生時(shí)，SPSR用于保存CPSR的當(dāng)前值；當(dāng)從異常退出時(shí)，可用SPSR來(lái)恢復(fù)CPSR。ARM處理器的工作狀態(tài)有哪兩種？這兩種狀態(tài)如何轉(zhuǎn)換？答：ARM狀態(tài)：處理器執(zhí)行32位的字對(duì)齊的ARM指令Thumb狀態(tài)：處理器執(zhí)行16位的半字對(duì)齊的Thumb指令進(jìn)入Thumb狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位（最低位）為1時(shí)，執(zhí)行BX指令進(jìn)入Thumb狀態(tài)。如果處理器在Thumb狀態(tài)時(shí)發(fā)生異常，則異常處理返回時(shí)自動(dòng)切換到Thumb狀態(tài)。進(jìn)入ARM狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位為0時(shí)，執(zhí)行BX指令進(jìn)入ARM狀態(tài)。處理器進(jìn)行異常處理時(shí)，把PC的值放入異常處理模式的LR寄存器中，從異常向量地址開(kāi)始執(zhí)行程序，系統(tǒng)自動(dòng)進(jìn)入ARM狀態(tài)。哪些特征是ARM和其他RISC體系結(jié)構(gòu)所共有的？1)Load/Store體系結(jié)構(gòu)。在這類(lèi)機(jī)器中，操作數(shù)和運(yùn)算結(jié)果不能直接從主存中存取，而必須通過(guò)寄存器進(jìn)行中轉(zhuǎn)。由于寄存器與運(yùn)算器之間的數(shù)據(jù)傳輸速度遠(yuǎn)高于主存與運(yùn)算器之間的數(shù)據(jù)傳輸速度，故這種體系結(jié)構(gòu)有助于提高計(jì)算機(jī)整體的運(yùn)行速度。2)采用固定長(zhǎng)度的精簡(jiǎn)指令集。這使得機(jī)器譯碼更容易，可直接通過(guò)硬件完成指令的解析。與CISC相比，雖然RISC需要更多的指令來(lái)完成相同的任務(wù)，但采用硬件直接譯碼的速度卻遠(yuǎn)高于采用微碼方式譯碼。通過(guò)Cache技術(shù)，采用固定長(zhǎng)度的RISC機(jī)器可以獲得更高的性能。3)三地址指令格式。除了除法指令外，ARM的大部分?jǐn)?shù)據(jù)處理指令采用三地址指令，即在指令中包含了目的操作數(shù)，源操作數(shù)和第二源操作數(shù)。當(dāng)ARM發(fā)生異常和異常返回時(shí)，ARM核會(huì)自動(dòng)完成什么任務(wù)？從異常返回時(shí)，ARM程序設(shè)計(jì)者需要完成什么任務(wù)？答：當(dāng)ARM發(fā)生異常時(shí)，ARM核自動(dòng)執(zhí)行以下工作：（1）復(fù)制CPSR到SPSR_，然后設(shè)置適當(dāng)?shù)腃PSR位；（2）改變處理器狀態(tài)，進(jìn)入ARM狀態(tài)；（3）改變處理器模式，進(jìn)入相應(yīng)的異常模式；（4）設(shè)置中斷禁止位，禁止相應(yīng)的中斷；（5）保存返回地址到LR_;（6）設(shè)置PC為相應(yīng)的異常向量。從異常返回時(shí)，ARM程序設(shè)計(jì)者需要從SPSR_中恢復(fù)原CPSR值，并從LR_中恢復(fù)原PC值。第八章ARM匯編指令A(yù)RM有哪幾種尋址方式？試分別說(shuō)明答:八種尋址方式:立即尋址：即立即數(shù)尋址，指令中直接給出操作數(shù)。寄存器直接尋址：指操作數(shù)直接存放在寄存器中。寄存器移位尋址：ARM特有的尋址方式，操作數(shù)由寄存器中的數(shù)值進(jìn)行相應(yīng)移位得到。寄存器間接尋址：指寄存器中存放的是操作數(shù)的地址，而操作數(shù)存放在內(nèi)存中?；纷冎穼ぶ罚褐笇⒓拇嫫鞯膬?nèi)容與給出的地址偏移量相加，形成操作數(shù)的有效地址。多寄存器直接尋址：指的是一條指令可以完成多個(gè)通用寄存器值的傳送。相對(duì)尋址：指以PC為基址，以地址標(biāo)號(hào)為偏移量，兩者相加形成操作數(shù)的有效地址。堆棧尋址：堆棧是按特定順序進(jìn)行存取的存儲(chǔ)區(qū)，其堆棧指針指向棧頂。ARM指令中的第二源操作數(shù)有哪幾種形式？試舉例說(shuō)明答：立即數(shù)方式、寄存器方式、寄存器移位方式。立即數(shù)方式：MOVR0,#3寄存器方式：ADDR1,R2,R3寄存器移位方式：ADDR0,R1,R2,LSL#1判斷下列指令的正誤，并說(shuō)明理由1)MVNR5,#0x2F100錯(cuò)誤：不符合規(guī)定，采用偽指令，改為L(zhǎng)DRR2,=0x2F100MVNR5,R22)SBCR15,R6,LSR#4錯(cuò)誤：SBC指令為三操作數(shù)指令，改為SBCR15,R6,R43)MULR2,R2,R4錯(cuò)誤：MUL指令中，目的寄存器不能和第一源操作數(shù)寄存器相同4)MSRCPSR,#0x001錯(cuò)誤：不能將立即數(shù)直接賦給CPSR,改為：LDRR1,=0x001MSRCPSR,R1舉例說(shuō)明B、BL、BX之間的區(qū)別B:普通轉(zhuǎn)移指令，轉(zhuǎn)移范圍：±32MBBAGAIN……AGAIN:…BL:帶返回的轉(zhuǎn)移指令,將P