第3章-系統(tǒng)總線

計(jì)算機(jī)組成原理唐朔飛第２版高等教育出版社高等教育電子音像出版社1第１章計(jì)算機(jī)系統(tǒng)概論第３章系統(tǒng)總線第４章存儲(chǔ)器第５章輸入輸出系統(tǒng)第６章計(jì)算機(jī)的運(yùn)算方法第７章指令系統(tǒng)第８章CPU的結(jié)構(gòu)和功能第９章控制單元的功能第10章控制單元的設(shè)計(jì)第２章計(jì)算機(jī)的發(fā)展及應(yīng)用2第３章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制33.1總線的基本概念一、為什么要用總線？二、什么是總線？三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)串行并行分散連接不靈活，無法隨時(shí)增添或減撤I/O設(shè)備程序存儲(chǔ)器輸出設(shè)備輸入設(shè)備運(yùn)算器控制器數(shù)據(jù)結(jié)果計(jì)算4四、總線結(jié)構(gòu)的計(jì)算機(jī)舉例1.面向CPU的雙總線結(jié)構(gòu)框圖

中央處理器

CPUI/O總線M總線3.1主存

I/O接口

I/O設(shè)備1

I/O設(shè)備2……I/O接口I/O接口

I/O設(shè)備nI/O設(shè)備與主存交換信息時(shí)需要占用CPU5單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖①CPU

主存I/O接口

I/O設(shè)備1

I/O設(shè)備2I/O接口…

I/O設(shè)備nI/O接口…3.1I/O設(shè)備與主存交換信息時(shí)原則上不影響CPU工作；單總線可能成為瓶頸63.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線

主存CPUI/O接口

I/O設(shè)備1…

I/O設(shè)備nI/O接口…存儲(chǔ)總線3.1I/O設(shè)備與主存交換信息不需占用CPU，存儲(chǔ)總線緩解系統(tǒng)總線壓力。例如單車道和雙車道。73.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片或CPU內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向

位數(shù)與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向位數(shù)與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫總線允許、中斷確認(rèn)中斷請(qǐng)求、總線請(qǐng)求寄存器與寄存器之間，寄存器與ALU之間83.通信總線串行通信總線，適合遠(yuǎn)距離傳輸并行通信總線，適合近距離傳輸傳輸方式3.2用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信93.2總線的分類3.3總線特性及性能指標(biāo)CPU插板主存插板I/O插板一、總線物理實(shí)現(xiàn)示意圖BUS主板101.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸、形狀、管腳數(shù)

及

排列順序傳輸方向和有效的電平范圍每根傳輸線的功能一根線在什么時(shí)間內(nèi)有效，信號(hào)的時(shí)序關(guān)系3.3地址數(shù)據(jù)控制11三、總線的性能指標(biāo)1.總線寬度2.總線帶寬數(shù)據(jù)線的根數(shù)，8位(根)，16位(根)，32位(根)，64位(根)等總線的數(shù)據(jù)傳輸速率，每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）例：總線的工作頻率為33MHz，總線寬度為32位，總線帶寬為多少？33×(32÷8)=132MBps3.312思考題與習(xí)題習(xí)題3.14，P67138×(16÷8)=16MBps三、總線的性能指標(biāo)3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)總線上的數(shù)據(jù)與時(shí)鐘同步/不同步地址線與數(shù)據(jù)線

分時(shí)復(fù)用一組物理總線地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力，電源電壓，總線寬度是否可擴(kuò)展等并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)3.314ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模塊系統(tǒng)總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊3.3標(biāo)準(zhǔn)界面

I/O接口模塊品種復(fù)雜，一種接口要配一種總線，需要標(biāo)準(zhǔn)化15總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz（獨(dú)立）16MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3233MHz（CPU）133MBpsPCI326433MHz（獨(dú)立）66MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口總線標(biāo)準(zhǔn)普通無屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)3.3四、總線標(biāo)準(zhǔn)163.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPU

主存I/O接口

I/O設(shè)備1

I/O設(shè)備2I/O接口…

I/O設(shè)備nI/O接口…所有I/O設(shè)備通過同一個(gè)總線與CPU通信，容易產(chǎn)生競(jìng)爭(zhēng)和影響CPU效率，成為系統(tǒng)瓶頸。171.雙總線結(jié)構(gòu)具有特殊功能的處理器，由通道對(duì)I/O統(tǒng)一管理，提高了CPU的工作效率通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)3.4182.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.4193.三總線結(jié)構(gòu)的又一形式3.4局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存204.四總線結(jié)構(gòu)多媒體Modem主存擴(kuò)展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋3.4211.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例3.4存儲(chǔ)器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……Modem高速設(shè)備和低速設(shè)備都通過ISA與系統(tǒng)總線相連，成為瓶頸。相當(dāng)于快車與慢車在同一車道行駛，快車受限。222.VL-BUS局部總線結(jié)構(gòu)3.433MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……Modem高速設(shè)備掛在高速總線，低速設(shè)備都通過ISA與高速總線相連。缺點(diǎn)：VL-BUS總線與CPU關(guān)系太緊密。233.PCI總線結(jié)構(gòu)3.4CPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲(chǔ)器ModemPCI總線通過PCI橋與CPU相連，具有靈活性，即插即用。PCI總線連接高速設(shè)備，低速設(shè)備通過ISA、EISA連接至PCI總線。244.多層PCI總線結(jié)構(gòu)-驅(qū)動(dòng)能力PCI總線2存儲(chǔ)器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU3.4253.5總線控制什么時(shí)候由哪個(gè)部件發(fā)送信息?如何給信息傳送定時(shí)?如何防止信息丟失?如何避免多個(gè)部件同時(shí)發(fā)送?需要總線控制器同一管理包括判優(yōu)控制和通信控制263.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式當(dāng)多個(gè)主設(shè)備同時(shí)要使用總線時(shí)，需要判優(yōu)或仲裁272.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請(qǐng)求BG－總線同意3.5I/O接口128

鏈?zhǔn)讲樵兎绞降奶攸c(diǎn)1、離總線控制器最近的設(shè)備具有最高優(yōu)先級(jí)2、實(shí)現(xiàn)簡(jiǎn)單，需要2根線確定總線使用權(quán)3、容易擴(kuò)充設(shè)備4、對(duì)電路故障很敏感5、優(yōu)先級(jí)別低的設(shè)備可能很難獲得請(qǐng)求290BS

－總線忙BR－總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢方式I/O接口13.5計(jì)數(shù)器設(shè)備地址130計(jì)數(shù)器定時(shí)查詢方式的特點(diǎn)1、計(jì)數(shù)器從0開始時(shí)，優(yōu)先級(jí)為0,1,2，…，n2、計(jì)數(shù)器從上一次計(jì)數(shù)的終止點(diǎn)開始，優(yōu)先級(jí)均等3、計(jì)數(shù)器初始值也可由程序設(shè)置，優(yōu)先次序可變4、對(duì)電路故障不敏感5、控制較為復(fù)雜，需要log2n根線確定總線使用權(quán)31排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請(qǐng)求3.532獨(dú)立請(qǐng)求方式的特點(diǎn)1、響應(yīng)速度快2、優(yōu)先次序控制靈活（通過程序改變）3、控制復(fù)雜，需用2n根線33二、總線通信控制1.目的2.總線傳輸周期（分時(shí)）主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問題3.534由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.535

讀命令(1)同步通信---數(shù)據(jù)輸入（讀）T1總線傳輸周期T2T3T4

時(shí)鐘

地址數(shù)據(jù)3.536數(shù)據(jù)(1)同步通信---數(shù)據(jù)輸出（寫）T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令3.537同步通信的特點(diǎn)1、模塊間的配合簡(jiǎn)單一致2、主、從模塊時(shí)間配合屬于強(qiáng)制性“同步”，必須在規(guī)定時(shí)間內(nèi)完成規(guī)定的要求3、須按最慢速度的部件設(shè)計(jì)公共時(shí)鐘，缺乏靈活性3839例3.1,教材第61頁(yè)思考題與習(xí)題習(xí)題3.15，P67401個(gè)時(shí)鐘周期為1/66M(s)總線傳輸周期4/66M(s)總線寬度(一個(gè)總線周期可傳輸?shù)淖止?jié)數(shù))４B數(shù)據(jù)傳輸率4/(4/66M)=66MBps不互鎖半互鎖全互鎖(2)異步通信（串行和并行）主設(shè)備從設(shè)備請(qǐng)求回答單機(jī)多機(jī)網(wǎng)絡(luò)通信4142異步串行通信的一種字符格式43波特率：?jiǎn)挝粫r(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，單位bps(位/秒)。例3.2，P62。44例3.3，P6345比特率：?jiǎn)挝粫r(shí)間內(nèi)傳送二進(jìn)制有效數(shù)據(jù)的位數(shù)，單位bps(位/秒)。例3.4，P64思考題與習(xí)題習(xí)題3.16，P6746波特率：120x12bps比特率：120x8bps(3)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別3.5（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響