數(shù)字電子技術(shù)基礎(chǔ)期末試題_第1頁(yè)
數(shù)字電子技術(shù)基礎(chǔ)期末試題_第2頁(yè)
數(shù)字電子技術(shù)基礎(chǔ)期末試題_第3頁(yè)
數(shù)字電子技術(shù)基礎(chǔ)期末試題_第4頁(yè)
數(shù)字電子技術(shù)基礎(chǔ)期末試題_第5頁(yè)
已閱讀5頁(yè),還剩1頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

030401-030414班數(shù)字電子技術(shù)根底期末試題一、選擇題〔本大題共12個(gè)小題,每題2分,共24分。在每題給出的四個(gè)選項(xiàng)中,只有一項(xiàng)為哪一項(xiàng)符合題目要求的,請(qǐng)將所選的答案標(biāo)號(hào)填在題后的括號(hào)中內(nèi)。〕1、邏輯函數(shù)F〔A、B、C〕=A⊙B+的最小項(xiàng)表達(dá)式為〔〕A、F=Σm〔0、2、5、7〕B、F=ABC+CC、F=Σm〔1、3、6〕D、F=Σm〔0、1、2、6、7〕2、邏輯函數(shù)F〔A、B、C、D〕=Σm〔1、4、5、9、13〕+Σd〔12、14、15〕的最簡(jiǎn)與或式為〔〕A、F=AB+DB、F=B+DC、F=C+CD、F=A+D3、邏輯函數(shù)F=的反函數(shù)是〔〕A、=B、=C、=D、=4、邏輯變量A、B、F的波形圖如圖4所示,F(xiàn)與A、B的邏輯關(guān)系是〔〕A、F=ABB、F=A⊕BC、F=A⊙BD、F=A+B5、邏輯函數(shù)F的卡諾圖如圖5所示,能實(shí)現(xiàn)該函數(shù)功能的電路是〔〕圖56、三態(tài)門(mén)電路如圖6所示,輸出F為〔〕A、低阻B、高阻C、D、17、OC門(mén)電路圖如圖7所示,該電路可完成的功能是〔〕A、F=B、F=+C、F=1D、F=·8、一個(gè)十六選一的數(shù)據(jù)選擇器,其地址輸入端的個(gè)數(shù)為〔〕A、2個(gè)B、3個(gè)C、4個(gè)D、5個(gè)9、以下邏輯電路中,屬于組合邏輯電路的是〔〕A、計(jì)數(shù)器B、觸發(fā)器C、存放器D、譯碼器10、只有暫穩(wěn)態(tài)的電路是〔〕A、單穩(wěn)態(tài)觸發(fā)器B、多諧振蕩器C、施密特觸發(fā)器D、定時(shí)器11、由n個(gè)觸發(fā)器構(gòu)成的移位存放器,組成扭環(huán)形計(jì)數(shù)器時(shí),其進(jìn)位模為〔〕A、nB、2nC、n2D、2n12、ROM中的內(nèi)容,當(dāng)電源掉電后又接通,存儲(chǔ)器中的內(nèi)容〔〕A、全部改變B、全部為0C、全部為1D、保持不變二、填空題〔本大題共8個(gè)小題,每空1分,共16分?!?3、二進(jìn)制數(shù)〔1011.1001〕2轉(zhuǎn)換為八進(jìn)制數(shù)為,轉(zhuǎn)換為十六進(jìn)制數(shù)為。14、在八位D/A轉(zhuǎn)換電路中,設(shè)VREF=-5V,輸入數(shù)字量d7~d0為全1時(shí)對(duì)應(yīng)的輸出電壓值vO=,d7~d0為10001000時(shí)vO=。15、邏輯函數(shù)F=A⊕B,它的或-與表達(dá)式為,與非-與非表達(dá)式為。16、RS觸發(fā)器的特征方程是,約束條件是。17、在圖17所示可編程陣列邏輯〔PAL〕電路中,Y1=,Y3=。圖1718、TTL與非門(mén)空載時(shí),輸出高電平UOH約為V,輸出低電平UOL約為V。19、555定時(shí)器構(gòu)成的施密特觸發(fā)器,假設(shè)電源電壓VCC=12V,電壓控制端經(jīng)0.01μF電容接地,那么上觸發(fā)電平UT+=V,下觸發(fā)電平UT–=V。

20、假設(shè)ROM具有10條地址線和8條數(shù)據(jù)線,那么存儲(chǔ)容量為,可以存儲(chǔ)個(gè)字。三、分析、計(jì)算題〔每題5分,共30分〕21.寫(xiě)出圖21三態(tài)門(mén)電路F的函數(shù)表達(dá)式圖2122.化簡(jiǎn)邏輯函數(shù):〔方法不限〕23.分析由圖23所示4選1數(shù)據(jù)選擇器74LS153組成的組合邏輯電路,寫(xiě)出F(A,B)的函數(shù)表達(dá)式。74LS153的功能表如表23所示。表230000010100111××0圖2324.分析圖24所示時(shí)序邏輯電路的功能,寫(xiě)出驅(qū)動(dòng)方程、狀態(tài)方程,列出狀態(tài)轉(zhuǎn)換表,畫(huà)出狀態(tài)轉(zhuǎn)換圖,說(shuō)明電路能否自啟動(dòng)。圖2425.圖25電路是一個(gè)防盜報(bào)警電路,a,b端被細(xì)銅絲接通,此銅絲置于盜竊者必經(jīng)之處。當(dāng)盜竊者闖入室內(nèi)將銅絲碰斷后,揚(yáng)聲器即發(fā)出報(bào)警聲。試問(wèn):〔1〕555定時(shí)器接成何種電路?〔2〕簡(jiǎn)單說(shuō)明本電路的工作原理〔3〕計(jì)算報(bào)警聲音的頻率555定時(shí)器的功能表如表25所示。圖25表25輸入輸出閾值〔6腳〕觸發(fā)〔2腳〕復(fù)位〔4腳〕輸出〔3腳〕放電TD(7腳)×>2/3Vcc<2/3Vcc<2/3Vcc>2/3Vcc×>1/3Vcc<1/3Vcc>1/3Vcc<1/3Vcc01111001保持0導(dǎo)通導(dǎo)通截止保持導(dǎo)通26.用圖26所示ROM陣列邏輯圖實(shí)現(xiàn)半加器功能。設(shè)地址輸入端A1、A0分別為2個(gè)加數(shù),用D1、D0分別表示A1、A0之“和”以及“向高位的進(jìn)位”,畫(huà)出或陣列的點(diǎn)陣圖。圖26四、設(shè)計(jì)題〔每題10分,共30分〕27.用門(mén)電路設(shè)計(jì)一個(gè)1位數(shù)值比擬器電路,其實(shí)現(xiàn)框圖如圖27所示,要求當(dāng)輸入A>B時(shí),Y1=1;A<B時(shí),Y2=1;A=B時(shí),Y3=1。列出真值表,用適當(dāng)?shù)拈T(mén)電路實(shí)現(xiàn)。圖2728.用3線/8線譯碼器74LS138和一個(gè)與非門(mén)設(shè)計(jì)一個(gè)三變量奇偶校驗(yàn)器,要求當(dāng)輸入信號(hào)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論