數(shù)字系統(tǒng)與邏輯設計期末復習數(shù)電試卷

二進制譯碼器—舉例(分析)例題1:74138電路如圖(A)/(B)所示,寫出其邏輯表達式,并分析電路的邏輯功能。解:設計舉例設計1、設計2返回二進制譯碼器—舉例(設計1)例題1:用74138實現(xiàn)邏輯函數(shù)解:(1)將表達式整理成最小項形式

(2)畫電路圖例題2:用74138設計三輸入的多數(shù)表決電路解:(1)列真值表并寫出邏輯表達式(見前例)(2)畫電路圖返回例：利用74HC138設計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：返回二進制譯碼器—舉例(設計2)2.二—十進制譯碼器特點

—

輸入為4位二進制代碼,輸出為10個信號

（將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號。BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生）

輸入代碼為:

0000—1001

輸出信號為:

Y0---

Y9

(其中:輸入代碼1010—1111為無關項)輸出譯碼信號:應用(參照二進制譯碼器)返回4.數(shù)據(jù)選擇器__應用舉例1例題1:

分析如圖所示4選1數(shù)據(jù)選擇器電路,寫出其邏輯表達式。

解：*由圖寫表達式并整理得：例題2例題3返回4.數(shù)據(jù)選擇器__應用舉例2例題2:

用8選1數(shù)據(jù)選擇器實現(xiàn)三變量多數(shù)表決電路。

解：*三變量多數(shù)表決真值表（見前略）*由真值表寫表達式得

*將表達式整理成8選1的形式

*令：A2=AA1=BA0=C；

D3=D5=D6=D7=1D0=D1=D2=D4=0

*畫出電路連接圖返回4.數(shù)據(jù)選擇器__應用舉例3例題3:

用4選1數(shù)據(jù)選擇器實現(xiàn)三變量多數(shù)表決電路。

解：*三變量多數(shù)表決真值表（見前略）

*由真值表寫表達式得

*將表達式整理成4選1的形式

*令：A1=AA0=B；

D0=0D1=CD2=CD3=1*畫出電路連接圖返回解：驅動方程：狀態(tài)方程:時鐘方程：例題1:

分析如圖所示電路的邏輯功能。時序電路分析——同步例題1輸出方程：*狀態(tài)方程:*列狀態(tài)轉換表

*狀態(tài)轉換圖Q3Q2Q1111000001010100011101110時序電路分析——同步例題1（續(xù)1）CLK順序Q3Q2Q1C0123400001001100101000001/0/1/0/0/0*電路功能：可自啟動的同步五進制加法計數(shù)器*狀態(tài)轉換圖*波形圖CLKQ1Q2Q3時序電路分析——同步例題1（續(xù)2）CQ3Q2Q1111000001010100011101110/0/1/0/0/01、列出方程組時鐘方程驅動方程例題2:

分析如圖所示電路的邏輯功能。時序電路分析——同步例題2輸出方程2、列出狀態(tài)轉換表/轉換圖時序電路分析——同步例題2（續(xù)1）00000100010100010011001110001001010101110011000011110001驅動方程：狀態(tài)方程:狀態(tài)轉換表另一種形式：狀態(tài)轉換圖3.畫波形圖時序電路分析——同步例題2（續(xù)2）00000100010100010011001110001001010101110011000011110001YQQQQQQ***123123000001001020100301104100051010611017000001111100003、時序圖:4、功能:

能自啟動七進制加法計數(shù)器1、列出方程組例題5:

分析如圖所示電路的邏輯功能。1、列出方程組例題5:

分析如圖所示電路的邏輯功能。(續(xù)1)轉換表2、列出狀態(tài)轉換表/轉換圖01/010/000/011/1111/000/110/001/00101101002、列出狀態(tài)轉換表/轉換圖轉換表轉換圖3、功能由A控制的2位二進制(四進制)可逆計數(shù)器當A=0進行加法計數(shù)當A=1進行減法計數(shù)4、時序圖01/010/000/011/1111/000/110/001/00101101004、時序圖加法計數(shù)減法計數(shù)加法計數(shù)ACLKQ0Q13、功能:由A控制的2位二進制(四進制)可逆計數(shù)器當A=0進行加法計數(shù)當A=1進行減法計數(shù)例1：分析圖1所示電路的邏輯功能。例2：分析圖2所示電路的邏輯功能。圖1圖2例4：用74161的異步清零端設計十一進制加法計數(shù)器例3:分析如圖所示電路的邏輯功能。

集成計數(shù)器——74LS161應用1例1：分析圖1所示電路的邏輯功能。解：1.畫出電路的狀態(tài)轉換圖2.說明電路邏輯功能:十六進制加法計數(shù)器集成計數(shù)器——74LS161應用（例題1）例2：分析圖2所示電路的邏輯功能。解：1.畫出電路的狀態(tài)轉換圖2.說明電路的邏輯功能:

十一進制加法計數(shù)器集成計數(shù)器——74LS161應用（例題2）例3：集成計數(shù)器74LS161構成電路如圖所示,寫出電路的狀態(tài)轉換圖,分析電路的邏輯功能。集成計數(shù)器——74LS161（例題3）00000001001000110100010101100000七進制左圖:00000001001000110100010101100000六進制右圖:0110過渡狀態(tài)設計M進制計數(shù)器的方法:------置數(shù)法置零法例4：用74161的RD端構成十一進制加法計數(shù)器*利用74161的RD’、LD’

和

C

端可生成任意進制的計數(shù)器解：1.列出十一進制加法的狀態(tài)轉換圖2.畫電路的連接圖集成計數(shù)器——74LS161應用（例題4）集成計數(shù)器——（構成任意進制計數(shù)器）00000001001000110100010101100000七進制左圖:00000001001000110100010101100000六進制右圖:0110過渡狀態(tài)設計M進制計數(shù)器的方法:------置數(shù)法置零法任意進制計數(shù)器的構成(N<M)1.串行進位與并行進位2.整體置零與整體置數(shù)*M=N1×N2:

用置零法或置位法分別接成N1和N2兩個計數(shù)器*M不可分解:

采用整體置零和整體置數(shù)法：N1和N2間的連接有兩種方式：

a.串行進位方式

b.并行進位方式先接成M’>M的計數(shù)器，然后再采用置零或置數(shù)的方法置成M進制。例：用兩片74160接成一百進制計數(shù)器。串行進位設計思路:

在串行方式中，以低位片的進位輸出信號作為高位片的時鐘輸入信號。串行進位電路：并行進位設計思路:

在并行方式中，以低位的進位輸出信號作為高位片的功能控制(EP、ET)信號。并行進位電路：整體置零和整體置數(shù)例：用兩片74160接成二十九進制計數(shù)器。整體置零設計思路：

用串行或并行方式將2片160接成百進制，然后用29的狀態(tài)同時控制各片的異步復位信號（RD），產(chǎn)生二十九進制。整體置數(shù)設計思路：用串行或并行方式將2片160接成百進制，然后用28的狀態(tài)同時控制各片的同步置位信號（LD），產(chǎn)生二十九進制。例一：下圖為由計數(shù)器74160和邏輯門電路連接成的電路。試分析其邏輯功能。分析：1、列出74160功能表(略)2、畫出狀態(tài)轉換圖：如圖：3、結論：該電路的功能是：六進制加法器當狀態(tài)Q3Q2Q1Q0＝0110時，RD’=0有效，使Q3Q2Q1Q0回復到0000，共有6個有效狀態(tài)。2、畫出狀態(tài)轉換圖：D0D1D2D3EPETCPQ0Q1Q2Q3CLDR0741601CP1G計數(shù)輸入進位輸出&置入0000分析：1、列出74160功能表(略)2、畫出狀態(tài)轉換圖：0000000100100011010001010110011110111010100010011111111011011100Q3Q2Q1Q0例二：下圖為由計數(shù)器74160和邏輯門電路連接成的電路。試分析其邏輯功能。0000000100100011010001010110011110111010100010011111111011011100Q3Q2Q1Q0如圖：3、結論：該電路的功能是：六進制加法器2、畫出狀態(tài)轉換圖：當狀態(tài)Q3Q2Q1Q0＝0101時，LD’=0有效，使Q3Q2Q1Q0回復到0000，共有6個有效狀態(tài)。分析：1、列出74160功能表(略)2、畫出狀態(tài)轉換圖：D0D1D2D3EPETCPQ0Q1Q2Q3CLDR074160“1”CP“1”G計數(shù)輸入1010001010110100110000111Q3Q2Q1Q0C=0LD=1C=0LD=1C=0LD=1C=0LD=1C=0LD=1C=1LD=0例三：下圖為由計數(shù)器