模擬電子技術基礎課后答案

第3章邏輯代數(shù)及邏輯門

[3-1]填空

1、與模擬信號相比，數(shù)字信號的特點是它的離散性。一個數(shù)字信號只有兩種取值分別

表示為L和1_。

2、布爾代數(shù)中有三種最基本運算：與、或和非，在此基礎上又派生出五種

基本運算，分別為與非、或非、異或、同或和與或非。

3、與運算的法則可概述為：有“0”出?,全“1”出」；類似地或運算的法則為有“1"

出全，，0，，出，，°，，。

4、摩根定理表示為：^A7B=A+B；A+B=A-B,

5、函數(shù)表達式Y=A8+C+力，則其對偶式為y'=(A+B)C?O.

6、根據(jù)反演規(guī)則，若Y=A耳+C+O+C,則P=(A豆+C+O)?仁。

7、指出下列各式中哪些是四變量ABCD的最小項和最大項。在最小項后的()里填

入在最大項后的()里填入Mi,其它填X(i為最小項或最大項的序號)。

(1)A+B+D(×);(2)ABCD(m7);(3)ABC(×)

(4)AB(C+Q)(X);(5)A+B+C+D(M9);(6)A+B+CD(×);

8、函數(shù)式F=AB+BC+CD寫成最小項之和的形式結果應為±”"367.11.12.13,14,15),寫

成最大項之積的形式結果應為口用(0.12458910)

9、對邏輯運算判斷下述說法是否正確，正確者在其后()內(nèi)打對號，反之打義。

(1)若x+y=x+z,則Y=z；(X)

(2)若XY=XZ,貝IjY=Z;(×)

(3)若X十Y=X十Z,則Y=Z；(√)

[3-2]用代數(shù)法化簡下列各式

(1)Fi=ABC+AB=1(2)F2=ABCD+ABD+ACD=AD

區(qū)

(3)=AC+ABC+ACD+CD(4)F4^A+B+C?(A+B+C)?(A+B+C)

=A+CD=A+豆C

【3-3】用卡諾圖化簡下列各式

(1)F1=BC+AB+ABC(2)F2=AB+BC+BC

=AB+C=A+B

(3)瑪—AC+AC+BC+BC(4)F4=ABC+ABD+ACD+CD+ABC+ACD

=AB+AC+BC=A+D

或無月C

(5)Fi^ABC+AC+ABD(6)F6^AB+CD+ABC+AD+ABC

AB+AC+BD=A+BC+CD

(7)AC+AB+BCD+BD+ABD+ABCD(8)Fs=AC+AC+BD+BD

=A+BD+BDABCD+ABCD+

ABCD+ABCD

(9)居=Z(C十rO+BeD+AC5+A與8=C5+E

(IO)Fio=F↑Q=AC+AB+BCD+BEC+DEC=AB+AC+BD+EC

[3-41用卡諾圖化簡下列各式

(1)Pl(4,B,0=Zm(0,l,2,5,6,7)=Aβ+AC+BC

(2)P2(A,B,C,D)=?m(θ,l,2,3,4,6,7,8,9,10,11,14)=ΛC+AD+β+CD

(3)P3(A,B,C,D)=?/^θ,1,,4,6,8,9,10,12,13,14,15)=AB+5C+AD+βD

(4)P4(A,B,C,D)=Mi?M1=A+BC+BC+D

[3-5]用卡諾圖化簡下列帶有約束條件的邏輯函數(shù)

(1)F↑(A,B,C,D)=?；/n(?,6,8,9,11,12)+^(0,1,2,13,14,15)=AC+BD+BCD(^ACD)

(2)P2(A,B,CQ)=Zm(0,2,3,4,5,6,11,12)+Zl(8,9,10,13,14,15)=BC+βC+D

(3)P3=A+C+D+ABCD+ABCD=AD+ACD+BCD(^ABD)AB+AC=O

(4)PA=ABCD+ABCD=A+B

(A8C。為互相排斥的一組變量，即在任何情況下它們之中不可能兩個同時為1)

[3-6]已知：Yl=AB+AC+BDY2=ABCD+ACD+BCD+BC

用卡諾圖分別求出X?χ,Yl+Y2,K十尉。

解：先畫出Y1和Y2的卡諾圖，根據(jù)與、或和異或運算規(guī)則直接畫出γl-γ2,Y1+Y2,γl^γ2

的卡諾圖，再化簡得到它們的邏輯表達式：

Y1Y2=ABD+ABC+CD

Yi+Y2^AB+C+BD

X十匕=ABCD+ABC+BCD+ACD

第4章集成門電路

[4-1]填空

1.在數(shù)字電路中，穩(wěn)態(tài)時三極管一般工作在幽（放大，開關）狀態(tài)。在圖4.1中，若

t∕ι<O,則晶體管（截止，飽和），此時UO=3.7V（5V,3.7V,2.3V）：欲使晶體管處于

飽和狀態(tài)，U需滿足的條件為b（a.C∕,>0;b.^-0?7≥?;c.上空<絲邑）。在

Rb%&βRc

電路中其他參數(shù)不變的條件下，僅Rb減小時，晶體管的飽和程度加深（減輕,加深，不

變）；僅凡減小時，飽和程度減輕（減輕,加深，不變）。圖中C的作用是加速（去

耦，加速，隔直）。

G

?z>

圖4.2

2.由TTL門組成的電路如圖4.2所示，己知它們的輸入短路電流為∕s=1.6mA,高電

平輸入漏電流∕R=40μA0試問：當A=B=I時，G,的灌（拉，灌）電流為3.2mA；A=O

時，GI的拉（拉，灌）電流為160〃A。

3.圖4.3中示出了某門電路的特性曲線，試據(jù)此確定它的下列參數(shù)：輸出高電平

UoH=3V；輸出低電平Ua=0.3V;輸入短路電流A=1.4mA:高電平輸入漏電流

IR=0.02mA；閾值電平UT=1.5V；開門電平UON=1?5V；關門電平UOFF=I.5V；

低電平噪聲容限UNL=1.2V；高電平噪聲容限UNH=I.5V：最大灌電流∕CLM*15mA:

扇出系數(shù)Ml=IO。

圖4.3

4.TTL門電路輸入端懸空時，應視為高電平（高電平，低電平，不定）；此時如用萬

用表測量輸入端的電壓，讀數(shù)約為1.4V（3.5V,0V,1.4V）o

5.集電極開路門（OC∏）在使用時須在輸出與電源（輸出與地，輸出與輸入，輸出

與電源）之間接一電阻。

6.CMOS門電路的特點：靜態(tài)功耗極低（很大，極低）；而動態(tài)功耗隨著工作頻率的

提高而增加（增加,減小，不變）：輸入電阻很大（很大,很?。辉肼暼菹薷撸ǜ?，低，等）

于TTL門

[4-2]電路如圖4.4（a）?⑴所示，試寫出其邏輯函數(shù)的表達式。

CMOSTTLCMOS

6

(c)

TTL

(d)

解：(a)Fi=A(b)F2=?

(d)F4=AB(e)品=1(f)Fb=B

【4-3】圖4.5中各電路中凡是能實現(xiàn)非功能的要打對號，否則打X。圖(a)為TTL

門電路，圖(b)為CMoS門電路。

解：

(b)

圖4.5

【4-41要實現(xiàn)圖4.6中各TTL門電路輸出端所示的邏輯關系各門電路的接法是否正確？

如不正確，請予更正。

解：

F=ΛφBQC

×

F=AB+CD

圖4.6

[4-5]TTL三態(tài)門電路如圖4.7(a)所示,在圖(b)所示輸入波形的情方下,畫出尸端的波形。

A-------------

B-------------

C________________

(b)

圖4.7

解:

[4-6]圖4.8所示電路中GI為TTL三態(tài)門，G?為TTL與非門，萬用表的內(nèi)阻20kQ∕V,

量程5V。當C=I或C=O以及S通或斷等不同情況下，Uol和Uo2的電位各是多少？請?zhí)钊?/p>

表中，如果G2的懸空的輸入端改接至0.3V,上述結果將有何變化？

圖4.8

解:

CS通________S斷

1Uoι=I.4VUoi=OV

1U02=0.3VUo2=0.3V

0Uoi=3.6VUoi=3.6V

0U02=OJVUO2=0.3V

若G2的懸空的輸入端接至0.3V,結果如下表

CS通S斷

1Uoi=0.3VUoi=OV

1UO2=36VUO2=3.6V

0Uoi=3.6VUoi=3.6V

0Uo2=3.6VUo2=3.6V

[4-7]已知TTL邏輯門UoH=3V,UoL=O.3V,閾值電平UT=I4V,試求圖4.9電路中各電壓

表的讀數(shù)。

解：

[4-8]如圖4.10(a)所示CMoS電路，已知各輸入波形4、B、C如圖(b)所示，R=IokΩ,請

畫出F端的波形。

>—F

aJII~_II[_

B-∏∏I__Ir

BI—?______c___∏_I^^LΠJI___Γ

c-----1R

I

(a)(b)

圖4.10

解：

當C=O時，輸出端邏輯表達式為F=N工月；當C=I時，F(xiàn)=A,即，F(xiàn)=A+BC+AC.

答案見下圖。

【4-9】由CMOS傳輸門和反相器構成的電路如圖4.11(a)所示，試畫出在圖(b)波形作用下的

輸出Uo的波形(UlI=IOVU∣2=5V)

(a)(b)

圖4.11

解：

輸出波形見解圖。

g

10V------------

0------

10V------------

5V------

0

第5章組合數(shù)字電路

[5-1]分析圖5.1所示電路的邏輯功能，寫出輸出的邏輯表達式，列出真值表，說明其邏

輯功能。

圖5.1

解：Y?ABC+ABC+ABC+ABC

=Z〃2(0,3,5,6)=A十3十C

[5-2]邏輯電路如圖5.2所示：

1.寫出S、C、P、L的函數(shù)表達式；

2.當取S和C作為電路的輸出時，此電路的邏輯功能是什么？

(5-2)解：

1.S=X十y十Z

c=xgz)+κz=χy+xz+κz

P=Y十Z

L^YZ

2.當取S和C作為電路的輸出時，此電路為全加器。

【5-3】圖5.3是由3線/8線譯碼器74LS138和與非門構成的電路,試寫出P1和P2的表達式,

列出真值表，說明其邏輯功能。

解:

6=Zm(0,7)=ABC+ABC

P2=￡加(1,2,3,4,5,6)=砧+與。+4?；蝤B=彳8+3。+囚。

[5-4]圖5.4是由八選一數(shù)據(jù)選擇器構成的電路，試寫出當GlGo為各種不同的取值時的

輸出Y的表達式。

圖5.4

解：

結果如表A5.4所示。

表A5.4

GoY

00A

0IA十B

I0AB

1IA十B

[5-5]用與非門實現(xiàn)下列邏輯關系，要求電路最簡。

W=Z機(11,12,13,14,15)

-L=ZM3,7,11,12,13,15)

R=Za(3,7,12,13,14,15)

解：

卡諾圖化簡如圖A5.5所示。

OoOlH100001111000011110

'τ'

OO0000000000000T0

010000Ol000Ol000

'τ'

G□g

11]工11工011?]工

10000IO000IO0000

圖A5.5

Pt=AB+ACDP2=ABC+ACD+ACDP3=AB+ACD

將上述函數(shù)表達式轉換為與非式，可用與非門實現(xiàn)，圖略。

[5-6]某水倉裝有大小兩臺水泵排水，如圖5.6所示。試設計一個水泵啟動、停止邏輯

控制電路。具體要求是當水位在“以上時，大小水泵同時開動；水位在“、M之間時，只

開大泵；水位在M、L之間時，只開小泵；水位在乙以下時，停止排水。（列出真值表，寫

出與或非型表達式，用與或非門實現(xiàn)，注意約束項的使用）

圖5.6

解：

1.真值表如表A5.6所示;

表A56

HML/2R

OOO00

0010I

010×X

01110

100XX

101XX

110XX

11111

2.卡諾圖化簡如圖A5.6所示;

3.表達式為

F2=M

ML+H=MH+LH

或按虛線框化簡可得G=QW+Z。圖略。

【5-7】仿照全加器設計一個全減器，被減數(shù)A,減數(shù)B,低位借位信號Λ）,差D,向高

位的借位J,要求：

1.列出真值表，寫出。、J的表達式；

2.用二輸入與非門實現(xiàn)；

3.用最小項譯碼器74LS138實現(xiàn)；

4.用雙四選一數(shù)據(jù)選擇器實現(xiàn)。

解：

1.設被減數(shù)為A,減數(shù)為8,低位借位為Jo,差為D,借位為人列真值表如表A5.7

所示。

表A5.7

ABJoDJ

00000

001I1

01011

0I101

100I0

10100

1I000

111II

化簡可得

D(A,B,J0)=Zm(1,2,4,7)=A十B十/0

<_____

J(A氏J。)=∑m(l,2,3,7)=A@BJn+AB

2.用二輸入與非門實現(xiàn)的邏輯圖見圖A5.7(a)o

3.用74LS138實現(xiàn)的邏輯圖見圖A5.7(b)°

4.用雙四選一數(shù)據(jù)選擇器實現(xiàn)的邏輯圖見圖A5.7(c),

(a)

(b)(c)

圖A5.7

[5-8]設計一組合數(shù)字電路，輸入為四位二進制碼S&BBo，當B3B2BI0是BCD8421碼

時輸出卜=1；否則丫=0。列出真值表，寫出與或非型表達式，用集電極開路門實現(xiàn)。

解：

1.根據(jù)題意直接填寫函數(shù)卡諾圖，如圖A5.8(a)所示?；矠?的最小項，可得輸出Y

的與或非式

Y=B3B3B3B1

2.用集電極開路門實現(xiàn)的邏輯圖見圖A5.8(b)o

(b)

圖A5.8

[5-91試用最小項譯碼器74LS138和和一片74LS00實現(xiàn)邏輯函數(shù)

1(A,8)=Z，〃(0,3)

鳥(A,8)=Z"(1,2,3)

解:

本題有多種答案，答案之一如圖A5.10所示，其余答案請同學自行設計。

BIN/OCT

O

B—O

1

A—I

2p

2E>-∣

3

4

5

6

&EN

7

圖A5.10

[5-10]試用集成四位全加器74LS283和二輸入與非門實現(xiàn)BCD8421碼到BCD5421碼

的轉換。

解：

將BCD8421碼轉換為BCD5421碼時，則前五個數(shù)碼不需改變，后五個數(shù)碼需要加3,

如表A5.ll所示。

表A5.ll

被加數(shù)(BCD8421)加數(shù)和(BCD5421)

當

43A2Λ∣AoBiBlBOS3S2s↑5()

000000000000

000100000001

001000000010

001I00000011

010000000100

010100111000

0110001I1001

011100II1010

100000111011

100100111100

由表可得74LS283的加數(shù)低兩位的卡諾圖，見圖A5.11(a)所示。設BCD8421碼輸入為

DCBA9則化簡可得

B1=Bo=D+CB+CA=D?CB?CA

用74LS283和二輸入與非門實現(xiàn)的邏輯圖見圖A5.11(b)o

BJBoBAS3S2S∣SO

DC\0001111074LS283

00??A?AIAoB3B2B]Bo

01

【5-11】設計一個多功能組合數(shù)字電路，實現(xiàn)表5.1所?示邏輯功能。表中G,Co為功能選

擇輸入信號；A、8為輸入變量；尸為輸出。

1、列出真值表，寫出尸的表達式；

2、用八選一數(shù)據(jù)選擇器和門電路實現(xiàn)。

表5.1

ΞΠΛ+B

LOA十3

^□LZJ4十3

解：

1.輸出b的表達式為

F=G)Aβ+CoAB+C]AB+CoAβ+GC^A.B

2.用八選一數(shù)據(jù)選擇器和門電路實現(xiàn)邏輯圖如圖A5.12所示。圖中

D()=D3=D4=Dy=B；￡)i=l；￡>2=0；Ds=D(i=B

圖A5.I2

[5-12]電路如圖5.12(a)所示。

1.寫出L，Q，G的表達式，列出真值表，說明它完成什么邏輯功能。

2.用圖5.12(a)、(b)所示電路構成五位數(shù)碼比較器。

YAVBYA=BYA>B

(A<B)i

(A=B)i74LS85

(A>B)i

??ATAIA0B3B2B∣Bo

(a)(b)

圖5.12

解：

1.輸出函數(shù)表達式為

L=ABG=ABQ=AB+AB

該電路為一位數(shù)碼比較器。

2.將一位數(shù)碼比較器的輸出L、Q、G接到74LS85的串行輸入端即可。

[5-14]解：

設合格為“1”，通過為“1”；反之為“0”。根據(jù)題意，列真值表見表A5.14。

表A5.14

ABCF

0000

0010

0100

01I0

1000

I0I1

1101

I1II

化簡可得

【5-13］某汽車駕駛員培訓班進行結業(yè)考試，有三名評判員，其中A為主評判員，B和C

為副評判員。在評判時，按照少數(shù)服從多數(shù)的原則通過，但主評判員認為合格，方可通過。

用與非門組成的邏輯電路實現(xiàn)此評判規(guī)定。

解：

設合格為“1”，通過為“1”；反之為“0”。根據(jù)題意,列真值表見表A5.14。

表A5.14

ABCF

0000

0010

0100

0110

I000

1011

1101

1111

化簡可得

F=AB+AC=ABAC

［5-14］分析圖P5.16所示電路中，當A、B、C、。只有一個改變狀態(tài)時，是否存在競爭

冒險現(xiàn)象？如果存在，都發(fā)生在其他變量為何種取值的情況下？

圖5.14

解：

由圖可知表達式為

ACD+ABD+BC+CD

當B=O且C=O=I時：Y=A+A

當A=D=?且C=O時：Y=B+B

當B=l,D=0或B=D=1時：Y=C+C

當A=0,C=1或A=C=I,B=O時：Y=D+D

第6章觸發(fā)器

[6-1]已知由與非門構成的基在RS觸發(fā)器的直接置“0”端和直接置“1”端的輸入波形如

圖6.1所示，試畫出觸發(fā)器。端和。端的波形。

用

Sd

Q

Q

圖6.1

解：

基本RS觸發(fā)器Q端和Q端的波形可按真值表確定，要注意的是，當用和Sd同時為“0”

時，Q端和。端都等于“1”。&和亍d同時撤消，即同時變?yōu)椤?”時，。端和。端的狀態(tài)

不定。見圖6.1(b)所示，圖中。端和O端的最右側的虛線表示狀態(tài)不定。

?d

5d

Q

不定狀態(tài)

Q

圖6.1(b)題6-1答案的波形圖

[6-21觸發(fā)器電路如圖6.2(a)所示，在圖(b)中畫出電路的輸出端波形，設觸發(fā)器初態(tài)

為“0”。

解：

此題是由或非門構成的RS觸發(fā)器，工作原理與由與非門構成的基本RS觸發(fā)器一

樣，只不過此電路對輸入觸發(fā)信號是高電平有效。參照題6-1的求解方法，即可畫出輸出端

的波形，見圖6.2(c)。

RaI—II—II—I

s?nII∏

QJ^^I_______I^^I__□.：1

Q-1I--------1∏f""j不定狀態(tài)

圖6.2(c)

[6-3]試畫出圖6.3所示的電路，在給定輸入時鐘作用下的輸出波形，設觸發(fā)器的初

態(tài)為“0”。

CP?Ln_TLn_n_n_n_TL

圖6.3

解：

見圖6.3（b）所示，此電路可獲得雙相時鐘。

cp_r??????????-!_

Q

QL

z∩[-1

圖6.3(b)

[6-4]分析圖6.4所示電路，列出真值表，寫出特性方程，說明其邏輯功能。

解：

I.真值表（Cp=O時，保持；CP=I時，如下表）

2.特性方程Q"∣=Z>

3.該電路為鎖存器（時鐘型。觸發(fā)器）。CP=O時;不接收。的數(shù)據(jù)；CP=I時，把

數(shù)據(jù)鎖存，但該電路有空翻。

【6-5】試畫出在圖6.5所示輸入波形的作用下，上升和下降邊沿JK觸發(fā)器的輸出波形。

設觸發(fā)器的初態(tài)為“0”。

S?LrLnT^LΓLΓUΓLΓ^

J_JI_II____I

圖6.5

解：

見圖6.5(b)所示。

[6-6]試畫出圖P6.6(a)所示電路，在圖6.6(b)給定輸入下的。端波形，設觸發(fā)器初態(tài)

為“0”。

IJ__0c‰Γ^LΓ^LJ^^LΓ^LΓ^LJ^"LJ^^LΓ^L

CP—>>Cl一d-π∏∏∏π

?—QQ

n______IK

(a)(b)

圖6.6

解：

見圖6.6(b)所示。

ep?Lrm?urvL?r?u

Dπ~ιIin1!π；口；；

gI—I'''

圖6.6(b)

[6-7]根據(jù)特性方程，外加與非門將D觸發(fā)器轉換為JK觸發(fā)器，應如何實現(xiàn)？若反

過來將JK觸發(fā)器轉換為D觸發(fā)器，應如實現(xiàn)？

解：J-K觸發(fā)器特性方程Qn+1=JQ"+KQn

D觸發(fā)器特性方程Qn+,=D

D觸發(fā)器轉換為J-K觸發(fā)器D=JQn+KQn=JQnKQn如圖6.7(a)所示。

J-K觸發(fā)器轉換為D觸發(fā)器J=D,K=萬如圖6.7(b)所示。

圖6.7

[6-8]電路如圖6.8(a)所示，觸發(fā)器為維持阻塞型D觸發(fā)器，各觸發(fā)器初態(tài)均為“0”。

1.在圖(b)中畫出CP作用下的QoQ和Z的波形；

2.分析Z與CP的關系。

CP

Q)

β∣

Z

(b)

圖6.8

解：1、CP作用下的輸出QoQl和Z的波形如下圖；2、Z對CP三分頻。

[6-9]電路如圖6.9(a)所示，試在圖(b)中畫出給定輸入波形作用下的輸出波形，各觸

發(fā)器的初態(tài)均為“0”；根據(jù)輸出波形，說明該電路具有什么功能?

FF0空I

-F

A-----------IDQIDQ----------4D

------>C1>C1

CP------------------------------------

(a)

cp_n_n_n_n_n_TLrmLrL

AJI----------------

(b)

圖6.9

解：輸出波形圖見圖6.9(C)

CP-TUrLrLrLnLrLrLn_n_

圖6.9(c)

[6-10]電路如圖6.10所示，試在圖(b)中畫出給定輸入波形作用下輸出端Q和Qi的

波形，設各觸發(fā)器的初態(tài)均為“0”。

CP

A

AL

Q0

0

(a)(b)

圖6.10

解：輸出波形圖見圖6.10(C)

[6-11]電路如圖6.11所示，試在圖(b)中畫出給定輸入波形作用下輸出端QO和Ql

波形，各觸發(fā)器的初態(tài)均為“0”。

FF

0FF1

U?，，^.Π,ΓLΓLΓW^T-ΓLΓLnT^L

ΛAIII__II

2|_

(a)(b)

圖6.11

解:

見圖6.11(b)所示。該電路A輸入每出現(xiàn)一次下降沿，Q端就輸出一個寬度等于時鐘周

期的脈沖。

CP_TLJrLr^TUΓLT^L∏LCLJΓLΓr

A-l?/I1/LI

J卜！II

Q'\產(chǎn)1.'產(chǎn)I1-

圖6.11(b)

第7章時序邏輯電路

[7-1]已知時序邏輯電路如圖7.1所示，假設觸發(fā)器的初始狀態(tài)均為0。

(1)寫出電路的狀態(tài)方程和輸出方程。

(2)分別列出X=O和X=I兩種情況下的狀態(tài)轉換表，說明其邏輯功能。

(3)畫出X=I時，在CP脈沖作用下的Qi、。2和輸出Z的波形。

解：

1.電路的狀態(tài)方程和輸出方程

。產(chǎn)=.談+.；跡

n

<2Γ'=e1θe"

Z=Q蒼CP

2.分別列出X=O和X=I兩種情況下的狀態(tài)轉換表，見題表7」所示。邏輯功能為

當X=O時，為2位二進制減法計數(shù)器；當X=I時，為3進制減法計數(shù)器。

3.X=I時，在CP脈沖作用下的Q、。2和輸出Z的波形如圖7.1(b)所示。

題表7.1

-Ix=ι

00I________

圖7.1(b)

[7-2]電路如圖7.2所示，假設初始狀態(tài)QaQbQC=Oo0。

(1)寫出驅動方程、列出狀態(tài)轉換表、畫出完整的狀態(tài)轉換圖。

(2)試分析該電路構成的是幾進制的計數(shù)器。

解：

1.寫出驅動方程

Ja=Ka=IJb=Kb=?逑JC=Q；aKe=。：

2.寫出狀態(tài)方程

QF=述QA=Q：Q；Q：+Q；Q：Q；Qa=Q:回述+跡金

3.列出狀態(tài)轉換表見題表7.2,狀態(tài)轉換圖如圖7.2（b）所示。

表7.2狀態(tài)轉換表

CPQcae

0000

1001

2010

3011

4I00

5101

6000

4.由FFa、FFb和FFC構成的是六進制的計數(shù)器。

17-31在二進制異步計數(shù)器中，請將正確的進位端或借位端（?；?）填入下表

觸發(fā)方式________________計數(shù)器類型________________

加法計數(shù)器減法計數(shù)器

上升沿觸發(fā)由（）端引出進位由（）端引出借位

下降沿觸發(fā)由（）端引出進位由（）端引出借位

解：

題表7-3

觸發(fā)方式加法計數(shù)器減法計數(shù)器

上升沿觸發(fā)由。端引出進位由。端引出借位

下降沿觸發(fā)由。端引出進位由。端引出借位

[7-4]電路如圖7.4（a）所示，假設初始狀態(tài)。2。1。（）=000。

I.試分析由FFl和FFO構成的是幾進制計數(shù)器；

2.說明整個電路為幾進制計數(shù)器。列出狀態(tài)轉換表，畫出完整的狀態(tài)轉換圖和CP

作用下的波形圖。