數(shù)字電子技術(shù)試題庫(kù)及答案

數(shù)字電子技術(shù)期末試題庫(kù)

一、選擇題：

A組：

1.如果采用偶校驗(yàn)方式，下列接收端收到的校驗(yàn)碼中，（A）是不正確的

A、00100B、10100C、11011D、11110

2、某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是（B）

A、邏輯函數(shù)的最簡(jiǎn)與或式B、邏輯函數(shù)的最小項(xiàng)之和

C、邏輯函數(shù)的最簡(jiǎn)或與式D、邏輯函數(shù)的最大項(xiàng)之和

3、在下列邏輯電路中，不是組合邏輯電路的是（D）

A、譯碼器B、編碼器C、全加器D、寄存器

4、下列觸發(fā)器中沒(méi)有約束條件的是（D）

A、基本RS觸發(fā)器B、主從RS觸發(fā)器

C、同步RS觸發(fā)器D、邊沿D觸發(fā)器

5、555定時(shí)器不可以組成D

A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器

6、編碼器（A）優(yōu)先編碼功能，因而（C）多個(gè)輸入端同時(shí)為1。

A、有B、無(wú)C、允許D^不允許

7、（D）觸發(fā)器可以構(gòu)成移位寄存器。

A、基本RS觸發(fā)器B、主從RS觸發(fā)器

C、同步RS觸發(fā)器D、邊沿D觸發(fā)器

8、速度最快的A/D轉(zhuǎn)換器是（A）電路

A、并行比較型B、串行比較型

C、并一串行比較型D、逐次比較型

9、某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是（C)

A.J-K觸發(fā)器

B.R-S觸發(fā)器

C.D觸發(fā)器

D.T觸發(fā)器

10.（電子專(zhuān)業(yè)作）對(duì)于VHDL以下幾種說(shuō)法

錯(cuò)誤的是（A）

AVHDL程序中是區(qū)分大小寫(xiě)的。

B一個(gè)完整的VHDL程序總是由庫(kù)說(shuō)明部分、實(shí)體和結(jié)構(gòu)體等三部分構(gòu)成

CVHDL程序中的實(shí)體部分是對(duì)元件和外部電路之間的接口進(jìn)行的描述，可以看成是定義

元件的引腳

D結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能

B組：

1、微型計(jì)算機(jī)和數(shù)字電子設(shè)備中最常采用的數(shù)制是----------------------（A）

A.二進(jìn)制B.八進(jìn)制C.十進(jìn)制D.十六進(jìn)制

2、十進(jìn)制數(shù)6在8421BCD碼中表示為----------------------------------（B）

A.0101B.0110C.0111D.1000

3、在圖1所示電路中，使y=a的電路是A)

A.①B.②C.③D.④

①I(mǎi)—I

4、接通電源電壓就能輸出矩形脈沖的電路是-----------------------------(D

A.單穩(wěn)態(tài)觸發(fā)器B.施密特觸發(fā)器C.D觸發(fā)器D.多諧振蕩器

5、多諧振蕩器有-------------------------------------------------------(C

A.兩個(gè)穩(wěn)態(tài)B.一個(gè)穩(wěn)態(tài)C.沒(méi)有穩(wěn)態(tài)D.不能確定

6、已知輸入A、B和輸出Y的波形如下圖所示，則對(duì)應(yīng)的邏輯門(mén)電路是——(D

A.與門(mén)B.與非門(mén)C.或非門(mén)D.異或門(mén)

A-J

B—n------1?——

y_ru__?__m___n

7、下列電路中屬于時(shí)序邏輯電路的是-------------------------------------(B

A.編碼器B.計(jì)數(shù)器C.譯碼器D,數(shù)據(jù)選擇器

8、在某些情況下，使組合邏輯電路產(chǎn)生了競(jìng)爭(zhēng)與冒險(xiǎn)，這是由于信號(hào)的------(A

A.延遲B.超前C.突變D.放大

9、下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器，適用于數(shù)據(jù)存儲(chǔ)類(lèi)型的

時(shí)序電路-----------------------------------------------(C

A.RS觸發(fā)器B.JK觸發(fā)器C.D觸發(fā)器D.T觸發(fā)器

10、電路和波形如下圖，正確輸出的波形是--------------------------------(A

A.①B.②C.③D.（4）

C組：

1.十進(jìn)制數(shù)25用8421BCD碼表示為A。

A.11001B.00100101C.100101D.10001

2.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有D個(gè)變量取值組合?

A.nB.2nC.n2D.2n

3.在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。D

A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是1

4.存儲(chǔ)8位二進(jìn)制信息要D個(gè)觸發(fā)器。

A.2B.3C.4D.8

5.欲使JK觸發(fā)器按。+1=到工作，可使JK觸發(fā)器的輸入端工

A.J=K=1B.J=0,K=1C.J=0,K=0D.J=l,K=0

6.多諧振蕩器可產(chǎn)生B。

A.正弦波B.矩形脈沖C.三角波D.鋸齒波

7.在下列邏輯電路中，不是組合邏輯電路的是A。

A.譯碼器B.編碼器C.全加器D.寄存器

8.八路數(shù)據(jù)分配器，其地址輸入端有B個(gè)。

A.2B.3C.4D.8

9.8位移位寄存器，串行輸入時(shí)經(jīng)D個(gè)脈沖后，8位數(shù)碼全部移入

寄存器中。

A.1B.2C.4D.8

10.一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC,其分辨率為」位。

A.1B.3C.4D.8

D組：

1、下列四個(gè)數(shù)中，最大的數(shù)是（B）

A、（AF）16B、（001010000010）8421BCD

C、（10100000）2D、（198）1。

2、下列關(guān)于異或運(yùn)算的式子中，不正確的是（B）

A、A十A=0B、A十A=1

C、A十0=AD、A十1=A

3、下列門(mén)電路屬于雙極型的是（A）

A、OC門(mén)B、PMOS

C、NMOSD、CMOS

4、對(duì)于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為（A）

A、RS=XOB、RS=OX

C、RS=X1D、RS=1X

5、如圖所示的電路，輸出F的狀態(tài)是（D）

A、AB、A

C、1D、0

6、AB+A在四變量卡諾圖中有（B）個(gè)小格是“1”。

A、13B、12

C、6D、5

7、二輸入與非門(mén)當(dāng)輸入變化為（A）時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。

A.01-10B.00-*10C.10-11D.11—01

8、N個(gè)觸發(fā)器可以構(gòu)成能寄存（B）位二進(jìn)制數(shù)碼的寄存器。

A.N-lB.NC.N+lD.2N

9、以下各電路中，（B）可以產(chǎn)生脈沖定時(shí)。

A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器

C.施密特觸發(fā)器D.石英晶體多諧振蕩器

10、輸入至少（B）位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。

A.9B.10C.11D.12

E組：

1、下列編碼中，屬可靠性編碼的是O

A.格雷碼B.余3碼C.8421BCD碼D.2421BCD碼

2、下列電路中，不屬于時(shí)序邏輯電路的是o

A.計(jì)數(shù)器B.加法器C.寄存器D.M序列信號(hào)發(fā)生器

3、下列函數(shù)Y=F（A,B,C,D）中，是最小項(xiàng)表達(dá)式形式的是o

A.Y=A+BCB.Y=ABCD+AC

C.Y=ABCD+ABCDD.Y=ABCD-^ABCD

4、要實(shí)現(xiàn)?！?1=?！?，不觸發(fā)器的kK取值應(yīng)為o

A.J=0,K=0B.J=0,K=1C.J=l,K=0D.J=l,K=1

5、用555定時(shí)器組成施密特觸發(fā)器，外接電源VCO12V電壓，輸入控制端C0外接10V電

壓時(shí)，回差電壓為。

A.4VB.5VC.8VD.10V

二、判斷題：

A組：

1、MP3音樂(lè)播放器含有D/A轉(zhuǎn)換器，因?yàn)橐獙⒋鎯?chǔ)器中的數(shù)字信號(hào)轉(zhuǎn)換成優(yōu)美動(dòng)聽(tīng)的模

擬信號(hào)一一音樂(lè)。（V）

2、真值表、函數(shù)式、邏輯圖、卡諾圖和時(shí)序圖，它們各具有特點(diǎn)又相互關(guān)聯(lián)。（V）

3、有冒險(xiǎn)必然存在競(jìng)爭(zhēng)，有競(jìng)爭(zhēng)就一定引起冒險(xiǎn)。（X）

4、時(shí)序邏輯電路的特點(diǎn)是：電路任一時(shí)刻的輸出狀態(tài)與同一時(shí)刻的輸入信號(hào)有關(guān)，與原有

狀態(tài)沒(méi)有任何的聯(lián)系（X）

5、（電子專(zhuān)業(yè)作）FPGA是現(xiàn)場(chǎng)可編程門(mén)陣列，屬于低密度可編程器件。（X）

B組：

1、時(shí)序電路無(wú)記憶功能，組合邏輯電路有記憶功能。--------------------------（X）

2、在普通編碼器中，任何時(shí)刻都只允許輸入二個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。（X）

3、基本的RS觸發(fā)器是由二個(gè)與非門(mén)組成。------------------------------------（V）

4、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。------------------------------------（X）

5、邏輯電路如下圖所示，只有當(dāng)A=0,B=0時(shí)Y=0才成立。-------------------（V）

C組：

1.若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（X）

2.三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（X）

3.D觸發(fā)器的特性方程為Qn+1=D,與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（X）

4.編碼與譯碼是互逆的過(guò)程。（V）

5.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（V）

D組：

1、時(shí)序邏輯電路在某一時(shí)刻的輸出狀態(tài)與該時(shí)刻之前的輸入信號(hào)無(wú)關(guān)。(X)

2、D觸發(fā)器的特性方程為Q"1=D,與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。(X)

3、用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。(X)

4、16位輸入的二進(jìn)制編碼器，其輸出端有4位。(J)

5、時(shí)序電路不含有記憶功能的器件。(X)

三、填空題:

A組：

1、數(shù)字電路按照是否有記憶功能通?？煞譃閮深?lèi)：組合邏輯電路、

時(shí)序邏輯電路。

2、三態(tài)門(mén)的三種狀態(tài)是指—0、_1_、高阻―o

3、實(shí)現(xiàn)A/D轉(zhuǎn)換的四個(gè)主要步驟是采樣、保持、量化、編碼。

4、將十進(jìn)制轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)：

(25.6875)。=()B=()0

5、寄存器分為基本寄存器___________和移位寄存器兩種-

6、半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共陽(yáng)極接法和

共陰極接法。

9、基本RS觸發(fā)器，若現(xiàn)態(tài)為1,S=R=0,則觸發(fā)狀態(tài)應(yīng)為1—o

10、(電子專(zhuān)業(yè)選作)ROM的存儲(chǔ)容量為1KX8,則地址碼為10位,數(shù)據(jù)線為

8位。

B組：

1、請(qǐng)將下列各數(shù)按從大到小的順序依次排列：(246)8；(165)io；(10100111)2；(A4)16

(10100111)2>(246)8>(165)I。>(A4)w

2、邏輯函數(shù)有三種表達(dá)式：邏輯表達(dá)式、真值表、卡諾圖。

3、TTL邏輯門(mén)電路的典型高電平值是3.6V,典型低電平值是0.3V。

4、數(shù)據(jù)選擇器是一種多個(gè)輸入單個(gè)輸出的中等規(guī)模器件。

5、OC門(mén)能實(shí)現(xiàn)“線與”邏輯運(yùn)算的電路連接,采用總線結(jié)構(gòu)，分時(shí)傳輸數(shù)據(jù)時(shí)，應(yīng)選

用三態(tài)門(mén)。

6、邏輯表達(dá)式為廠月,它存在Q冒險(xiǎn)。

7、時(shí)序邏輯電路在某一時(shí)刻的狀態(tài)不僅取決于上二MIL的輸入狀態(tài)，還與電路過(guò)去的

狀態(tài)有關(guān)。

8、觸發(fā)器按邏輯功能可以分為RS、D、JK、T四種觸發(fā)器。

9、雙穩(wěn)態(tài)觸發(fā)器電路具有兩個(gè)穩(wěn)態(tài)，并能觸發(fā)翻轉(zhuǎn)的兩大特性。

10、模數(shù)轉(zhuǎn)換電路包括采樣、保持、量化和編碼四個(gè)過(guò)程。

C組：

1、二進(jìn)制(1110.101)2轉(zhuǎn)換為十進(jìn)制數(shù)為14.625。

2、十六進(jìn)制數(shù)(BE.6)16轉(zhuǎn)換為二進(jìn)制數(shù)為(10111110.011)20

3、F=ABCD+ABC+ABC+ABC=Sm(7,10,11,12,13,14,15)。

4、F=AC+豆D的最小項(xiàng)表達(dá)式為2m(1,3,9,10,1。14,15)。

5.一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是A+3=1,則它

不允許輸入<=0且0的信號(hào)。

6.555定時(shí)器的最后數(shù)碼為555的是TTL產(chǎn)品，為7555的是CMOS產(chǎn)

品o

7、TTL與非門(mén)的多余輸入端懸空時(shí)，相當(dāng)于輸入高一電平。

8.數(shù)字電路按照是否有記憶功能通?？煞譃閮深?lèi)：組合邏輯電路、

時(shí)序邏輯電路。

9.對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用低電平驅(qū)動(dòng)

的七段顯示譯碼器。

10、F=AB+乙的對(duì)偶函數(shù)是F'=(A+B)?Co

D組：

1、將(234).按權(quán)展開(kāi)為2X82+3X81+4X8°。

2、(10110010.1011)戶(hù)(262.540=(B2.B)俗

3、邏輯函數(shù)F=，+B+6D的反函數(shù)7=AB(C+萬(wàn))?

4、邏輯函數(shù)通常有真值表、代數(shù)表達(dá)式、卡諾圖等描述形式。

5、施密特觸發(fā)器具有回差現(xiàn)象，又稱(chēng)電壓滯后特性。

6、在數(shù)字電路中，按邏輯功能的不同，可以分為邏輯電路和時(shí)序電路。

7、消除冒險(xiǎn)現(xiàn)象的方法有修改邏輯設(shè)計(jì)、吸收法、取樣法和選擇可靠編碼。

8、觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要工個(gè)觸發(fā)器。

9、邏輯代數(shù)運(yùn)算的優(yōu)先順序?yàn)椤筁、與、或。

10、寄存器按照功能不同可分為兩類(lèi)：移位寄存器和數(shù)碼寄存器。

E組：

1、數(shù)字信號(hào)的特點(diǎn)是在上和上都是不連續(xù)變化的，其高電平和

低電平常用和來(lái)表示。

2、請(qǐng)將下列各數(shù)按從大到小的順序依次排列：(123)8;(82)io;(1010100)2;(51)

16：>>

_>,以上四個(gè)數(shù)中最小數(shù)的8421BCD碼為

()8421BCD。

3、除去高、低電平兩種輸出狀態(tài)外，三態(tài)門(mén)的第三態(tài)輸出稱(chēng)為狀態(tài)。

4、在555定時(shí)器組成的脈沖電路中，脈沖產(chǎn)生電路有，脈沖

整形電路有、，其中

屬于雙穩(wěn)態(tài)電路。

5,存儲(chǔ)容量為4KX8的SRAM,有根地址線，有根數(shù)據(jù)線，用其擴(kuò)展

成容量為16Kx16的SRAM需要片。

6、實(shí)現(xiàn)A/D股換的四個(gè)主要步驟是、、和編碼。

四、綜合題

A組：

1、用代數(shù)法化簡(jiǎn)：Y=AB+AC+BC+AC

解：Y=AB+BC+A(C+C)=AB+BC+A=A+AB+BC

=A+B+BC—A+B

2、卡諾圖化簡(jiǎn).Y(A,B,C)=2加(0、2、3、7)+￡d(4、6)

：Y=B+C

AB

oo?oi??

100

A

B

3、電路如下圖所示，已知輸入波形，試寫(xiě)出Y的邏輯表達(dá)式并畫(huà)出輸出波形。

/-TLFLTL

B1?-

Y----------------

解:Y=AB

4n

4、跟據(jù)給定的小波形，畫(huà)出電路的輸出“°。

解:

二

口口口「一

0r

5、用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)。

F=AB+AC+BC

Q

A-,A)

B——Aj74LS151S

C—42

aA2，AAP5AD

012d3|丁5T6\7\

解：(l)將輸入變量CB、A作為8選1數(shù)據(jù)選擇器的地址碼A2、4、A0o

(2)使8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入R)?。7分別與函數(shù)尸的輸出值一一相對(duì)應(yīng)。

即：A2A1AQ=CBA,DO=D7=O。1=￡>2=。3=。4=。5=。6=1

819

則選數(shù)據(jù)選擇器的輸出Q便實(shí)現(xiàn)了函數(shù)=AB+AC+BCO

Q

A一

B----A]74LS151S

C—42

ADjDj20ap7

0|1234567

1

6、分析下圖所示的時(shí)序邏輯電路，設(shè)觸發(fā)器的初態(tài)為Q1=QO=O,試:

(1)寫(xiě)出輸出方程，驅(qū)動(dòng)方程，狀態(tài)方程；

(2)列出狀態(tài)轉(zhuǎn)換真值表;、

(3)畫(huà)出時(shí)序圖；

(4)分析電路的邏輯功能。

2oGi

解：

i.寫(xiě)出各邏輯方程：

驅(qū)動(dòng)方程：Jo=Ko=l

將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程Qn+i=JQ?+KQ",得:

1

次態(tài)方程:er=2o

Qf+1=（X十就）御+（X十就）御=（X十5）十Q；

輸出方程：Z=Q。

2.列出狀態(tài)表如表所示。

表角星6.2

X

S

01

QinQonQin+lQon+1zgl"+1Qo"+iz

00010110

01100000

10110010

11001101

3.畫(huà)出狀態(tài)圖及波形圖如圖解所示。

(a)(b)

4.邏輯功能分析

由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出關(guān)系：該電路一共有4

個(gè)狀態(tài)00、01、10、11。當(dāng)X=0時(shí)，按照加1規(guī)律從00—01—10—11—00循環(huán)變化，并每

當(dāng)轉(zhuǎn)換為11狀態(tài)(最大數(shù))時(shí)，輸出Z=lo當(dāng)X=1時(shí)，按照減1規(guī)律從11—10—01—00—11

循環(huán)變化。所以該電路是一個(gè)可控的四進(jìn)制計(jì)數(shù)器，其中Z是進(jìn)位信號(hào)輸出端。

B組：

1、用公式法化簡(jiǎn)下列邏輯表達(dá)式

(1)(A+B)(A+B)(2)A+B+C+ABC

=AB+AB=1

2、用卡諾圖化簡(jiǎn)下列邏輯表達(dá)式

(1)F(A,B,C,D)=Em(0,1,2,3,5,7)

F=AB+AD

00011110

00

01

11

10

K/Q

3、試畫(huà)出Q端波形，設(shè)初始J=l,Q=0,懸空表示接高電平

4、用74LS138和門(mén)電路實(shí)現(xiàn)函數(shù)F二A為乙+入耳+B彳，并畫(huà)出邏輯電路圖。

AU

A1

A2

7ILfl38

5、試設(shè)計(jì)一個(gè)滿(mǎn)足下圖功能的組合邏輯電路

1.真值表

ABCL

0000

0010

0100

0111

1000

1011

1100

1111

L=AC+BC

6、分析下圖時(shí)序電路（設(shè)初始狀態(tài)為0）

1、列出時(shí)鐘方程和驅(qū)動(dòng)方程

2、列出狀態(tài)方程

3、列出狀態(tài)表

4、畫(huà)出狀態(tài)圖

5、描述電路功能

解：1、時(shí)鐘方程：CP1=CP2=CP3=CP

驅(qū)動(dòng)方程為：

D2=Q；D\=Q；

2、。觸發(fā)器的特性方程為：

Q1+1=D

狀態(tài)方程為：

11

er=erer=Q"Q"=Q;'

3、狀態(tài)表

必/er1er1

000100

100110

110111

111011

011001

001000

010101

101010

4、狀態(tài)圖

(a)(b)

5、功能：同步六進(jìn)制計(jì)數(shù)器，電路不能自啟動(dòng)。

C組：

1、用代數(shù)法化簡(jiǎn)：F(A,B,C,D)=Sm(1,2,6,7,8,9,10,13,14,15)

參考答案：

F=BCD+CD+BC+ABD(或AgD)+AB。(或ABC)

2、用卡若圖化簡(jiǎn)：F(A,B,C,D)=Sm(2,3,4,5,8,9,14,15)

參考答案：

F=ABC+ABC+ABC+ABC

3.穿布下面迎輯電路囪加功能

參考答案：

Y=AB+BC+AC

由真值表可以看出，只有當(dāng)A,B,C三個(gè)變量全部相等的時(shí)候，輸出是1,其余

輸出是0,這實(shí)際上是一個(gè)同比較器，即輸入變量不等時(shí)，輸出是1,否則輸出

是0

4.試分析圖示時(shí)序電路，列出它的狀態(tài)轉(zhuǎn)換真值表，畫(huà)出狀態(tài)轉(zhuǎn)換圖及相應(yīng)的輸出波形

及。2,并說(shuō)明電路的功能.

申

42八

uu

4cl4cl

X——ucO-X——IK0—

GP

5.用74LS138和門(mén)電路實(shí)現(xiàn)下面多輸出函數(shù)，畫(huà)出邏輯電路圖。

Yl^BC+ABC

Y2^A~BC+ABC+BC

X=AC

6.用下降沿觸發(fā)的JK觸發(fā)器，設(shè)計(jì)一個(gè)按自然序進(jìn)行計(jì)數(shù)的同步七進(jìn)制加法計(jì)數(shù)器。

參看教材119頁(yè)13題

7.（電子專(zhuān)業(yè)選作）試用ROM實(shí)現(xiàn)下列函數(shù)

ABC+ABC+ABC+ABC

Y,=BC+CA

Y3=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD

Y4=ABC+ABD+ACD+BCD

參考答案:

A

B(

地

址

與

仃

c逐

陣

碼

列

符

D)

D組：

i、利用忿式進(jìn)行順(io)_

F=AD+AD+AB+A_g+BD+.EF+BEF+DEFG

解：F=AD+A也AB+AC+BD+ACEF+BEF+DEFG

=A+AB+AC+BD+ACEF+BEF+DEFG

=A+AC+BD+BEF+DEFG

=A+C+BD+”EF+DEFG

=A+C+BD+BEF

2、利用卡諾圖進(jìn)行化簡(jiǎn)(10)

F=(A十。?豆dCD+ACD)

解:F=(A十C)?O(A證+AcD)

=A十C+B(ACD+ACD)

AC+AC+ABCD+ABCD

\AB

\00011110

001101

011100

110011

101011

F=AC+AC+BD

3、用普通機(jī)械開(kāi)關(guān)轉(zhuǎn)接電平信號(hào)時(shí)，在觸點(diǎn)接觸瞬間常因接觸不良而出現(xiàn):顫抖”現(xiàn)象，

如圖（a）所示。為此，常采用圖（b）所示防抖動(dòng)開(kāi)關(guān)電路。試畫(huà)出波形。和0,并從中體會(huì)

防抖動(dòng)原理。（10）

Vcc=+5V

解:

4、試寫(xiě)出圖示電路的表達(dá)式，并畫(huà)出相應(yīng)的輸出波形。(10)

AA

B

B

Cr

C

解:(1)按照題意，寫(xiě)出電路的邏輯表達(dá)式:

y=AB+AC

(2)將波形圖按照要求寫(xiě)出真值表

ABCY

0010

1010

1110

0111

0010

1010

1001

0000

0101

1101

0101

0001

⑶畫(huà)出波形圖如下:

5、分析如圖所示電路，說(shuō)明電路實(shí)現(xiàn)的邏輯功能。(15)

解：(1)根據(jù)邏輯電路圖寫(xiě)出各個(gè)輸出端Yl、Y2、Y3的邏輯表達(dá)式:

Yl=AB,丫？=BC,Y3=CA,Y=Y]Y2Y3=ABBCAC

(2)將邏輯表達(dá)式進(jìn)行化簡(jiǎn)，得：

Y=YXY2Y3=AB~BCAC——>Y=AB+BC+CA

(3)根據(jù)表達(dá)式列出真值表：

ABCY

0000

0010

0100

0111

1000

1011

1101

1111

（4）由真值表判斷電路的邏輯功能為：

當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1,否則輸出Y為0。所以這個(gè)電

路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過(guò)。

E組：

將函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式

1、代數(shù)法化簡(jiǎn)：__

F=ABC+AC+ABC+BCD

2、卡諾圖化簡(jiǎn):

F(A,B,C,D)=Em(0,2,5,7,8,10,11,13)+Ed(3,14,15)

F=

分析下圖所示電路的邏輯功能（寫(xiě)出表達(dá)式，列真值表，描述功能）。

由邊沿觸發(fā)器構(gòu)成如下電路，分析觸發(fā)器F1和F2驅(qū)動(dòng)方程和時(shí)鐘方程

,說(shuō)明兩個(gè)觸發(fā)器工作原理，試畫(huà)出圖示輸入信號(hào)作用下QQ的輸出波形，設(shè)初態(tài)

QIQ2=11=

觸發(fā)器F1：

觸發(fā)器F2：

用74LS138譯碼器芯片實(shí)現(xiàn)函數(shù)，寫(xiě)出最小項(xiàng)表達(dá)式，畫(huà)出74LS138實(shí)現(xiàn)的電路圖。

F(A,B,C)^BC+AB+ABC

74LS138

4

A

4公

匕

STA

玩

頁(yè)

計(jì)數(shù)器設(shè)計(jì)

(1)以74LS290為核心，添加適當(dāng)?shù)拈T(mén)，實(shí)現(xiàn)N=6計(jì)數(shù)器，要求列出有效計(jì)數(shù)狀態(tài)。