數(shù)字電子技術(shù)智慧樹知到期末考試答案2024年

數(shù)字電子技術(shù)智慧樹知到期末考試答案2024年數(shù)字電子技術(shù)如果晶體三極管的()，則該管工作于飽和區(qū)。

A:發(fā)射結(jié)正偏，集電結(jié)反偏B:發(fā)射結(jié)反偏，集電結(jié)反偏C:發(fā)射結(jié)正偏，集電結(jié)正偏D:發(fā)射結(jié)反偏，集電結(jié)正偏答案:發(fā)射結(jié)正偏,集電結(jié)正偏相同為“1”不同為“0”它的邏輯關(guān)系是（）。

A:與非邏輯B:同或邏輯C:或邏輯D:與邏輯答案:同或邏輯最簡與或式要求的乘積項個數(shù)最少對應(yīng)實際電路中()。

A:所用電路的連線最少B:實際電路中的電流最小C:實際電路中的電壓最低D:所用電路的門電路最少答案:所用電路的門電路最少一般TTL集成門電路的()。

A:平均傳輸延遲時間比CMOS集成門電路小，功耗也比CMOS門電路的小B:平均傳輸延遲時間比CMOS集成門電路小，功耗比CMOS門電路的大C:平均傳輸延遲時間比CMOS集成門電路大，功耗比CMOS門電路的小D:平均傳輸延遲時間比CMOS集成門電路大，功耗也比CMOS門電路的大答案:大;小用觸發(fā)器設(shè)計一個同步十七進制計數(shù)器所需要的觸發(fā)器數(shù)目不能少于()個。

A:5B:3C:2D:4答案:5異步計數(shù)器設(shè)計時，比同步計數(shù)器設(shè)計多增加的設(shè)計步驟是()。

A:求時鐘方程B:進行狀態(tài)編碼C:畫原始狀態(tài)轉(zhuǎn)換圖D:求驅(qū)動方程答案:求時鐘方程對一個16選1的數(shù)據(jù)選擇器，應(yīng)有()個地址輸入端。

A:2B:8C:4D:1答案:4單穩(wěn)態(tài)觸發(fā)器可用來()。

A:把緩慢變化的信號變成矩形波B:產(chǎn)生延遲作用C:存儲信號D:產(chǎn)生矩形波答案:產(chǎn)生延遲作用同步計數(shù)器是指()的計數(shù)器。

A:可用后級的輸出做前級觸發(fā)器的時鐘B:由同類型的觸發(fā)器構(gòu)成C:可用前級的輸出做后級觸發(fā)器的時鐘D:各觸發(fā)器時鐘端連在一起，統(tǒng)一由系統(tǒng)時鐘控制答案:各觸發(fā)器時鐘端連在一起，統(tǒng)一由系統(tǒng)時鐘控制若要設(shè)計一個脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用()個觸發(fā)器。

A:3B:4C:10D:2答案:4利用門電路的傳輸時間，可以把()個與非門首尾相接，組成多諧振蕩器。

A:8B:4C:7D:6答案:7CT74LS138是()。

A:數(shù)據(jù)選擇器B:數(shù)據(jù)分配器C:譯碼器D:編碼器答案:譯碼器常用的中規(guī)模集成電路構(gòu)成的組合邏輯部件沒有()。

A:數(shù)據(jù)發(fā)生器B:加法器C:數(shù)據(jù)比較器D:譯碼器答案:數(shù)據(jù)發(fā)生器創(chuàng)立邏輯代數(shù)的是()。

A:法國科學(xué)家巴貝奇B:美國科學(xué)家馮·諾依曼C:英國數(shù)學(xué)家喬治·布爾D:德國科學(xué)家楚澤答案:英國數(shù)學(xué)家喬治·布爾對于低電平是輸出有效電平的譯碼器，每個輸出都是()。

A:對應(yīng)最小項的非B:對應(yīng)最大項的非C:對應(yīng)的最小項D:對應(yīng)的最大項答案:對應(yīng)最小項的非觸發(fā)器與組合邏輯比較()。

A:只有觸發(fā)器具有記憶能力B:兩者都有記憶能力C:只有組合邏輯電路有記憶能力D:兩者都沒有記憶能力答案:只有觸發(fā)器具有記憶能力集成度是10～100門/片，或100～1000個元件/片的集成電路稱為()。

A:CLSLB:MSIC:LSID:SSI答案:MSI一個容量為512×1的靜態(tài)RAM具有()。

A:地址線512根，數(shù)據(jù)線9根B:地址線1根，數(shù)據(jù)線9根C:地址線9根，數(shù)據(jù)線512根D:地址線9根，數(shù)據(jù)線1根答案:地址線9根，數(shù)據(jù)線1根CT74LS247是()。

A:編碼器B:液晶顯示器C:七段顯示譯碼器D:譯碼器答案:七段顯示譯碼器74LS194是()。

A:4位單向移位寄存器B:8位單向移位寄存器C:8位雙向移位寄存器D:4位雙向移位寄存器答案:4位雙向移位寄存器一個4位移位寄存器原來的狀態(tài)為0000，如果串行輸入始終為1，則經(jīng)過4個移位脈沖后寄存器的內(nèi)容為()。

A:1110B:0001C:0111D:1111答案:1111求一函數(shù)的反函數(shù)，可以使用()。

A:反演定理B:互補律C:重疊律D:同一律答案:反演定理如果A和B異或的結(jié)果是C，則A和C異或的結(jié)果為()。

A:1B:CC:AD:B答案:A最大項表達式亦稱為()。

A:標(biāo)準(zhǔn)或與式B:標(biāo)準(zhǔn)與或式C:標(biāo)準(zhǔn)異或式D:標(biāo)準(zhǔn)同或式答案:標(biāo)準(zhǔn)或與式表示一個兩位十六進制數(shù)至少需要()位十進制數(shù)。

A:3B:5C:4D:2答案:3十進制數(shù)107.375對應(yīng)的8421BCD碼為()。

A:000100000111.001101110101B:001010011100.001111101010C:100000001110.110011101010D:00010111.011111101000答案:000100000111.001101110101十進制數(shù)127.25對應(yīng)二進制數(shù)為()。

A:1111111.01B:10000000.10C:1100011.11D:1111110.01答案:1111111.01施密特觸發(fā)器的特點是()。

A:有兩個暫穩(wěn)態(tài)B:有兩個穩(wěn)態(tài)C:有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)D:沒有穩(wěn)態(tài)答案:有兩個穩(wěn)態(tài)小寫字母對應(yīng)的ASCII碼的范圍為()。

A:48D～73DB:65D～90DC:32D～57DD:97D～122D答案:97D～122D超高速集成電路硬件描述語言簡稱()。

A:CHDLB:VHDLC:VGDLD:CGLL答案:VHDL下列觸發(fā)器中，抗干擾性能最好的觸發(fā)器（

）

A:邊沿D觸發(fā)器B:基本RS鎖存器

C:主從RS觸發(fā)器

D:電平觸發(fā)的RS觸發(fā)器

答案:邊沿D觸發(fā)器與非門的多余輸入端應(yīng)如何處理？

(

)

A:接地

B:接高電平

C:接地或接高電平都可以

D:接輸出答案:接高電平要實現(xiàn)一個四變量的邏輯函數(shù)，可選用以下那個器件？

(

)

A:四位數(shù)值比較器

B:四選一數(shù)據(jù)選擇器

C:八選一數(shù)據(jù)選擇器

D:編碼器答案:八選一數(shù)據(jù)選擇器有8個觸發(fā)器組成的二進制計數(shù)器，最多有（

）種計數(shù)狀態(tài)（

）

A:256

B:16

C:8

D:64答案:256石英晶體振蕩器的輸出頻率取決于？

(

)

A:電阻、電容的參數(shù)及石英晶體的固有頻率

B:電阻、電容的參數(shù)C:石英晶體的固有頻率

D:無法確定答案:石英晶體的固有頻率同步計數(shù)器和異步計數(shù)器比較，異步計數(shù)器的最顯著優(yōu)點是（

）

A:B.觸發(fā)器利用率高

B:C.電路簡單

C:工作速度高

D:D.無競爭冒險現(xiàn)象答案:C.電路簡單為了提高對稱式多諧振蕩器振蕩頻率的穩(wěn)定性，最有效的方法是？

(

)

A:提高電阻、電容的精度；

B:保持環(huán)境溫度不變C:提高電源的穩(wěn)定度；

D:接入石英晶體；

答案:接入石英晶體；異或和同或是互為非的邏輯關(guān)系。（

）

A:正確B:錯誤答案:正確TTL電路中的三態(tài)輸出門電路是在普通門電路的基礎(chǔ)上附加控制電路而構(gòu)成的。

（

）

A:錯誤B:正確答案:正確集電極開路的與非門和普通的與非門，他們的邏輯功能相同，使用方法也完全相同。（

）

A:正確B:錯誤答案:錯誤三態(tài)門輸出的三個狀態(tài)分別是1，0，高阻抗。其中高阻抗?fàn)顟B(tài)相當(dāng)于0。（

）

A:錯誤B:正確答案:錯誤在有約束的邏輯函數(shù)中，約束項的取值可能是1，也可能是0。（

）

A:對B:錯答案:對主從結(jié)構(gòu)脈沖RS觸發(fā)器可以用于構(gòu)成移位寄存器。（

）

A:錯B:對答案:對在各種電路結(jié)構(gòu)的A/D轉(zhuǎn)換器中，逐次漸進性A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最快。（

）

A:正確B:錯誤答案:錯誤對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（

）

A:正確B:錯誤答案:錯誤PLD在生產(chǎn)時按通用器件生產(chǎn)，使用時用戶可對其編程來實現(xiàn)所需的邏輯功能。

（

）

A:正確B:錯誤答案:正確常用的組合邏輯電路模塊（編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器），都可以用來實現(xiàn)組合邏輯函數(shù)。（

）

A:錯誤B:正確答案:錯誤對在系統(tǒng)可編程邏輯器件進行編程時，需要使用專門的編程器。（

）

A:正確B:錯誤答案:錯誤8421BCD碼是用四位二進制數(shù)的0000~1001，分別表示十進制數(shù)的0~9，是最常使用的一種BCD代碼。（

）

A:錯誤B:正確答案:正確PLA的基本電路結(jié)構(gòu)是一個可編程的與邏輯陣列和一個可編程的或邏輯陣列。（

）

A:錯誤B:正確答案:正確雙極性輸出的D/A轉(zhuǎn)換器，其輸出的模擬電壓值，有正有負。（

）

A:錯誤B:正確答案:正確觸發(fā)器是一個由半導(dǎo)體構(gòu)成的全新器件，與邏輯門電路沒有關(guān)系。（

）

A:錯誤B:正確答案:錯誤ADC0809輸出的是（）

A:8位二進制數(shù)碼B:4位二進制數(shù)碼C:10位二進制數(shù)碼D:8位十進制數(shù)碼答案:8位二進制數(shù)碼與十進制數(shù)62對應(yīng)的十六進制是（）

A:38B:36C:3ED:3D答案:3E八輸入端的編碼器按二進制數(shù)編碼時，輸出端的個數(shù)是（）

A:2個B:4個C:3個D:8個答案:3多余輸入端可以懸空使用的門是（）

A:CMOS與門B:CMOS與非門C:TTL或非門D:TTL與非門答案:TTL與非門MSI的含義是（）

A:超大規(guī)模集成電路B:大規(guī)模集成電路C:中規(guī)模集成電路D:小規(guī)模集成電路答案:中規(guī)模集成電路在混合邏輯運算中，三種基本邏輯運算的優(yōu)先順序按由高到低為（）

A:或、與、非B:非、與、或C:與、或、非D:與、非、或答案:非、與、或下列各型號中屬于七段碼譯碼器是（）。

A:74LS138B:74LS148C:74LS48D:74LS85答案:74LS48四位移位寄存器構(gòu)成的扭環(huán)形計數(shù)器是（）計數(shù)器。

A:模16B:模4C:模8D:模2答案:模8既能讀出，又能寫入的存儲器是（）

A:ROMB:RAMC:flashROMD:PROM答案:RAM實現(xiàn)2個3位二進制數(shù)相乘的組合邏輯電路，應(yīng)該有（）個輸出端。

A:4B:6C:5D:7答案:6實現(xiàn)兩個4位二進制數(shù)相乘的組合邏輯電路，應(yīng)有（）個輸出函數(shù)。

A:7B:10C:8D:12答案:8用4選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=A1A0+A0，應(yīng)使（）

A:D0=D1=0，D2=D3=1B:D0=D1=1，D2=D3=0C:D0=D2=0，D1=D3=1D:D0=D2=1，D1=D3=0答案:D0=D2=0，D1=D3=1若在編碼器中有100個編碼對象,則要求輸出二進制代碼位數(shù)為（）位。

A:6B:7C:8D:10答案:6比較兩個一位的二進制數(shù)AA:Y=A′B′B:Y=AB′C:Y=ABD:Y=A′B答案:Y=A′B下述有關(guān)卡諾圖化簡須遵循規(guī)則說法誤的是（）

A:每個卡諾圈中至少有一個1方不屬于其他卡諾圈;B:卡諾圈的個數(shù)應(yīng)盡可能少C:卡諾圈內(nèi)的1方格個數(shù)必須為2n個D:不能遺漏任一個1方格;答案:不能遺漏任一個1方格;下列各種門中，輸入信號可以是數(shù)字信號，也可以是模擬信號的是（）。

A:OC門B:TTL門C:三態(tài)門D:CMOS傳輸門答案:CMOS傳輸門與4位串行進位加法器比較，使用超前進位全加器的目的是：（）

A:完成4位加法B:完成4位串行加法C:完成自動加法進位D:提高運算速度答案:提高運算速度利用2個74LS138和1個非門，可以擴展得到1個（）線譯碼器。

A:3線—8線B:4線—16線C:2線—4線D:無法確定答案:4線—16線當(dāng)有與，或，非多種邏輯運算組合在一起時，應(yīng)先進行算（）

A:或B:與C:非D:按秩序答案:非一個八選一數(shù)據(jù)選擇器，其地址輸入端有多少個。（）

A:3B:2C:1D:8答案:3時序邏輯電路中一定包含（）

A:數(shù)據(jù)選擇器B:譯碼器C:觸發(fā)器D:編碼器答案:觸發(fā)器一個觸發(fā)器可記錄一位二進制代碼，它有（）個穩(wěn)態(tài)。

A:1B:0C:2D:3答案:2一個譯碼器若有100個譯碼輸出端，則譯碼器地址輸入端至少有多少個。（）

A:7B:8C:6D:100答案:7下列幾種說法中錯誤的是（）

A:邏輯函數(shù)的真值表是唯一的。B:任何邏輯函數(shù)的表達式與卡諾圖可以互相轉(zhuǎn)換。C:同一個卡諾圖化簡結(jié)果可能不是唯一的。D:卡諾圖中1的個數(shù)和0的個數(shù)相同。答案:卡諾圖中1的個數(shù)和0的個數(shù)相同三個D觸發(fā)器構(gòu)成模8的同步二進制加法計數(shù)器的初態(tài)為101，經(jīng)2016個時鐘后，計數(shù)器狀態(tài)為多少？（）

A:001B:110C:101D:010答案:101觸發(fā)器的輸出邏輯電平從1到0或從0到1的轉(zhuǎn)換稱為（）

A:置位B:清零C:保持D:翻轉(zhuǎn)答案:翻轉(zhuǎn)時序邏輯電路特點中，下列敘述正確的是（）。

A:電路任一時刻的輸出與輸入信號和電路原來狀態(tài)均無關(guān)B:電路任一時刻的輸出只與電路原來狀態(tài)有關(guān)C:電路任一時刻的輸出與輸入信號和電路原來狀態(tài)均有關(guān)D:電路任一時刻的輸出只與當(dāng)時輸入信號有關(guān)答案:電路任一時刻的輸出與輸入信號和電路原來狀態(tài)均有關(guān)?F(A,B,C)的兩個最小項之積=（）。

A:0B:ABC:ABCD:1答案:0描述時序邏輯電路邏輯關(guān)系的三大方程分別是（）方程、輸出方程和狀態(tài)方程。

A:邏輯B:輸入C:特性D:驅(qū)動答案:驅(qū)動可以用來實現(xiàn)并/串轉(zhuǎn)換和串/并轉(zhuǎn)換的器件是（）

A:比較器B:計數(shù)器C:全加器D:移位寄存器答案:移位寄存器一個觸發(fā)器可記錄（）位二進制代碼。

A:2B:3C:4D:1答案:1組合邏輯電路的設(shè)計是指（）。

A:已知邏輯圖，求解邏輯功能的過程B:已知邏輯圖，求解邏輯表達式的過程C:已知邏輯要求，列真值表的過程D:已知邏輯要求，求解邏輯表達式并畫邏輯圖的過程答案:已知邏輯要求，求解邏輯表達式并畫邏輯圖的過程當(dāng)邏輯函數(shù)有n個變量時，共有（）個變量取值組合。

A:2的n次方B:2nC:nD:n的平方答案:2三位二進制加法計數(shù)器的計數(shù)狀態(tài)共有（）個。

A:8B:16C:6D:4答案:8邏輯函數(shù)Y=AB'+B+A'B，化簡結(jié)果正確的是（）。

A:Y=A+BB:Y=BC:Y=AD:Y=1答案:Y=A+B下面哪種開關(guān)電路的功耗比較小？（）

A:功耗都很大B:功耗都很小C:單開關(guān)電路D:互補開關(guān)電路答案:互補開關(guān)電路DAC的最小分辨電壓5mV，最大滿刻度輸出電壓10V，則輸入數(shù)字量的位數(shù)是（）

A:13B:11C:12D:10答案:11三態(tài)門輸出高阻狀態(tài)時，（）是正確的說法。

A:電壓為高電壓B:電壓不高不低C:相當(dāng)于懸空D:電壓為低電壓答案:相當(dāng)于懸空一個容量為512×1的靜態(tài)RAM具有（）

A:地址線512根，數(shù)據(jù)線9根B:地址線9根，數(shù)據(jù)線1根C:地址線1根，數(shù)據(jù)線9根D:地址線9根，數(shù)據(jù)線512根答案:地址線9根，數(shù)據(jù)線1根觸發(fā)器功能最全面的是（）觸發(fā)器

A:RSB:DC:TD:JK答案:JK101鍵盤的編碼器輸出（）位進制代碼

A:7B:2C:6D:8答案:7欲將容量為256×1的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為（）

A:4B:8C:3D:2答案:2如果輸入脈沖頻率f=32768Hz，則需要（）位二進制加法計數(shù)器能夠產(chǎn)生1Hz的信號。

A:18B:17C:15D:16答案:15TTL單定時器型號的最后幾位數(shù)字為。（）

A:556B:7556C:7555D:555答案:555隨機存取存儲器具有（）功能

A:只讀B:讀/寫C:無讀/寫D:只寫答案:讀/寫如果希望DAC的分辨率優(yōu)于0.025%，應(yīng)選（）位的DAC

A:6B:8C:10D:12答案:12與邏輯式AB+ACD+CB’相等的式子是（）。

A:BC+A’B:AB+CB’C:AB+AD+CB’D:AB+A’C答案:AB+CB’關(guān)于半導(dǎo)體存儲器的描述，下列說法錯誤的是（）。

A:RAM有8位數(shù)據(jù)線13位地址線，則其存儲容量為8kbitB:RAM信息可以隨時寫入或讀出，斷電后信息立即丟失C:DRAM存儲的信息需要定時刷新D:ROM主要由地址譯碼器和存儲矩陣組成答案:DRAM存儲的信息需要定時刷新N位扭環(huán)形計數(shù)器的利用效率是（）。

A:2/NB:N/2NC:2N/2ND:1/2答案:2N/2N一個四輸入與非門，使其輸出為1的輸入變量取值組合有（）種。

A:1B:15C:8D:7答案:1當(dāng)兩輸入與非門輸入為（）變化時，輸出可能有競爭-冒險。

A:01→10B:00→10C:11→01D:10→11答案:01→10若要設(shè)計一個8421BCD碼計數(shù)器，應(yīng)至少選用（）個觸發(fā)器。

A:4B:10C:16D:5答案:4根據(jù)下列門電路的結(jié)構(gòu)特點，判斷（）可以用于實現(xiàn)數(shù)字信號的雙向傳輸。

A:OD門B:TTL門C:CMOS傳輸門，D:OC門答案:CMOS傳輸門，某數(shù)據(jù)采集系統(tǒng)要求模數(shù)轉(zhuǎn)換精度為0.1%，需要選擇（）位的A/D轉(zhuǎn)換器。

A:9B:7C:16D:10答案:10下列器件中具有異步置數(shù)方式的是（）。

A:74160B:74161C:74290D:74194答案:74290在二進制譯碼器中，若輸入有4位代碼，則輸出有（）個符號。

A:2B:4C:8D:16答案:16一個10位D/A轉(zhuǎn)換器，其參考電壓為3.5V，則1LSB大約等于（）。

A:3.4mVB:35mVC:13.7mVD:2.0mV答案:3.4mV在VerilogHDL語言中，如果wire型變量說明后未賦值，其缺省值是（）。

A:xB:zC:0D:1答案:zTTL門電路是采用（）設(shè)計的門電路。

A:特殊二極管B:三態(tài)門C:雙極型三極管D:單極型MOS管答案:雙極型三極管一個計數(shù)器的輸出狀態(tài)是2、4、6循環(huán)出現(xiàn),它是幾進制計數(shù)器?（

）

A:6B:2C:4D:3答案:3在VerilogHDL語言中，下列的表達式或數(shù)字格式錯誤的是（）。

A:!4’b1011=0B:5’b11001&5’b10101=5’b10001C:5’b11001+5’b10111=5’b00000D:10＝2’d10＝4’b1010答案:10＝2’d10＝4’b1010下列ADC轉(zhuǎn)換速度最慢的是（

）。

A:計數(shù)器型B:并聯(lián)比較型C:雙積分型D:逐次漸進型答案:雙積分型中規(guī)模集成雙時鐘十六進制可逆計數(shù)器是（

）。

A:74191B:74193C:74160D:74161答案:74193單穩(wěn)態(tài)觸發(fā)器有（）個穩(wěn)定狀態(tài)。

A:2B:3C:0D:1答案:1;1能實現(xiàn)數(shù)據(jù)分配的器件是（）。

A:數(shù)據(jù)選擇器B:數(shù)值比較器C:譯碼器D:編碼器答案:譯碼器某測溫系統(tǒng)的測溫范圍為-50~50℃，要求測溫精度為0.1℃，為完成對應(yīng)溫度信號的A/D轉(zhuǎn)換，所選A/D轉(zhuǎn)換器的位數(shù)應(yīng)不少于（）。

A:10位B:14位C:8位D:12位答案:10位如果將D觸發(fā)器的輸出Q’端與輸入D相連，則其輸出Q的信號頻率與CLK時鐘頻率的關(guān)系是（）。

A:四分頻B:相等C:二分頻D:二倍頻答案:二分頻VerilogHDL于（）首次成為電氣電子工程師學(xué)會IEEE標(biāo)準(zhǔn)。

A:1983年B:1995年C:2001年D:2009年答案:1995年和權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器相比，倒T型D/A轉(zhuǎn)換器的優(yōu)點是（）。

A:精度高B:電路結(jié)構(gòu)簡單C:電流建立時間短D:抗干擾能力強答案:電流建立時間短下列編碼中屬于恒權(quán)代碼的是（）。

A:5421碼B:余3碼C:ASCII碼D:格雷碼答案:5421碼用128×1位RAM擴展成1KX8位RAM時，需要（）片。

A:16B:64C:128D:8答案:64有一存儲系統(tǒng)容量為32K×16bit。設(shè)存儲器的起始地址為全0，則最高地址的十六進制地址碼為（）。

A:3FFFFB:7FFFC:11FFFD:FFF答案:3FFFF12位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量只有最低位為1時，輸出電壓為0.5mV，若輸入數(shù)字量全為1時，輸出電壓為（）。

A:2VB:4VC:6mVD:2.56V答案:2V模數(shù)轉(zhuǎn)換器輸出是（）。

A:1B:數(shù)字信號C:0D:模擬信號答案:數(shù)字信號74138有幾個使能端（）。

A:3B:1C:4D:2答案:3模數(shù)轉(zhuǎn)換器輸入是（）。

A:數(shù)字信號B:0C:1D:模擬信號答案:模擬信號74151有幾個數(shù)據(jù)端（）。

A:3B:1C:8D:4答案:8A+AFT+AYT=（）。

A:AB:TC:YD:F答案:A數(shù)字電子技術(shù)不包括（）。

A:時序邏輯電路B:穩(wěn)壓電路C:組合邏輯電路D:觸發(fā)器答案:穩(wěn)壓電路74161的特點是（）。

A:異步清零，異步置數(shù)B:異步清零，同步置數(shù)C:同步清零，異步置數(shù)D:同步清零，同步置數(shù)答案:同步清零，異步置數(shù)模數(shù)轉(zhuǎn)換器又稱為（）。

A:ADCB:MACC:ACCD:DAC答案:ADCJK觸發(fā)器輸入端是J=1，K=1時，輸出為（）。

A:0B:保持態(tài)C:1D:翻轉(zhuǎn)態(tài)答案:翻轉(zhuǎn)態(tài)4變量卡諾圖方格數(shù)為（）。

A:16B:4C:32D:8答案:16數(shù)字電子技術(shù)第一大部分電路是（）。

A:組合電路B:時序電路C:反饋電路D:放大電路答案:組合電路數(shù)模轉(zhuǎn)換器又可以稱為（）。

A:MACB:ACCC:DACD:ADC答案:DAC74161兩種典型連法是（）。

A:反饋清零法和反饋置數(shù)法B:取1法和取0法C:取模法和取權(quán)法D:代入法和反演法答案:反饋清零法和反饋置數(shù)法JK觸發(fā)器輸入端是J=0，K=0時，輸出為（）。

A:1B:保持態(tài)C:0D:翻轉(zhuǎn)態(tài)答案:保持態(tài)設(shè)計電路的控制端應(yīng)該作為（）。

A:0B:輸出端C:輸入端D:1答案:輸入端關(guān)于基本SR鎖存器特征方程表述正確的是（）。

A:和SR觸發(fā)器特征方程相同B:和D觸發(fā)器特征方程相同C:包含約束方程D:和T觸發(fā)器特征方程相同答案:包含約束方程比十進制數(shù)10D小的數(shù)是()。

A:八進制數(shù)10QB:8421BCD碼00010000C:二進制數(shù)10BD:十六進制數(shù)10H答案:二進制數(shù)10B###八進制數(shù)10Q對可以自啟動的計數(shù)器以下敘述正確的是()。

A:通電后立刻進入計數(shù)狀態(tài)B:通電后經(jīng)若干時鐘周期后一定能進入計數(shù)狀態(tài)C:能夠自動進行計數(shù)D:進入計數(shù)狀態(tài)后不會再進入無效狀態(tài)答案:進入計數(shù)狀態(tài)后不會再進入無效狀態(tài)###通電后經(jīng)若干時鐘周期后一定能進入計數(shù)狀態(tài)下列BCD碼中有權(quán)碼有()。

A:余3BCDB:格雷(循環(huán))碼C:8421BCDD:5211BCD答案:8421BCD###5211BCD下列二進制數(shù)中是奇數(shù)的有()。

A:10111011111101B:00010000110111010C:00101001111110101D:1000000011110101答案:00101001111110101###1000000011110101###10111011111101用門電路進行組合邏輯電路設(shè)計可能進行的步驟有()。

A:畫出狀態(tài)轉(zhuǎn)換圖B:畫出邏輯圖C:列真值表和寫出邏輯函數(shù)式D:邏輯函數(shù)化簡與轉(zhuǎn)換答案:列真值表和寫出邏輯函數(shù)式###邏輯函數(shù)化簡與轉(zhuǎn)換###畫出邏輯圖對于555定時器以下敘述正確的是()。

A:它是一種純數(shù)字集成電路B:它的主要用途是計數(shù)器C:結(jié)構(gòu)中用于分壓的三個串聯(lián)電阻值都為5kΩ而得名D:它既可用作脈沖整形也可用作脈沖的產(chǎn)生答案:結(jié)構(gòu)中用于分壓的三個串聯(lián)電阻值都為5kΩ而得名;它既可用作脈沖整形也可用作脈沖的產(chǎn)生下列說法中能正確地描述模擬信號的是()。

A:模擬信號的變化在時間上是離散的B:模擬信號的變化在地點是上連續(xù)的C:模擬信號的變化在數(shù)值是上連續(xù)的D:模擬信號的變化在時間上是連續(xù)的答案:模擬信號的變化在數(shù)值是上連續(xù)的###模擬信號的變化在時間上是連續(xù)的對N位寄存器以下敘述正確的是()。

A:存入一次數(shù)據(jù)后它的狀態(tài)將不會再改變B:它的狀態(tài)改變不一定按時鐘節(jié)拍進行C:它可以存儲N位二值代碼D:它需要用N個門電路構(gòu)成答案:它可以存儲N位二值代碼###它的狀態(tài)改變不一定按時鐘節(jié)拍進行DA轉(zhuǎn)換器的轉(zhuǎn)換精度包含（）

A:失調(diào)誤差B:非線性誤差C:比例系數(shù)誤差D:量化誤差答案:量化誤差###非線性誤差關(guān)于555定時器，下列說法中，正確的有（）

A:可以組成單穩(wěn)態(tài)觸發(fā)器B:可以組成施密特觸發(fā)器C:可以組成RS觸發(fā)器D:可以組成壓控振蕩器答案:可以組成壓控振蕩器;可以組成單穩(wěn)態(tài)觸發(fā)器;可以組成施密特觸發(fā)器輸出端允許直接相連（線與）的門是（）

A:普通的TTL門B:CMOS的三態(tài)門C:TTL的OC門D:普通的CMOS門答案:TTL的OC門;CMOS的三態(tài)門一個兩輸入端的門電路，當(dāng)輸入為1和0時，輸出不是1的門是（）

A:異或門B:或非門C:與非門D:同或門答案:或非門下列觸發(fā)器中，有約束條件的有（）

A:邊沿型T觸發(fā)器B:主從JK觸發(fā)器C:同步RS觸發(fā)器D:主從RS觸發(fā)器答案:同步RS觸發(fā)器###主從RS觸發(fā)器對于組合邏輯電路，下列說法正確的是（）

A:組合邏輯電路的分析就是由給定的組合邏輯電路得到其邏輯功能B:組合邏輯電路屬于小規(guī)模集成電路C:某一時刻的輸出只跟這個時刻的輸入有關(guān)D:組合邏輯電路的設(shè)計就是根據(jù)給定的邏輯功能得到組合邏輯電路答案:某一時刻的輸出只跟這個時刻的輸入有關(guān)###組合邏輯電路的分析就是由給定的組合邏輯電路得到其邏輯功能###組合邏輯電路的設(shè)計就是根據(jù)給定的邏輯功能得到組合邏輯電路下面屬于無權(quán)碼的是（）

A:8421BCD碼B:格雷碼C:5421BCD碼D:余三碼答案:格雷碼使用一片74LS290，可以實現(xiàn)模（）計數(shù)。

A:五進制B:十二進制C:十進制D:二進制答案:二進制###五進制###十進制下列數(shù)據(jù)最大的是（）

A:16B:（301）10C:（12D:（100101111）2E:（475）8答案:（100101111）2;（12;（301）10關(guān)于移位寄存器，下列說法中，正確的有（）

A:可以實現(xiàn)串-并數(shù)據(jù)的轉(zhuǎn)換B:可以實現(xiàn)數(shù)據(jù)的左移或右移C:可以實現(xiàn)數(shù)據(jù)的保存D:說法都不正確答案:可以實現(xiàn)數(shù)據(jù)的保存###可以實現(xiàn)數(shù)據(jù)的左移或右移###可以實現(xiàn)串-并數(shù)據(jù)的轉(zhuǎn)換DA轉(zhuǎn)換器的主要參數(shù)有（）

A:轉(zhuǎn)換精度B:輸入電阻C:輸出電阻D:分辨率答案:分辨率###轉(zhuǎn)換精度使用一片74LS161及必要的門，可以實現(xiàn)模（）計數(shù)。

A:十五進制B:二十進制C:十進制D:十二進制答案:十二進制###十五進制###十進制只讀存儲器在結(jié)構(gòu)上包含（）

A:地址譯碼電路B:存儲矩陣C:加法器D:輸入/輸出控制電路答案:存儲矩陣###地址譯碼電路###加法器下列不是編碼器的邏輯功能()

A:把二進制數(shù)轉(zhuǎn)換成十進制數(shù)B:把十進制數(shù)轉(zhuǎn)換成二進制數(shù)C:將某種信息轉(zhuǎn)換成相應(yīng)的二進制代碼D:把二進制代碼轉(zhuǎn)換成某種輸出信息答案:把十進制數(shù)轉(zhuǎn)換成二進制數(shù);把二進制代碼轉(zhuǎn)換成某種輸出信息;把二進制數(shù)轉(zhuǎn)換成十進制數(shù)下列輸入變量取值中，能使F=∑m（0,1,2,4,6,11）的值為1的是（）

A:0010B:0011C:1010D:0110答案:0010###0110函數(shù)F=AB+BC，下列輸入能使F=1的是（）

A:ABC=111B:ABC=110C:ABC=010D:ABC=000答案:ABC=111###ABC=110關(guān)于時序邏輯電路分析，描述正確的是（）。

A:根據(jù)電路的狀態(tài)圖或時間圖，就可以用文字歸納出電路的邏輯功能B:根據(jù)電路圖，寫出輸出函數(shù)表達式，就可以分析出電路的功能C:時序邏輯電路分析的第一步是寫出電路的輸出函數(shù)和激勵函數(shù)表達式D:根據(jù)激勵函數(shù)表達式，就可以描述電路的功能答案:時序邏輯電路分析的第一步是寫出電路的輸出函數(shù)和激勵函數(shù)表達式;根據(jù)電路的狀態(tài)圖或時間圖，就可以用文字歸納出電路的邏輯功能組合邏輯電路包含的邏輯門（）。

A:RS觸發(fā)器B:與非門C:非門D:異或門答案:非門;與非門;異或門關(guān)于隱含表化簡法化簡原始狀態(tài)圖，描述正確的是（）。

A:關(guān)聯(lián)比較之后，才可以找到所有的等效對B:順序比較結(jié)束，就肯定可以找到所有的等效對C:原始狀態(tài)圖的化簡是指采用化簡技術(shù)從原始狀態(tài)表中消去多余狀態(tài)D:尋找等效對時，要進行兩輪比較。答案:原始狀態(tài)圖的化簡是指采用化簡技術(shù)從原始狀態(tài)表中消去多余狀態(tài);尋找等效對時，要進行兩輪比較。;關(guān)聯(lián)比較之后，才可以找到所有的等效對關(guān)于BCD碼，下面描述正確的是（）。

A:2421碼、余3碼都是一種對9的自補代碼B:2421碼、5421碼都是一種對9的自補代碼C:8421碼、余3碼都是一種有權(quán)碼D:8421碼、2421碼、5421碼都是一種有權(quán)碼答案:8421碼、2421碼、5421碼都是一種有權(quán)碼;2421碼、余3碼都是一種對9的自補代碼如下關(guān)于多路選擇器，描述正確的是（）。

A:它是一種多路輸入，多路輸出的組合邏輯電路B:它是一種多路輸入，一路輸出的時序邏輯電路C:其邏輯功能是從多路輸入數(shù)據(jù)中選中一路送至數(shù)據(jù)輸出端D:它是一種多路輸入，一路輸出的組合邏輯電路答案:它是一種多路輸入，一路輸出的組合邏輯電路;其邏輯功能是從多路輸入數(shù)據(jù)中選中一路送至數(shù)據(jù)輸出端滿足三態(tài)門特點的是（）。

A:三態(tài)門的輸出有三個狀態(tài)B:但三態(tài)門不可以實現(xiàn)總線的雙向傳送C:三態(tài)門可以實現(xiàn)總線的單向傳送D:三態(tài)門的輸出不允許有禁止?fàn)顟B(tài)答案:三態(tài)門的輸出不允許有禁止?fàn)顟B(tài)由以下門可以實現(xiàn)任何邏輯電路的邏輯門包括（）。

A:或非門B:OC與非門C:三態(tài)與非門D:與非門答案:與非門###或非門關(guān)于鐘控JK觸發(fā)器，描述正確的是（）。

A:當(dāng)JK=01時，其功能為置0B:當(dāng)JK=10時，其功能為置1C:不允許JK=00D:當(dāng)JK=11時，其功能為翻轉(zhuǎn)答案:當(dāng)JK=01時，其功能為置0;當(dāng)JK=10時，其功能為置1;當(dāng)JK=11時，其功能為翻轉(zhuǎn)建立組合邏輯電路的方法包括（）。

A:真值表方法B:分析方法C:代數(shù)化簡方法D:文字描述方法答案:真值表方法;分析方法組合邏輯電路設(shè)計的基本步驟包括（）。

A:建立給定問題的邏輯函數(shù)描述B:畫出邏輯電路圖C:優(yōu)化邏輯電路D:求出邏輯函數(shù)的標(biāo)準(zhǔn)與或表達式答案:建立給定問題的邏輯函數(shù)描述;畫出邏輯電路圖求一個邏輯函數(shù)F的對偶式，可將F中的___（）

A:“0”換成“1”,“1”換成“0”,B:變量保持不變C:原變量換成反變量，反變量換成原變量D:“·”換成“+”,“+”換成“·”答案:原變量換成反變量，反變量換成原變量下列狀態(tài)中，可以用數(shù)字量0和1表示的為（）。

A:事件的是與非B:開關(guān)的通與斷C:燈的亮與滅D:水流的大與小答案:開關(guān)的通與斷###燈的亮與滅###事件的是與非分析組合邏輯電路時，分析的步驟有（）。

A:分析電路的邏輯功能B:列真值表C:寫驅(qū)動方程D:寫邏輯表達式答案:寫邏輯表達式;列真值表;分析電路的邏輯功能設(shè)計一個具有三個輸入邏輯變量的邏輯函數(shù)，可以選擇（）數(shù)據(jù)選擇器。

A:八選一B:二選一C:十六選一D:四選一答案:八選一###四選一下列邏輯函數(shù)表達式每一項中，不一定包括所有輸入邏輯變量的是（）

A:最小項表達式B:最簡邏輯表達式C:與或表達式D:最簡與或表達式答案:最小項表達式下面關(guān)于D觸發(fā)器的邏輯功能，描述正確的是（）。

A:翻轉(zhuǎn)B:保持C:置1D:置0答案:置0###置1如果編碼0100表示十進制數(shù)4，則此碼不可能是（）。

A:余3循環(huán)碼B:2421BCD碼C:8421BCD碼D:5211BCD碼答案:5211BCD碼CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是（）。

A:高抗干擾能力B:高速度C:電源范圍寬D:微功耗答案:微功耗譯碼器分為（）。

A:二進制譯碼器B:顯示譯碼器C:二——十進制譯碼器D:十進制譯碼器答案:二—十進制;二進制;顯示下列器件屬于組合邏輯電路的是（）。

A:編碼器B:計數(shù)器C:數(shù)據(jù)選擇器D:寄存器答案:編碼器比較兩個一位的二進制數(shù)A=B的結(jié)果可以是（）。

A:Y=ABB:Y=A′B′C:Y=AB′D:Y=A′B答案:Y=A′B′###Y=AB與十進制數(shù)143相等的是：（）

A:（000101000011）8421BCDB:（8F）16C:（10001111）2D:（243）8答案:4對CMOS門電路，以下說法正確的是___（）

A:噪聲容限與電源電壓有關(guān)B:輸入端接510kΩ的最大電阻到地相當(dāng)于接高電平C:輸入端懸空會造成邏輯出錯D:輸入端接510Ω的最小電阻到地相當(dāng)于接低電平答案:輸入端懸空會造成邏輯出錯;輸入端接510Ω的最小電阻到地相當(dāng)于接低電平;噪聲容限與電源電壓有關(guān)下面所列的各觸發(fā)器，能夠組成移位寄存器的有（）。

A:主從結(jié)構(gòu)觸發(fā)器B:高電平觸發(fā)的觸發(fā)器C:邊沿觸發(fā)器D:SR鎖存器答案:主從結(jié)構(gòu)觸發(fā)器###邊沿觸發(fā)器觸發(fā)器功能的表示方法有（）。

A:狀態(tài)圖B:特性方程C:時序圖D:特性表答案:特性表;特性方程;狀態(tài)圖;時序圖邏輯變量只有0、1兩種取值；在正邏輯規(guī)定中分別用（）對應(yīng)表示。

A:VH、VLB:VL、VHC:低電平、高電平D:高電平、低電平答案:高;低常用的組合邏輯電路模塊有（）。

A:數(shù)值比較器B:優(yōu)先編碼器C:譯碼器D:數(shù)據(jù)選擇器答案:編碼器;譯碼器以下電路中屬于組合邏輯電路的是（）。

A:寄存器B:計數(shù)器C:數(shù)據(jù)分配器D:優(yōu)先編碼器答案:數(shù)據(jù)分配器常用的時序邏輯電路模塊有（）。

A:移位寄存器B:計數(shù)器C:寄存器D:優(yōu)先編碼器答案:計數(shù)器已知一個函數(shù)的真值表如表下，其邏輯圖是否正確？（）

A:正確B:錯誤答案:錯誤半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動能力問題。（）

A:錯誤B:正確答案:正確計數(shù)器除了能對輸入脈沖進行計數(shù)，還能作為分頻器用。（）

A:錯誤B:正確答案:正確已知電路及輸入信號ui的波形，則uO的波形是否正確？（）

A:正確B:錯誤答案:錯二極管的開關(guān)特性是利用其單向?qū)щ娦裕赐饧诱蚱珘呵掖笥趯?dǎo)通電壓時導(dǎo)通，外加反向偏壓時截止。（）

A:錯B:對答案:對某555定時器的，則輸出低電平。（）

A:正確B:錯誤答案:正確環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（）

A:錯B:對答案:對D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（）

A:正確B:錯誤答案:正確采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時，若在觸發(fā)器進入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時間的基礎(chǔ)上再展寬tW。（）

A:正確B:錯誤答案:錯誤編碼與譯碼是互逆的過程。（）

A:對B:錯答案:對3位A/D轉(zhuǎn)換器的基準(zhǔn)電壓UR=8V，輸入電壓Ui=3.2V，輸出的轉(zhuǎn)換結(jié)果d2d1d0=011。（）

A:錯B:對答案:對組合邏輯電路如下，則其功能為多數(shù)表決。（）

A:正確B:錯誤答案:正確任意兩個最小項之積為0。（）

A:錯誤B:正確答案:正確若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（）

A:錯誤B:正確答案:錯誤異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（）

A:正確B:錯誤答案:正確下圖所示時序邏輯電路不能自啟動（）

A:錯誤B:正確答案:錯誤用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（）

A:正確B:錯誤答案:錯誤施密特觸發(fā)器有兩個穩(wěn)態(tài)。（）

A:正確B:錯誤答案:正確基本RS觸發(fā)器只能由與非門電路組成，用或非門是不能實現(xiàn)的。（）

A:錯B:對答案:錯D/A轉(zhuǎn)換器的最大輸出電壓的絕對值可達到基準(zhǔn)電壓UREF。（）

A:對B:錯答案:錯555構(gòu)成的多諧振蕩器如圖所示，，已知，則其占空比為51.2%。（）

A:正確B:錯誤答案:錯誤任意兩個最小項之積為1。（）

A:正確B:錯誤答案:錯誤當(dāng)電源斷掉后又接通，RAM中原存的信息不會改變。（）

A:錯B:對答案:錯權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡單且便于集成工藝制造，因此被廣泛使用。（）

A:正確B:錯誤答案:錯誤目前國際上制造FPGA的廠商有（）。

A:ActelB:AlteraC:XilinxD:LatticeE:ATMEL答案:ATMEL###Actel###Altera###Lattice###Xilinx下列關(guān)于雙積分型A/D轉(zhuǎn)換器的說法正確的是（）。

A:轉(zhuǎn)換速度快B:抗干擾能力強C:分辨率高D:性能可靠穩(wěn)定E:電路結(jié)構(gòu)簡單答案:轉(zhuǎn)換速度快下列邏輯代數(shù)式中值為1的是（）。

A:A⊕A⊕AB:A⊕0⊕1C:A⊕1⊕AD:A⊕1⊕0⊕1⊕AE:A⊕1⊕1⊕A’答案:A⊕1⊕0⊕1⊕A###A⊕1⊕A’###A⊕A下列各種門電路中，輸出端可以并聯(lián)使用的是（）。

A:CMOS電路的OD門B:TTL電路的OC門C:TTL電路的三態(tài)輸出門D:推拉式輸出級的TTL門E:互補輸出結(jié)構(gòu)的CMOS門答案:TTL電路的OC門;TTL電路的三態(tài)輸出門;CMOS電路的OD門關(guān)于74148邏輯圖描述正確的是（）。

A:有1個輸入使能端。B:有1個輸出使能端。C:有8個輸入端。D:有1個工作狀態(tài)端。答案:有1個輸出使能端###有1個工作狀態(tài)端###有8個輸入端###有1個輸入使能端F=m0+m1+m2+m3+m4+m5+m6+m7使用卡諾圖化簡法結(jié)果不是（）。

A:ACB:BDC:1D:0答案:0###AC###BD74161擴展方式有（）。

A:并行擴展B:串行擴展C:異步擴展D:同步擴展答案:同步擴展;異步擴展2421BCD碼11101011表示十進制數(shù)不是（）。

A:75B:66C:54D:96答案:66###96###54###75F=m0+m1+m2+m3使用卡諾圖化簡法結(jié)果不是（）。

A:ADB:1C:0D:AB答案:0###AD###AB單穩(wěn)態(tài)觸發(fā)器輸出端包括（）。

A:0狀態(tài)B:單穩(wěn)態(tài)C:高阻態(tài)D:1狀態(tài)答案:0狀態(tài)###1狀態(tài)###單穩(wěn)態(tài)關(guān)于門電路構(gòu)成的施密特觸發(fā)器描述正確的是（）。

A:包括兩個電阻B:包括兩個非門C:包括兩個電容D:包括兩個電感答案:包括兩個非門###包括兩個電阻關(guān)于74151邏輯圖描述正確的是（）。

A:有3個輸出端。B:有1個使能端。C:有8個數(shù)據(jù)端。D:有3個地址端。答案:有8個數(shù)據(jù)端###有3個地址端###有1個使能端關(guān)于卡諾圖包圍圈描述正確的是（）。

A:包圍“1”的個數(shù)越多越好。B:包圍圈的個數(shù)越少越好。C:包圍“1”的個數(shù)可以是1，2，4，8，16。D:“1”可以重復(fù)被包圍。答案:包圍“1”的個數(shù)可以是1，2，4，8，16。;包圍圈的個數(shù)越少越好。;包圍“1”的個數(shù)越多越好。;“1”可以重復(fù)被包圍。8421BCD碼01100101表示十進制數(shù)不是（）。

A:56B:68C:76D:65答案:56###76###68CB555定時器有14個管腳。

A:對B:錯答案:錯全體最小項之和恒為1。

A:錯B:對答案:對74160是同步十進制加法計數(shù)器。

A:錯B:對答案:對數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。

A:對B:錯答案:對PN結(jié)具有單向?qū)щ娦浴?/p>

A:正確B:錯誤答案:正確字母字符"B"對應(yīng)的ASCII碼為1100010B(62H)。

A:錯B:對答案:錯根據(jù)存儲數(shù)據(jù)的原理不同，觸發(fā)器可分為靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。

A:錯B:對答案:對RAM是只讀存儲器。

A:正確B:錯誤答案:錯誤74LS08是雙4輸入與門。

A:對B:錯答案:錯把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。

A:錯B:對答案:錯二進制、八進制、十六進制和十進制數(shù)相互轉(zhuǎn)換的共同規(guī)則是整數(shù)部分只能轉(zhuǎn)換成整數(shù)，小數(shù)部分只能轉(zhuǎn)換成小數(shù)。

A:對B:錯答案:對組合邏輯電路的表示方法有真值表、邏輯函數(shù)表達式、卡諾圖和狀態(tài)轉(zhuǎn)換圖。

A:對B:錯答案:錯74LS20有16個管腳。

A:錯B:對答案:錯74LS86是雙4輸入異或門。

A:對B:錯答案:錯用2片容量為16K×8的RAM構(gòu)成容量為32K×8的RAM是位擴展。

A:對B:錯答案:錯同或門即異或非門。

A:錯B:對答案:對設(shè)邏輯表達式A?B=B?C，則A=C。

A:錯B:對答案:錯純凈半導(dǎo)體稱為本征半導(dǎo)體。

A:正確B:錯誤答案:錯誤十進制整數(shù)轉(zhuǎn)化為八進制采用乘8取整法。

A:對B:錯答案:錯當(dāng)禁止譯碼時，二進制譯碼器的所有輸出端均為低電平。

A:錯B:對答案:錯RAM的片選信號=“0”時被禁止讀寫。（）

A:正確B:錯誤答案:錯誤CP=0時，JK觸發(fā)器的導(dǎo)引門被封鎖，從而觸發(fā)器狀態(tài)不變。（）

A:錯誤B:正確答案:錯誤一個邏輯函數(shù)的全部最小項之和恒為0。（）

A:錯B:對答案:錯輸入全為低電平“0”，輸出也為“0”時，必為“與”邏輯關(guān)系。（）

A:錯誤B:正確答案:錯誤格雷碼相鄰兩個代碼之間只有一位不同。（）

A:錯B:對答案:對DAC的輸入數(shù)字量的位數(shù)越多，分辯能力越低。（）

A:對B:錯答案:錯ADC0809二進制數(shù)據(jù)輸出是三態(tài)的，允許直接連CPU的數(shù)據(jù)總線。（）

A:對B:錯答案:對量化的兩種方法中舍尾取整法較好些。（）

A:錯B:對答案:錯用移位寄存器可以構(gòu)成8421BCD碼計數(shù)器。（）

A:錯誤B:正確答案:錯誤同步RS觸發(fā)器的約束條件是：R＋S=0。（）

A:正確B:錯誤答案:錯誤GAL可實現(xiàn)時序邏輯電路的功能，也可實現(xiàn)組合邏輯電路的功能。（）

A:錯B:對答案:對EPROM是采用浮柵技術(shù)工作的可編程存儲器。（）

A:對B:錯答案:對十進制計數(shù)器是用十進制數(shù)碼“0～9”進行計數(shù)的。（）

A:對B:錯答案:錯逐次比較型模數(shù)轉(zhuǎn)換器轉(zhuǎn)換速度最慢。（）

A:對B:錯答案:錯無關(guān)項對最終的邏輯結(jié)果無影響，因此可任意視為0或1。（）

A:對B:錯答案:對可編程邏輯器件的寫入電壓和正常工作電壓相同。（）

A:對B:錯答案:錯原碼轉(zhuǎn)換成補碼的規(guī)則就是各位取反、末位再加1。（）

A:錯誤B:正確答案:錯誤或邏輯關(guān)系是“有0出0，全1出1”。（）

A:對B:錯答案:錯1024×1位的RAM中，每個地址中只有1個存儲單元。（）

A:錯B:對答案:對二進制計數(shù)中各位的基是2，不同數(shù)位的權(quán)是2的冪。（）

A:錯誤B:正確答案:正確當(dāng)4個相鄰小方格組成一個大方格，合并后的與項可消去兩個變量。（）

A:正確B:錯誤答案:正確余三碼表示的一位十進制數(shù)轉(zhuǎn)換為8421碼，無關(guān)項有6個。（）

A:錯誤B:正確答案:正確設(shè)計包含無關(guān)條件的組合邏輯電路時,無關(guān)最小項對電路的簡化沒有任何作用。（）

A:錯B:對答案:對用邏輯門構(gòu)成的電路就是組合邏輯電路。()

A:正確B:錯誤答案:錯誤8421碼是一種二進制代碼表示的二進制數(shù)。（）

A:正確B:錯誤答案:錯誤4路選擇器就是從4個輸入信號里總能得到一個有效信號。（）

A:正確B:錯誤答案:錯誤小規(guī)模組合邏輯電路設(shè)計步驟四步都不可以缺少。（）

A:正確B:錯誤答案:錯誤用或非門可以實現(xiàn)任意邏輯函數(shù)的功能。()

A:錯B:對答案:對;錯74193芯片是模16二進制可逆計數(shù)器芯片。（）

A:正確B:錯誤答案:正確設(shè)計一個模4加減可逆計數(shù)器需要用4個觸發(fā)器。（）

A:錯誤B:正確答案:錯誤Moore電路和Mealy電路的輸入輸出截然不同。（）

A:正確B:錯誤答案:錯誤設(shè)計包含無關(guān)條件的組合邏輯電路時，利用無關(guān)項有利于輸出函數(shù)化簡，使電路更簡化。（）

A:對B:錯答案:對兩片四路選擇器和適當(dāng)邏輯門可以實現(xiàn)一位全加器。（）

A:正確B:錯誤答案:正確邏輯函數(shù)與邏輯變量之間的關(guān)系是由或、與、非3種基本運算決定的。（）

A:正確B:錯誤答案:正確3/8譯碼器的輸出，任何時候有且只有一個有效。（）

A:錯誤B:正確答案:錯誤利用反演規(guī)則可以使等式的證明減少一半。（）

A:正確B:錯誤答案:錯誤邏輯函數(shù)表達式化簡可以采用卡諾圖作為工具。（）

A:錯誤B:正確答案:正確由與非門構(gòu)成的基本RS觸發(fā)器不允許RS=11。（）

A:正確B:錯誤答案:錯誤3/8譯碼器的輸入，控制信號所有組合至少包括5種組合。（）

A:錯誤B:正確答案:正確二進制譯碼器相當(dāng)于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（）

A:錯B:對答案:對BCD碼有多種,8421BCD碼僅是其中之一種。（）

A:正確B:錯誤答案:正確三極管的開關(guān)時間主要與三極管PN結(jié)結(jié)電容大小有關(guān)。（）

A:正確B:錯誤答案:正確CMOSOD門(漏極開路門)的輸出端可以直接相連實現(xiàn)“線與”功能。（）

A:錯誤B:正確答案:正確給出邏輯函數(shù)的任一種表示形式就可以求出其他表示形式。（）

A:錯誤B:正確答案:正確組合邏輯電路中的每一個門實際上都是一個存儲單元。（）

A:正確B:錯誤答案:錯誤卡諾圖是真值表的另一種形式，具有唯一性。（）

A:對B:錯答案:對（觸發(fā)器項目描述）一個觸發(fā)器有兩種可能的輸出狀態(tài)，要么是1，要么是0。（）

A:錯誤B:正確答案:正確多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）

A:對B:錯答案:對邏輯函數(shù)最小項中，每個邏變量要以原變量或反變量形式出現(xiàn)一次。（）

A:錯誤B:正確答案:正確三極管非門電路中的三極管主要工作在放大狀態(tài)。（）

A:正確B:錯誤答案:錯誤若兩個函數(shù)具有不同的邏輯函數(shù)式則兩個邏輯函數(shù)必然不相等。（）

A:錯B:對答案:錯卡諾圖相鄰兩個方格所代表的最小項只有一個變量不同。（）

A:錯誤B:正確答案:正確BCD碼就是8421BCD碼。（）

A:錯B:對答案:錯單穩(wěn)態(tài)電路也有兩個穩(wěn)態(tài)，它們分別是高電平1態(tài)和低電平0態(tài)。（）

A:錯B:對答案:錯卡諾圖越大，消去的乘積項數(shù)越多。（）

A:正確B:錯誤答案:正確用ROM可以實現(xiàn)各種組合邏輯函數(shù)。在設(shè)計實現(xiàn)時，只需列出真值表，邏輯函數(shù)的輸入作為存儲內(nèi)容，輸出作為地址，將內(nèi)容按地址寫入ROM即可。（）

A:對B:錯答案:錯基本RS觸發(fā)器具有“不定”問題（）???

A:對B:錯答案:對用D鎖存器不能構(gòu)成移位寄存器。（）

A:錯B:對答案:對?觸發(fā)器有兩個穩(wěn)定狀態(tài)，一個是現(xiàn)態(tài)，一個是次態(tài)。（）?

A:正確B:錯誤答案:正確DRAM中存儲的數(shù)據(jù)如果不進行周期性的刷新，其數(shù)據(jù)將會丟失；而SRAM中存儲的數(shù)據(jù)無需刷新，只要電源不斷電就可以永久保存。（）

A:對B:錯答案:對同步時序電路的工作速度高于異步時序電路。（）

A:錯B:對答案:對將Intel2114(1k*4位)RAM擴展成為16k*8位的存儲器，需要Intel2114芯片的片數(shù)以及需要增加的地址線條數(shù)分別為32片和4條。（）

A:正確B:錯誤答案:正確當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象，稱為競爭。由競爭而可能產(chǎn)生輸出干擾毛刺的現(xiàn)象稱為冒險。（）?

A:錯B:對答案:對功耗是門電路重要參數(shù)之一。功耗有靜態(tài)和動態(tài)之分。所謂靜態(tài)功耗是指電路輸出沒有狀態(tài)轉(zhuǎn)換時的功耗。而電路在輸出發(fā)生狀態(tài)轉(zhuǎn)換時的功耗稱為動態(tài)功耗。（）

A:對B:錯答案:對?為了防止邏輯門損壞，所有邏輯門的輸出都不允許用線直接相連。（）

A:對B:錯答案:對?二進制代碼中8421BCD碼、格雷碼等都是有權(quán)碼，而余3碼、余3循環(huán)碼等都是無權(quán)碼。（）

A:對B:錯答案:錯某電視機水平——垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，構(gòu)成此分頻器至少需要9個觸發(fā)器。（）???

A:錯B:對答案:錯格雷碼中任意兩個相鄰數(shù)的代碼只有一位碼元不同。（）

A:對B:錯答案:對RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能。（）?

A:錯誤B:正確答案:錯誤脈沖觸發(fā)的JK觸發(fā)器在工作時，對輸入信號有約束條件JK=0。（）

A:正確B:錯誤答案:正確邏輯函數(shù)式Y(jié)=B'+ABC已經(jīng)是最簡與或表達式。（）

A:錯誤B:正確答案:錯誤卡諾圖化簡得到的最簡與或式是唯一的。（）

A:錯B:對答案:錯用3個JK觸發(fā)器，可以構(gòu)成十進制加法計數(shù)器。（）

A:錯B:對答案:錯邏輯代數(shù)中用“1”和“0”分別表示兩種邏輯狀態(tài)，二者無大小之分。（）

A:對B:錯答案:對和SR鎖存器相比，電平觸發(fā)的觸發(fā)器增加了cp電平控制，電平可以是高電平也可以是低電平。（）

A:對B:錯答案:對某個組合邏輯電路存在競爭現(xiàn)象時不一定會產(chǎn)生尖峰脈沖。（）

A:正確B:錯誤答案:錯誤因為邏輯函數(shù)式A+B+AB=A+B，所以AB=0成立。（）

A:錯B:對答案:錯在需要使用普通編碼器的場合，可以用優(yōu)先編碼器替代。（）

A:正確B:錯誤答案:正確該邏輯表達式的推導(dǎo)過程是成立的：Y=(AB+CD)'=(AB)'(CD)'=(A'+B')(C'+D')。（）

A:對B:錯答案:A基于SRAM的FPGA在每次上電后必須進行一次配置。（）

A:對B:錯答案:對由于施密特觸發(fā)電路的滯回特性和輸出電平轉(zhuǎn)換過程的負反饋作用，所以輸出電壓波形的邊緣得到明顯的改善。（）

A:錯B:對答案:錯穩(wěn)定多諧振蕩電路振蕩頻率的最有效的方法是提高阻容元件的精度。（）

A:錯B:對答案:錯在二進制運算中，減去某個數(shù)可以用加上它的反碼來代替。（）

A:錯B:對答案:錯觸發(fā)器有2個穩(wěn)態(tài)，因此存儲8位二進制信息需要4個觸發(fā)器。（）

A:錯B:對答案:錯若干個三態(tài)門輸出端接在同一條總線上，可以通過使能端控制分時進行工作。（）

A:對B:錯答案:對時序邏輯電路任一時刻的輸出信號不僅取決于當(dāng)時的輸入信號，還與以前的輸入有關(guān)。（）

A:錯B:對答案:對超前進位加法器與串行進位加法器比較而言，優(yōu)點是速度快，各個輸出之間的延遲表較小，缺點是電路結(jié)構(gòu)比較復(fù)雜。（）

A:對B:錯答案:對CMOS傳輸門屬于雙向器件，它的輸入端和輸出端可以互易使用。（）

A:對B:錯答案:對TTL邏輯門的噪聲容限表示邏輯門的帶負載能力。（）

A:錯B:對答案:錯(111010)_補碼=(-6)_10。（）

A:錯B:對答案:對組合邏輯電路中的競爭-冒險現(xiàn)象主要是因為電路未達到最簡。（）

A:對B:錯答案:錯(-27)10=(111011)_原碼=(100101)_補碼。（）

A:對B:錯答案:對單穩(wěn)態(tài)電路的主要應(yīng)用有波形整形、波形鑒幅和定時。（）

A:對B:錯答案:錯在D/A轉(zhuǎn)換器通常用分辨率和轉(zhuǎn)換誤差來描述轉(zhuǎn)換精度。（）

A:對B:錯答案:對與門輸入的有效電平是低電平。（）

A:錯B:對答案:對555定時器內(nèi)部有一個三極管。（）

A:對B:錯答案:錯異或關(guān)系和同或關(guān)系或為反關(guān)系。（）

A:對B:錯答案:對或非門輸入的有效電平是高電平。（）

A:錯B:對答案:對異或門可以做非門。（）

A:對B:錯答案:對74121的7腳是電源。（）

A:錯B:對答案:錯74121的4腳是輸出端。（）

A:錯B:對答案:錯與非門輸入的有效電平是低電平。（）

A:錯B:對答案:對74138是八線-三線編碼器。（）

A:錯B:對答案:錯74283是四位加法運算器。（）

A:錯B:對答案:對關(guān)于FPGA，你認(rèn)為：

(

)

A:只能實現(xiàn)組合邏輯電路

B:只是一個軟件程序，不能實現(xiàn)任何電路

C:只能實現(xiàn)時序邏輯電路D:組合、時序邏輯電路，均能實現(xiàn)答案:AI參考:D:組合、時序邏輯電路，均能實現(xiàn)。FPGA（現(xiàn)場可編程門陣列）是一種可編程硬件，可以通過編程實現(xiàn)各種邏輯電路，包括組合邏輯電路和時序邏輯電路。與其他可編程器件不同，F(xiàn)PGA采用了更高級的編程技術(shù)，如并行計算和流水線技術(shù)，使其在速度和性能方面具有優(yōu)勢。因此，D選項“組合、時序邏輯電路，均能實現(xiàn)”是正確的答案。'數(shù)字信號是指________。

(

)

A:時間上和數(shù)值上都連續(xù)的信號

B:時間上和數(shù)值上都離散的信號C:數(shù)值上離散的信號

D:時間上離散的信號

答案:AI參考:正確答案是B：時間上和數(shù)值上都離散的信號。\n數(shù)字信號是時間上和數(shù)值上都離散的信號。因此，答案為B。數(shù)字信號采用離散的數(shù)字量來表示信息，可以避免在模擬信號中經(jīng)常遇到的有關(guān)噪聲、失真、相位或頻率改變等許多問題。'要對298個物體進行編碼，下面那個選項可以實現(xiàn)？

(

)

A:9位二進制數(shù)

B:兩位16進制數(shù)

C:兩位八進制數(shù)D:兩位十進制數(shù)

答案:AI參考:正確選項是【B:兩位16進制數(shù)】。\n\n16進制是一種二進制編碼方式，它可以表示的數(shù)字范圍是0-9和A-F（或a-f），每個數(shù)字可以占用兩個二進制位。對于298個物體的編碼，兩位16進制數(shù)可以提供足夠的編碼空間，同時也能保證編碼的唯一性。相比之下，其他選項如9位二進制數(shù)、兩位八進制數(shù)和兩位十進制數(shù)在編碼空間和唯一性方面都不如16進制合適。'用6個觸發(fā)器，最多可構(gòu)成多少進制的計數(shù)器？

(

)

A:36進制B:12進制

C:6進制

D:64進制

答案:AI參考:正確答案是C：6進制。\n一個觸發(fā)器可以構(gòu)成一個二進制計數(shù)器，用6個觸發(fā)器最多可以構(gòu)成6個二進制計數(shù)器，也就是6進制計數(shù)器。因此，答案為C。'下列哪個函數(shù)是最小項之和的形式？（

）

A:

B:

C:D:答案:AI參考:正確選項是B:單項項之和的形式。這是因為題目中明確指出不需要進行任何分析，只需要給出正確選項，而選項B是單項項之和的形式，符合題目要求。其他選項A、C、D都與題目要求不符，因此不是正確選項。'分析下圖電路，說明該計數(shù)器是_____進制。（

）

A:5B:7C:11D:13答案:AI參考:正確答案是：D:13。\n該電路由兩個7段數(shù)碼管組成，每個數(shù)碼管顯示一位數(shù)字，所以該計數(shù)器是13進制計數(shù)器。故選D。'可以將輸出端直接并聯(lián)實現(xiàn)“線與”邏輯的門電路是哪個？

(

)

A:漏極開路的門電路；B:哪個也不可以C:互補輸出結(jié)構(gòu)的CMOS門電路；

D:所有結(jié)構(gòu)的門電路；答案:AI參考:正確答案是C:互補輸出結(jié)構(gòu)的CMOS門電路。\n互補輸出結(jié)構(gòu)的CMOS門電路輸出高電平時輸出的是低阻抗，因此可以接在多個門電路的輸出端上實現(xiàn)“線與”邏輯，而其他選項中，漏極開路的門電路、門電路本身無法實現(xiàn)邏輯運算，且非門輸出的高電平不是低阻抗，故無法實現(xiàn)“線與”邏輯，D選項雖然對所有門電路的描述較為籠統(tǒng)，但就題目中要求只能直接并聯(lián)的描述來說，C選項最為符合。因此，本題答案為C。'數(shù)制轉(zhuǎn)換：

⑴

將下列十六進制數(shù)轉(zhuǎn)換成等值的二進制數(shù)：(3D.BF)16

⑵

將下列十進制數(shù)轉(zhuǎn)換成等值的二進制數(shù)和十六進制數(shù)：(188.875)10

答案:AI參考:⑴(3D.BF)16=(01101111.11111111)2\n\n⑵(188.875)10=(0B4.5)16=(204.5)8\n\n轉(zhuǎn)換為二進制后：(204.5)8轉(zhuǎn)換為十六進制后：(38.A)16'用8選1

數(shù)據(jù)選擇器74HC151設(shè)計一個組合邏輯電路。該電路有3個輸入邏輯變量A、B、C和一個工作狀態(tài)控制變量M。當(dāng)M=0時電路實現(xiàn)“意見一致功能”（即：A、B、C狀態(tài)一致時輸出為1，否則輸出為0）；而當(dāng)M=1時電路實現(xiàn)“多數(shù)表決”功能（即：輸出與A、B、C中多數(shù)的狀態(tài)一致）。

答案:AI參考:這個問題要求用8選1數(shù)據(jù)選擇器74HC151設(shè)計一個組合邏輯電路。首先，我們需要了解74HC151的數(shù)據(jù)選擇器的功能。這個數(shù)據(jù)選擇器有8個輸入（D0-D7），一個選擇輸入（S），以及一個數(shù)據(jù)輸出（Y）。選擇輸入決定了哪些輸入會被用來驅(qū)動數(shù)據(jù)輸出。在這種情況下，我們使用這個數(shù)據(jù)選擇器來實現(xiàn)指定的組合邏輯電路。\n\n給定的功能描述如下：\n\n*當(dāng)M=0時，電路實現(xiàn)“意見一致功能”，即A、B、C狀態(tài)一致時輸出為1，否則輸出為0。\n*當(dāng)M=1時，電路實現(xiàn)“多數(shù)表決”功能，即輸出與A、B、C中多數(shù)的狀態(tài)一致。\n\n基于這些描述，我們可以設(shè)計如下邏輯電路：\n\n1.將變量A、B、C和M作為74HC151的數(shù)據(jù)輸入（D0-D7）。\n2.將A、B、C的狀態(tài)組合成一個二進制數(shù)（例如，A、B、C中最大的值對應(yīng)于二進制數(shù)的最高位，最小的值對應(yīng)于最低位）。這個二進制數(shù)作為選擇器的選擇輸入S。\n3.輸出作為數(shù)據(jù)選擇器的數(shù)據(jù)輸出（Y）。\n\n所以，74HC151的選擇輸入S決定了如何組合A、B、C的狀態(tài)。如果S等于A、B、C中最大的值，那么無論M是什么，輸出都將保持為1。否則，如果S不等于A、B、C中最大的值，那么輸出將根據(jù)M的值（M=0或M=1）是0還是1。這樣，我們就用74HC151設(shè)計了一個滿足要求的組合邏輯電路。'分析下圖電路，說明該計數(shù)器在M=0時是_____進制；在M=1時是__進制；

答案:AI參考:從圖中電路來看，這是一個計數(shù)器電路，它由多個觸發(fā)器組成，用于實現(xiàn)計數(shù)功能。要確定該計數(shù)器在M=0和M=1時的進制情況，需要分析電路中觸發(fā)器的狀態(tài)轉(zhuǎn)換。\n\n首先，根據(jù)圖中電路，當(dāng)M=0時，觸發(fā)器應(yīng)該是原樣保持，因為它處于一個觸發(fā)器的復(fù)位狀態(tài)。對于大多數(shù)觸發(fā)器，當(dāng)輸入M為0時，觸發(fā)器保持其當(dāng)前狀態(tài)不變。因此，在這種情況下，計數(shù)器應(yīng)該是保持原樣，即它仍然保留上一次的狀態(tài)（也就是它的進制是穩(wěn)定的）。\n\n接下來，當(dāng)M=1時，我們需要觀察觸發(fā)器的狀態(tài)轉(zhuǎn)換。由于電路沒有給出具體觸發(fā)器的邏輯圖和細節(jié)，我們無法確定所有觸發(fā)器的行為。但是，如果某些觸發(fā)器在M=1時狀態(tài)發(fā)生翻轉(zhuǎn)（即從0變?yōu)?或從1變?yōu)?），那么這些觸發(fā)器可能決定了計數(shù)器的進制。\n\n基于上述分析，我們可以推測該計數(shù)器在M=1時可能是二進制進制。這是因為二進制計數(shù)法中，只有0和1兩個數(shù)字符號，而在大多數(shù)觸發(fā)器中，狀態(tài)轉(zhuǎn)換通常只涉及這兩個狀態(tài)之一。\n\n然而，為了得到確切的答案，我們需要更多的電路細節(jié)和觸發(fā)器的邏輯圖。根據(jù)這些信息，我們可以更準(zhǔn)確地確定計數(shù)器的進制。'分析下圖電路的邏輯功能。

（1）根據(jù)狀態(tài)轉(zhuǎn)換圖寫出輸入方程，確定圖中A~H的取值。

A___，B___，C__

，D___，E___，F(xiàn)____，G____，H____

（2）該電路的類型是_____

a.

Moore

b.

Mealy

答案:AI參考:(1)根據(jù)狀態(tài)轉(zhuǎn)換圖，輸入方程為：\n\n輸入A為低電平，輸入B為高電平，輸入C為高電平，輸入D為低電平，輸入E為高電平，輸入F為低電平，輸入G為高電平，輸入H為高電平。\n\n因此，A的取值為低電平，B的取值為高電平，C、D、E、F、G、H的取值均為高電平。\n\n(2)根據(jù)狀態(tài)轉(zhuǎn)換圖和輸入方程，該電路的類型是Moore型。因為輸入只依賴于當(dāng)前狀態(tài)，而輸出則依賴于當(dāng)前狀態(tài)和輸入信號。因此，該電路不需要記憶當(dāng)前狀態(tài)，只需要根據(jù)當(dāng)前狀態(tài)和輸入信號進行邏輯運算。所以答案是a.Moore。'分析下圖電路的邏輯功能。

請判斷下列等式是否成立，對者選“Yes”錯者選“No”。

根據(jù)上題電路和分析結(jié)果可知：

1)

當(dāng)輸入A=0時，該電路可做4進制加法計數(shù)器（

）

2)

當(dāng)輸入A=0時，該電路可做4進制減法計數(shù)器（

）

3)

該電路可通過控制A，實現(xiàn)4進制可逆計數(shù)器（

）

答案:AI參考:根據(jù)電路圖和邏輯功能分析，我們可以得出以下結(jié)論：\n\n1.當(dāng)輸入A=0時，該電路確實可以做4進制加法計數(shù)器。這是因為在計數(shù)過程中，當(dāng)A輸入為0時，電路中的三個與非門同時成立，使得輸出Y的數(shù)值增加。由于每個輸出Y對應(yīng)一個4進制數(shù)，因此當(dāng)A為0時，電路可以實現(xiàn)4進制加法計數(shù)。\n2.對于第二個問題，當(dāng)輸入A=0時，該電路不能做4進制減法計數(shù)器。這是因為電路中的計數(shù)過程是基于加法運算，而非減法運算。當(dāng)A為0時，電路只能進行加法計數(shù)，不能進行減法計數(shù)。\n3.對于第三個問題，該電路可以通過控制A，實現(xiàn)4進制可逆計數(shù)器。這是因為該電路在A為0時可以進行加法計數(shù)，而在其他狀態(tài)下則可以進行減法計數(shù)。通過控制A的輸入，可以使得電路在加法計數(shù)和減法計數(shù)之間切換，從而實現(xiàn)可逆計數(shù)。\n\n綜上所述，答案為：\n\n1）Yes\n2）No\n3）Yes'JK觸發(fā)器現(xiàn)態(tài)為1，若要使其次態(tài)也為1，則要求輸入（）

A:J=1，任意B:J任意，K=0C:J任意，K=1D:J=0，K任意答案:AI參考:正確選項是【B:J任意，K=0】。因為JK觸發(fā)器在現(xiàn)態(tài)為1時，次態(tài)取決于輸入K和輸入J的狀態(tài)。若要使其次態(tài)也為1，輸入K必須為0，這樣才符合JK觸發(fā)器的工作原理。輸入J的狀態(tài)可以任意，因為JK觸發(fā)器在J=0、K=1的狀態(tài)下是保持狀態(tài)不變的。'用觸發(fā)器來實現(xiàn)7進制計數(shù)器，則最少所需的觸發(fā)器的個數(shù)為（）

A:4B:3C:2D:5答案:AI參考:正確選項為【B:3】。\n\n用觸發(fā)器來實現(xiàn)7進制計數(shù)器，最少需要三個觸發(fā)器，因為一個觸發(fā)器只能存儲一位二進制數(shù)，而7進制計數(shù)器的每一位需要用三個觸發(fā)器來存儲。因此，答案為B。'關(guān)于施密特觸發(fā)器，下列說法中，不正確的有（）

A:可以組成D觸發(fā)器。B:可以實現(xiàn)脈沖整形。C:可以組成單穩(wěn)態(tài)觸發(fā)器。D:可以實現(xiàn)波形變換。答案:AI參考:正確選項是【可以組成單穩(wěn)態(tài)觸發(fā)器】。\n\n施密特觸發(fā)器雖然可以用于整形脈沖，但無法實現(xiàn)波形變換，也無法組成D觸發(fā)器。盡管可以組成單穩(wěn)態(tài)觸發(fā)器，但在數(shù)字電路中，使用施密特觸發(fā)器作為單穩(wěn)態(tài)觸發(fā)器并不是很常見。在數(shù)字電路中，通常使用雙穩(wěn)態(tài)觸發(fā)器來實現(xiàn)單穩(wěn)態(tài)觸發(fā)器。因此，選項C是不正確的。'

圖示觸發(fā)器電路輸出的表達式Q為（）

A:B:C:D:答案:AI參考:選項D是正確答案。\n\n觸發(fā)器電路通常使用觸發(fā)信號作為輸入，并根據(jù)觸發(fā)信號來改變電路的狀態(tài)。在這個電路中，由于圖片中沒有提供觸發(fā)信號的詳細信息，所以無法確定Q的具體值。但是，由于電路圖示只是一個圖像，而不是一個具體的電路描述，因此可以推斷出答案為D：即觸發(fā)器電路輸出的表達式Q是一個不確定的值，需要根據(jù)具體的電路設(shè)計和觸發(fā)信號的性質(zhì)來確定。'

圖示為四選一數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，輸出邏輯函數(shù)的表達式Y(jié)為（）

A:B:C:D:答案:AI參考:輸出邏輯函數(shù)的表達式Y(jié)為：C\n\n解釋：根據(jù)題意，四選一數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，輸入為A、B、C三個選擇器輸入端，輸出為Y。由于圖示中沒有給出具體輸入值，因此無法確定具體邏輯表達式。但是根據(jù)組合邏輯電路的特性，輸出Y與輸入A、B、C之間的關(guān)系可以用邏輯函數(shù)表示出來。根據(jù)題意，選擇器輸出為四個不同狀態(tài)之一，因此輸出Y應(yīng)該是C的函數(shù)，即Y=C。所以選項C是正確的。'選擇合適的方法化簡邏輯函數(shù)的最簡與或式是（）

A:B:C:D:答案:AI參考:正確答案是D:。\n最簡與或式是指每個最小項都只出現(xiàn)一次且沒有多余的項，所以需要化簡這個邏輯函數(shù)，找到每個最小項，然后選擇合適的方法化簡即可。因此，最簡與或式是D:。'

圖示邏輯門電路的最簡與或表達式為（）

A:B:C:D:答案:AI參考:正確選項為B:\n\n該圖示邏輯門電路的最簡與或表達式為B:，即當(dāng)輸入為00時，輸出為1；當(dāng)輸入為11時，輸出為1。這種邏輯門電路被稱為NAND門電路。NAND門電路是一種最基本的邏輯門電路，它只有一個輸入和一個輸出，且具有最簡單的邏輯表達式。'

圖示為3-8譯碼器構(gòu)成的組合邏輯電路，輸出邏輯函數(shù)的表達式Y(jié)為（）

A:B:C:D:答案:AI參考:正確答案是C。\n\n根據(jù)題意，圖示為3-8譯碼器構(gòu)成的組合邏輯電路，輸出邏輯函數(shù)的表達式Y(jié)。根據(jù)組合邏輯電路的性質(zhì)，Y應(yīng)該是與輸入變量和中間變量相關(guān)的表達式，而不是依賴于具體的硬件電路結(jié)構(gòu)。因此，選項C符合題意，其他選項均不正確。\n\n因此，答案為C：圖示為3-8譯碼器構(gòu)成的組合邏輯電路，輸出邏輯函數(shù)的表達式Y(jié)是某個與輸入變量