MOOC 數字電子技術基礎-華中科技大學 中國大學慕課答案

MOOC數字電子技術基礎-華中科技大學中國大學慕課答案第1章數字邏輯概論測驗題1、問題：將二進制數(101101.11)B轉換成十進制數是選項：A、45.3B、45.75C、46.75D、48.75正確答案:【45.75】2、問題：將二進制數(101001101100)B轉換成十六進制數是選項：A、A6BB、A6CC、A6DD、E3B正確答案:【A6C】3、問題：將二進制數(101.101)B轉換成八進制數是選項：A、5.5B、5.625C、5.25D、5.75正確答案:【5.5】4、問題：將十六進制數(36.D)H轉換成十進制數是選項：A、36.13B、54.13C、36.8125D、54.8125正確答案:【54.8125】5、問題：十進制數–10的8位帶符號二進制數的原碼及補碼表示分別是選項：A、11110101，11110110B、10001010，11110110C、10001010，11110101D、10000101，11110110正確答案:【10001010，11110110】6、問題：帶符號二進制補碼01011001和11010011所表示的十進制數分別為選項：A、89，–90B、39，–90C、89，–45D、39，–45正確答案:【89，–45】7、問題：用8位二進制補碼計算12+21所得結果為選項：A、01011111B、00010111C、00100001D、10101100正確答案:【00100001】8、問題：用8位二進制補碼計算–121–29時，所得結果產生溢出，若出現溢出，解決辦法是只有進行位擴展。選項：A、不會B、會C、不確定D、可能不會正確答案:【會】9、問題：十進制數8的5421BCD碼表示為。選項：A、1000B、1110C、1011D、1010正確答案:【1011】10、問題：字符Y的ASCII碼的十六進制數表示為選項：A、4DB、59C、4FD、79正確答案:【59】11、問題：將十六進制數(4E.C)H轉換成二進制數是。選項：A、01001110.0110B、01001110.11C、11100100.11D、01001110.0011正確答案:【01001110.11】12、問題：8位無符號二進制數(11111111)B所對應的十進制數是。選項：A、127B、256C、255D、-1正確答案:【255】13、問題：8位二進制補碼(11111111)B所對應的十進制數真實值是。選項：A、127B、256C、255D、-1正確答案:【-1】14、問題：8位無符號二進制數可以表示的最大十進制數為256。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】15、問題：對于一個帶符號的二進制數，其最高位表示符號位，其余部分表示數值位，所以一個用補碼表示的4位帶符號二進制數1001表示的是十進制數–1。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】16、問題：二進制碼1010轉換成格雷碼為1111。對嗎？選項：A、正確B、錯誤正確答案:【正確】17、問題：二進制代碼中8421BCD碼、格雷碼等都是有權碼，而余3碼、余3循環(huán)碼等都是無權碼。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】18、問題：當關注各信號之間的邏輯關系而不用考慮數字電路的翻轉特性時，可將數字波形畫成理想的波形。選項：A、正確B、錯誤正確答案:【正確】19、問題：選項：A、正確B、錯誤正確答案:【錯誤】20、問題：將十進制數轉換為二進制數，整數部分和小數部分需要分開進行。整數部分的轉換方法是連續(xù)除以2直到商為0，每一步的余數作為二進制數的一位數字，最先獲得的余數是二進制數的最低位，最后獲得的是其最高位；小數部分的轉換方法是連續(xù)乘以2直到滿足誤差要求，每一步取乘積的整數部分作為二進制數的一位數字，同樣地，最先獲得的整數部分是二進制數的最低位，最后獲得的是其最高位。此說法對嗎？選項：A、正確B、錯誤正確答案:【錯誤】21、問題：無符號二進制數1001和0011的差等于0110，對嗎？選項：A、正確B、錯誤正確答案:【正確】22、問題：無符號二進制數1001和0101的乘積等于(101101)B，對嗎？選項：A、正確B、錯誤正確答案:【正確】23、問題：十進制數–25的8位二進制補碼表示為(11100111)B，對嗎？選項：A、正確B、錯誤正確答案:【正確】24、問題：8位二進制補碼所表示的數值范圍為–256~+255，對嗎？選項：A、正確B、錯誤正確答案:【錯誤】25、問題：格雷碼10110轉換為二進制碼后是11011，對嗎？選項：A、正確B、錯誤正確答案:【正確】26、問題：字符S的ASCII碼值（1010011）在最高位設置奇校驗位后，它的二進制表示為11010011，對嗎？選項：A、正確B、錯誤正確答案:【正確】27、問題：將一個八進制數寫成（803.64），對嗎？選項：A、正確B、錯誤正確答案:【錯誤】第2章邏輯代數測驗題1、問題：以下表達式中符合邏輯運算法則的是。選項：A、B、C、D、A+1=1正確答案:【A+1=1】2、問題：邏輯表達式A+BC=。選項：A、A+BB、A+CC、(A+B)(A+C)D、B+C正確答案:【(A+B)(A+C)】3、問題：的反函數是選項：A、B、C、D、正確答案:【】4、問題：函數選項：A、的對偶式為。B、C、D、正確答案:【】5、問題：函數L=AB+B+BCD=。選項：A、1B、BC、A+BD、0正確答案:【B】6、問題：最小項的邏輯相鄰項為。選項：A、ABCDB、C、D、正確答案:【】7、問題：標準與或式是由構成的邏輯表達式。選項：A、與項相或B、最小項相或C、最大項相與D、或項相與正確答案:【最小項相或】8、問題：當時，同一邏輯函數的兩個最小項＝。選項：A、0B、1C、D、正確答案:【0】9、問題：選項：A、0B、1C、nD、正確答案:【1】10、問題：設，為函數F的兩個最大項，=。選項：A、0B、C、D、1正確答案:【1】11、問題：四個邏輯相鄰的最小項合并，可以消去_________個因子；選項：A、1B、2C、3D、4正確答案:【2】12、問題：4變量邏輯函數的卡諾圖中，有_________個方格與對應的方格相鄰選項：A、1B、2C、3D、4正確答案:【4】13、問題：函數,,的卡諾圖表示如下，他們之間的邏輯關系是_________。選項：A、B、C、D、正確答案:【】14、問題：若邏輯函數則F和G相與的結果為_________選項：A、B、1C、ABD、0正確答案:【】15、問題：若邏輯函數則F和G相或的結果為_________。選項：A、B、1C、ABD、0正確答案:【1】16、問題：選項：A、B、C、D、正確答案:【】17、問題：邏輯函數的結果為.選項：A、AB、BC、D、正確答案:【B】18、問題：求一個邏輯函數L的對偶式時，下列說法不正確的是.選項：A、把L中的“與”換成“或”，“或”換成“與”B、常數中的“1”換成“0”，“0”換成“1”C、保持原式中的運算順序不變。D、原變量換成反變量，反變量換成原變量。正確答案:【原變量換成反變量，反變量換成原變量?！?9、問題：將邏輯函數展開為最小項的標準形式，總共有_______個最小項。選項：A、5B、6C、7D、8正確答案:【7】20、問題：如果規(guī)定只能使用非門或者2輸入與非門來實現L=AB+AC，則正確的邏輯圖是.選項：A、B、C、D、正確答案:【】21、問題：如果規(guī)定只能使用非門和2輸入與非門來實現,則正確的邏輯圖是.選項：A、B、C、D、正確答案:【】22、問題：已知函數L(A，B，C，D)的卡諾圖如圖所示，則函數L的最簡與-或表達式為。選項：A、B、C、D、正確答案:【】23、問題：已知函數L(A，B，C，D)的卡諾圖如圖所示，則函數L的最簡與-或表達式為。選項：A、B、C、D、正確答案:【】24、問題：已知函數L(A，B，C，D)的卡諾圖如圖所示，則函數L的最簡與-或表達式為。選項：A、B、C、D、正確答案:【】25、問題：下列等式成立的是。選項：A、AB+AC+BC=AB+BCB、(A+B)(A+C)=A+BCC、A+AB=AD、正確答案:【(A+B)(A+C)=A+BC#A+AB=A#】26、問題：已知A+B=A+C，則B=C。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】27、問題：已知AB=AC，則B=C。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】28、問題：n個變量的最小項是包含全部n個變量的乘積項，在乘積項中每個變量只能以原變量的形式出現一次.對嗎？選項：A、正確B、錯誤正確答案:【錯誤】29、問題：用卡諾圖化簡一個邏輯函數，得到的最簡與或式可能不是唯一的。對嗎？選項：A、正確B、錯誤正確答案:【正確】30、問題：。對嗎？選項：A、正確B、錯誤正確答案:【正確】第3章組合邏輯電路測驗題1、問題：電路如圖所示，輸出端L的表達式為。選項：A、B、L=ABCC、D、正確答案:【】2、問題：由開關組成的邏輯電路如圖所示，設開關A、B分別有如圖所示為0”和“1”兩個狀態(tài)，則電燈F亮的邏輯式為。選項：A、B、C、D、正確答案:【】3、問題：分析下圖所示電路，輸出函數F的表達式為。選項：A、B、F=A+BC、D、F=AB正確答案:【】4、問題：下圖中，A、B為某邏輯電路的輸入波形，Y為輸出波形，則該邏輯電路為。選項：A、或非門B、與非門C、與門D、同或門正確答案:【或非門】5、問題：已知二變量輸入邏輯門的輸入A、B和輸出F的波形如圖所示，則該邏輯電路為。選項：A、與非門B、異或門C、同或門D、無法判斷正確答案:【無法判斷】6、問題：一個十六路數據選擇器，其地址輸入（選擇控制端輸入）端有_______個。選項：A、16B、2C、4D、8正確答案:【4】7、問題：一個譯碼器若有100個譯碼輸出端，則譯碼器地址輸入端至少有_______個。選項：A、100B、6C、7D、8正確答案:【7】8、問題：下列電路中，屬于組合邏輯電路的是__________。選項：A、計數器B、觸發(fā)器C、寄存器D、譯碼器正確答案:【譯碼器】9、問題：用四選一數據選擇器實現函數，應使。選項：A、B、C、D、正確答案:【】10、問題：組合邏輯電路中的競爭冒險是由______引起的。選項：A、門電路的延時B、觸發(fā)器的延時C、最小項D、最大項正確答案:【門電路的延時】11、問題：如圖所示電路中，Y(A,B,C)的最小項表達式是（）選項：A、Y=m(0,1,2,3,4)B、Y=m(1,2,3,4)C、Y=m(5,6,7)D、Y=m(3,5,6,7)正確答案:【Y=m(5,6,7)】12、問題：一位8421BCD碼譯碼器的數據輸入線與譯碼輸出線的組合是。選項：A、4:6B、1:10C、4:10D、2:4正確答案:【4:10】13、問題：設計一個對1000個符號進行二進制編碼，則至少要位二進制數碼。選項：A、3B、10C、11D、1000正確答案:【10】14、問題：設計一個裁判表決電路。裁判組由三個人組成：主裁判A、副裁判B和C。在判定一次比賽的結果時必須按照如下原則：只有當兩個或兩個以上裁判支持，并且其中有一個為主裁判時，比賽結果的裁決才有效。令A、B、C為1表示支持，為0表示反對。裁決Y為1表示有效，為0表示無效。下列表達式中能夠實現該電路功能的是。選項：A、Y=ABCB、Y=A+B+CC、Y=A+BCD、Y=AB+AC正確答案:【Y=AB+AC】15、問題：當七段顯示譯碼器的七個輸出端狀態(tài)為abcdefg=0011111時（高電平有效），譯碼器輸入狀態(tài)（8421BCD碼）應為____________。選項：A、0011B、0110C、0101D、0100正確答案:【0110】16、問題：下列表達式中不存在競爭冒險的有。選項：A、B、C、D、正確答案:【】17、問題：函數，當變量的取值為。將不出現冒險現象。選項：A、B=C=1B、B=C=0C、A=1，C=0D、A=0，B=0正確答案:【B=C=0】18、問題：設計一個4輸入的二進制碼奇校驗電路，需要個異或門。選項：A、2B、3C、4D、5正確答案:【3】19、問題：用3-8線譯碼器74HC138可以構成6-64線譯碼器，需要片74HC138。選項：A、7B、8C、9D、10正確答案:【9】20、問題：為了使74HC138正常工作，使能輸入端、和的電平應是。選項：A、110B、100C、111D、011正確答案:【100】21、問題：多路數據分配器可以直接由來實現。選項：A、編碼器B、譯碼器C、多路數據選擇器D、多位加法器正確答案:【譯碼器】22、問題：用兩片4位比較器74HC85串聯(lián)接成8位數值比較器時，低位片中的、、所接的電平應為。選項：A、110B、100C、111D、001正確答案:【001】23、問題：如圖所示電路中，Y的最小項表達式是選項：A、Y=m(0,1,2,3,4)B、Y=m(1,2,3,4,7,8,13,14)C、Y=m(1,2,4,5,6,7)D、Y=m(1,2,4,7,8,11,13,14)正確答案:【Y=m(1,2,4,7,8,11,13,14)】24、問題：邏輯函數L的卡諾圖如圖所示，以下關于L的最簡與或表達式正確的是.選項：A、B、C、D、正確答案:【】25、問題：邏輯函數L的卡諾圖如圖所示，以下關于L的最簡與或表達式正確的是.選項：A、B、C、D、正確答案:【】26、問題：邏輯函數L的卡諾圖如圖所示，以下關于L的最簡或與表達式正確的是.選項：A、B、C、D、正確答案:【】27、問題：邏輯函數L的卡諾圖如圖所示，以下關于L的最簡與或表達式正確的是.選項：A、B、C、D、正確答案:【】28、問題：下圖是能夠對兩個一位二進制數的大小進行比較的電路，下述說法正確的是.選項：A、當AB時，L1=1，L2=0，L3=0.B、當AB時，L1=0，L2=0，L3=1.C、當A=B時，L1=0，L2=1，L3=0.D、當AB時，L1=0，L2=0，L3=1.E、當AB時，L1=1，L2=0，L3=0.正確答案:【當AB時，L1=1，L2=0，L3=0.#當A=B時，L1=0，L2=1，L3=0.#當AB時，L1=0，L2=0，L3=1.】29、問題：實現兩個一位二進制數相加的電路叫全加器。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】30、問題：實現兩個一位二進制數和來自低位的進位相加的電路叫全加器。對嗎？選項：A、正確B、錯誤正確答案:【正確】31、問題：組合邏輯電路通常由邏輯門和觸發(fā)器組合而成。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】32、問題：普通編碼器的2個或2個以上的輸入同時為有效信號時，輸出將出現錯誤編碼。對嗎？選項：A、正確B、錯誤正確答案:【正確】33、問題：當2個或2個以上的輸入同時為有效信號時，優(yōu)先編碼器將只對優(yōu)先級別高的輸入進行編碼。對嗎？選項：A、正確B、錯誤正確答案:【正確】34、問題：串行進位加法器的缺點是運算速度慢，優(yōu)點是電路結構簡單。超前進位加法器的優(yōu)點是運算速度快，缺點是電路結構復雜。對嗎？選項：A、正確B、錯誤正確答案:【正確】35、問題：當一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現象，稱為競爭。由競爭而可能產生輸出干擾毛刺的現象稱為冒險。對嗎？選項：A、正確B、錯誤正確答案:【正確】36、問題：常用的消除組合邏輯電路中競爭冒險的方法有三種：發(fā)現并消除可能出現的互補變量運算、增加選通控制信號和使用濾波電路。對嗎？選項：A、正確B、錯誤正確答案:【正確】37、問題：二進制譯碼器的作用是將輸入的代碼譯成特定的信號輸出。對嗎？選項：A、正確B、錯誤正確答案:【正確】第6章VerilogHDL測驗題1、問題：阻塞性賦值運算符為（）。選項：A、=B、=C、=D、==正確答案:【=】2、問題：非阻塞性賦值運算符為（）。選項：A、=B、==C、=D、=正確答案:【=】3、問題：在verilogHDL中，下列語句哪個不是條件語句？（）選項：A、if-elseB、caseC、casezD、repeat正確答案:【repeat】4、問題：在verilogHDL中，下列語句哪個不是循環(huán)語句？（）選項：A、whileB、forC、casezD、repeat正確答案:【casez】5、問題：已知a=2’b10，b=3’b110，那么{a,b}＝（）選項：A、5’b11010B、4’b1000C、5’b10110D、3’b110正確答案:【5’b10110】6、問題：已知a=3'b101，b=5'b11001，那么{b,a}＝（）選項：A、5’b11110B、5’b11001C、8’b11001101D、8’b10111001正確答案:【8’b11001101】7、問題：已知a=4’b1010，b=4’b1100，那么ab＝（）選項：A、4’b1010B、4’b0110C、4’b1000D、1正確答案:【4’b1000】8、問題：已知a=4’b1010，b=4’b1100，那么(ab)＝（）選項：A、4’b1010B、1’b1C、4’b1000D、1’b0正確答案:【1’b0】9、問題：下列語句中，不屬于并行語句的是（）選項：A、過程語句B、assign語句C、元件例化語句D、case語句正確答案:【case語句】10、問題：下列VerilogHDL程序所描述的電路是（）moduleMED(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ=DATA;endendmodule選項：A、D觸發(fā)器B、T觸發(fā)器C、RAMD、寄存器正確答案:【D觸發(fā)器】11、問題：如下VerilogHDL程序所描述的是一個觸發(fā)器，對它的描述正確的是（）moduleFF(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ=DATA;endendmodule選項：A、該觸發(fā)器對CLK信號的高電平敏感。B、該觸發(fā)器對CLK信號的低電平敏感。C、該觸發(fā)器對CLK信號的上升沿敏感。D、該觸發(fā)器對CLK信號的下降沿敏感。正確答案:【該觸發(fā)器對CLK信號的上升沿敏感。】12、問題：下列VerilogHDL程序所描述的是一個計數器，該計數器的模是（）modulecount(CLK,OUT);inputCLK;outputreg[3:0]OUT;always@(negedgeCLK)beginif(OUT==4'd11)OUT=0;elseOUT=OUT+1;endendmodule選項：A、16B、11C、12D、3正確答案:【12】13、問題：在語句assignY=sel?0:1;中，當sel=0時，Y的值為()選項：A、0B、1C、zD、x正確答案:【1】14、問題：在連續(xù)賦值語句中被賦值的變量應該定義為哪種數據類型()選項：A、wireB、regC、timeD、以上均可正確答案:【wire】15、問題：在VerilogHDL中，下列標識符不正確的是()。選項：A、CountB、_2to1MUXC、INITIALD、Real?正確答案:【Real?】16、問題：隨著EDA技術的不斷完善與成熟，()設計方法更多的被應用于VerilogHDL設計當中。選項：A、電路圖B、自底向上C、自頂向下D、以上均可正確答案:【自頂向下】17、問題：基于EDA技術的現代電子系統(tǒng)設計流程為：原理圖/HDL文本輸入→功能仿真→()→布局布線→()→編程下載→硬件測試。正確的是()。①功能仿真②時序仿真③邏輯綜合④配置⑤分配管腳選項：A、①⑤B、③②C、⑤①D、④②正確答案:【③②】18、問題：對語句assignY=sel?A:B;進行邏輯綜合，得到的硬件電路為()選項：A、編碼器B、譯碼器C、數值比較器D、數據選擇器正確答案:【數據選擇器】19、問題：下列VerilogHDL程序所描述電路是（）moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule選項：A、D觸發(fā)器B、T觸發(fā)器C、寄存器D、三態(tài)門正確答案:【三態(tài)門】20、問題：下列VerilogHDL程序所描述電路功能是（）moduleDataflow(A,En,Y);input[2:0]A;//輸入端口聲明inputEn;//輸入端口聲明output[7:0]Y;//輸出端口聲明assignY[0]=~(En~A[2]~A[1]~A[0]);assignY[1]=~(En~A[2]~A[1]A[0]);assignY[2]=~(En~A[2]A[1]~A[0]);assignY[3]=~(En~A[2]A[1]A[0]);assignY[4]=~(EnA[2]~A[1]~A[0]);assignY[5]=~(EnA[2]~A[1]A[0]);assignY[6]=~(EnA[2]A[1]~A[0]);assignY[7]=~(EnA[2]A[1]A[0]);endmodule選項：A、8/3線編碼器B、3/8線譯碼器C、加法器D、數據選擇器正確答案:【3/8線譯碼器】21、問題：下列VerilogHDL程序所描述電路功能是（）moduleShiftReg(Q,Din,CP,CLR_);inputDin;//SerialDatainputsinputCP,CLR_;//ClockandResetoutputreg[3:0]Q;//Registeroutputalways@(posedgeCPornegedgeCLR_)if(!CLR_)Q=4'b0000;elsebegin//ShiftrightQ[0]=Din;Q[3:1]=Q[2:0];endendmodule選項：A、移位寄存器B、并行寄存器C、計數器D、分頻器正確答案:【移位寄存器】22、問題：有限狀態(tài)機FSM分為組合和時序兩種類型。選項：A、正確B、錯誤正確答案:【錯誤】23、問題：VerilogHDL程序模塊是以module開始，以endmodule結尾的。選項：A、正確B、錯誤正確答案:【正確】24、問題：在模塊中如果沒有明確地說明輸入、輸出端口的數據類型，則其缺省值是位寬為1位的wire型變量。選項：A、正確B、錯誤正確答案:【正確】25、問題：在串行語句塊中，阻塞賦值語句按照它們在塊中排列的順序依次執(zhí)行，即前一條語句沒有完成賦值之前，后面的語句不可能被執(zhí)行。選項：A、正確B、錯誤正確答案:【正確】26、問題：相等運算符（＝＝）與全等運算符（＝＝＝）的用法一樣，沒有任何區(qū)別。選項：A、正確B、錯誤正確答案:【錯誤】27、問題：下面是用過程賦值語句為異或門和與門建模寫的一段程序，該程序正確嗎？moduleGate(X1,X2,Y,Overflow);//designblockinputX1,X2;outputY,Overflow;initialbegin#10Y=X1^X2;overflow=X1X2;end;endmodule;選項：A、正確B、錯誤正確答案:【錯誤】28、問題：下面是對兩個8位二進制數的大小進行比較的程序，該程序正確嗎？modulecomparator(AGTB,AEQB,ALTB,A,B);outputAGTB,AEQB,ALTB;input[7:0]A,B;alwaysif(AB)AGTB=1elseif((AB)ALTB=1elseAEQB;endmodule選項：A、正確B、錯誤正確答案:【錯誤】29、問題：下面是將輸入的4位二進制數轉換成為兩個8421BCD碼的程序，該程序正確嗎？module_4bitBIN2bcd(Bin,BCD1,BCD0);input[3:0]Bin;outputreg[3:0]BCD1,BCD0;always@(Bin)begin{BCD1,BCD0}=8'h00;if(Bin10)beginBCD1=4'h0;BCD0=Bin;endelsebeginBCD1=4'h1;BCD0=Bin-4'd10;endendendmodule選項：A、正確B、錯誤正確答案:【正確】30、問題：下面是一個4位的雙向移位寄存器程序，該程序正確嗎？moduleUniversalShift(S1,S0,Din,Dsl,Dsr,Q,CP,CLR_);inputS1,S0;//SelectinputsinputDsl,Dsr;//SerialDatainputsinputCP,CLR_;//ClockandResetinput[3:0]Din;//ParallelDatainputoutput[3:0]Q;//Registeroutputreg[3:0]Q;always@(posedgeCPornegedgeCLR_)if(~CLR_)Q=4'b0000;elsecase({S1,S0})2'b00:Q=Q;//Nochange2'b01:Q={Dsr,Q[3:1]};//Shiftright2'b10:Q={Q[2:0],Dsl};//Shiftleft2'b11:Q=Din;//Parallelloadinputendcaseendmodule選項：A、正確B、錯誤正確答案:【正確】第4章?鎖存器和觸發(fā)器測驗題1、問題：如下圖所示電路構成的鎖存器，以下哪組R,S輸入信號將導致相應信號撤銷后，電路進入不確定狀態(tài)選項：A、0，0B、0，1C、1，0D、1，1正確答案:【1，1】2、問題：指出下圖所示電路構成的鎖存器為哪種類型的鎖存器？選項：A、RS鎖存器B、門控RS鎖存器C、邏輯門控D鎖存器D、傳輸門控D鎖存器正確答案:【邏輯門控D鎖存器】3、問題：下圖是D鎖存器定時圖，在中，表示輸入信號D建立時間的是，表示輸入信號D保持時間的是。選項：A、B、C、D、正確答案:【】4、問題：以下關于鎖存器和觸發(fā)器描述正確的是選項：A、鎖存器和觸發(fā)器都是脈沖電平敏感器件B、鎖存器和觸發(fā)器都是脈沖邊沿敏感器件C、鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件D、鎖存器是脈沖邊沿敏感器件，觸發(fā)器是脈沖電平敏感器件正確答案:【鎖存器是脈沖電平敏感器件，觸發(fā)器是脈沖邊沿敏感器件】5、問題：試指出下圖所示電路對CP信號的敏感類型選項：A、高電平B、低電平C、上升沿D、下降沿正確答案:【上升沿】6、問題：已知某觸發(fā)器的電路結構如下圖所示，請指出該觸發(fā)器屬于以下哪種類型的觸發(fā)器選項：A、主從觸發(fā)器B、維持阻塞觸發(fā)器C、利用傳輸延遲的觸發(fā)器D、SR觸發(fā)器正確答案:【維持阻塞觸發(fā)器】7、問題：下圖是D觸發(fā)器的定時圖，表示輸入信號D建立時間的是，表示輸入信號D保持時間的是。選項：A、、B、、C、、D、、正確答案:【、】8、問題：如圖所示維持阻塞D觸發(fā)器電路圖中，紅色字體標注的反饋線中哪條線為置1維持線。選項：A、AB、BC、CD、D正確答案:【A】9、問題：當輸入端S和R為，由或非門構成的基本SR鎖存器會出現不穩(wěn)定狀態(tài)。選項：A、S=1，R=0B、S=0，R=1C、S=1，R=1D、S=0，R=0正確答案:【S=1，R=1】10、問題：當輸入端S和R為，由或非門構成的基本SR鎖存器保持原狀態(tài)不變。選項：A、S=1，R=0B、S=0，R=1C、S=1，R=1D、S=0，R=0正確答案:【S=0，R=0】11、問題：用或非門構成的基本SR鎖存器，其特性方程中，約束條件為SR=0。這說明兩個輸入信號。選項：A、不能同時為0B、不能同時為1C、可以同時為1D、可以同時為0正確答案:【不能同時為1】12、問題：當輸入端和為，由與非門構成的基本SR鎖存器會出現不穩(wěn)定狀態(tài)。選項：A、=1,=0B、=0,=1C、=1,=1D、=0,=0正確答案:【=0,=0】13、問題：對于門控D鎖存器來說，在條件下，輸出端Q總是等于輸入的數據D選項：A、使能脈沖之前B、使能脈沖期間C、使能脈沖之后的瞬間D、任何時候正確答案:【使能脈沖期間】14、問題：觸發(fā)器有個穩(wěn)定狀態(tài)，它可以存儲1位二進制碼，存儲8位二進制信息需要個觸發(fā)器選項：A、1,2B、2,2C、2,4D、2,8正確答案:【2,8】15、問題：觸發(fā)器被清零（復位）后，Q和端的狀態(tài)分別為和。選項：A、0，0B、0，1C、1，0D、1，1正確答案:【0，1】16、問題：觸發(fā)器的輸出邏輯電平從1到0或從0到1的轉換稱為選項：A、置位B、清零C、翻轉D、保持正確答案:【翻轉】17、問題：觸發(fā)器CP輸入端的三角形符號指的是選項：A、低電平有效輸入B、高電平有效輸入C、邊沿觸發(fā)D、電平觸發(fā)正確答案:【邊沿觸發(fā)】18、問題：下降沿觸發(fā)的邊沿JK觸發(fā)器在CP下降沿到來之前J=1、K=0，而CP下降沿到來之后變?yōu)镴=0、K=1，則觸發(fā)器的狀態(tài)為選項：A、0B、1C、狀態(tài)不變D、狀態(tài)不確定正確答案:【1】19、問題：假定鎖存器的初始狀態(tài)為0。對于下圖所示的電路和輸入波形，輸出端Q的波形圖為。選項：A、B、C、D、正確答案:【】20、問題：假設電路的初始狀態(tài)為Q=1，對于下圖所示的電路和輸入波形，輸出端Q和的波形圖為。選項：A、B、C、D、正確答案:【】21、問題：在下圖中，假設觸發(fā)器的初態(tài)均為0，則Q的波形圖為。選項：A、B、C、D、正確答案:【】22、問題：在下圖中，假設觸發(fā)器的初態(tài)為0，則Q的波形圖為。選項：A、B、C、D、正確答案:【】23、問題：用CMOS電路74HCT02或非門構成消除機械開關抖動影響的電路及開關S由位置A到B時波形如圖所示，試確定Q端的波形為。選項：A、B、C、D、正確答案:【】24、問題：在下圖中，假設所有觸發(fā)器的初態(tài)均為0，則在時鐘脈沖CP的作用下，Q1、Q0的波形圖為。選項：A、B、C、D、正確答案:【】25、問題：下圖是D鎖存器定時圖，下列說法正確的是。選項：A、表示輸入數據信號D的建立時間。B、表示輸入數據信號D的保持時間。C、表示使能信號E脈沖寬度的最小值。D、表示輸出信號對輸入信號的響應延遲時間，即輸出Q從低電平到高電平對信號D的延遲時間E、表示輸出信號對輸入信號的響應延遲時間，即輸出Q從高電平到低電平對信號E的延遲時間。正確答案:【表示輸入數據信號D的建立時間。#表示輸入數據信號D的保持時間。#表示使能信號E脈沖寬度的最小值。#表示輸出信號對輸入信號的響應延遲時間，即輸出Q從低電平到高電平對信號D的延遲時間#表示輸出信號對輸入信號的響應延遲時間，即輸出Q從高電平到低電平對信號E的延遲時間?！?6、問題：由D觸發(fā)器構成JK觸發(fā)器的電路是.選項：A、B、C、D、正確答案:【#】27、問題：在下圖所示電路中，能完成T觸發(fā)器邏輯功能的電路有.選項：A、B、C、D、正確答案:【##】28、問題：在圖示電路中，能完成的邏輯功能的電路有.選項：A、B、C、D、正確答案:【##】29、問題：在圖示電路中，能完成的邏輯功能的電路有.選項：A、B、C、D、正確答案:【#】30、問題：JK觸發(fā)器在JK輸入信號的作用下可以工作在4個狀態(tài)——置1，置0，保持和翻轉。選項：A、正確B、錯誤正確答案:【正確】31、問題：JK觸發(fā)器當JK都為1時，下一個狀態(tài)維持與現態(tài)一致。選項：A、正確B、錯誤正確答案:【錯誤】32、問題：T觸發(fā)器的下一狀態(tài)與T輸入信號保持一致。選項：A、正確B、錯誤正確答案:【錯誤】33、問題：SR觸發(fā)器輸入信號的約束條件為S+R=0。選項：A、正確B、錯誤正確答案:【錯誤】34、問題：觸發(fā)器的狀態(tài)通常指輸出端的狀態(tài)。選項：A、正確B、錯誤正確答案:【錯誤】35、問題：由或非門構成的基本SR鎖存器在S=1、R=0時，將使鎖存器進入置位狀態(tài)。選項：A、正確B、錯誤正確答案:【正確】36、問題：由與非門構成的基本SR鎖存器在=1、=0時，將使鎖存器進入置位狀態(tài)。選項：A、正確B、錯誤正確答案:【錯誤】37、問題：下圖所示D鎖存器，只有當使能端E=1時，輸入端D的值才會影響到Q的狀態(tài)選項：A、正確B、錯誤正確答案:【正確】38、問題：JK觸發(fā)器有使輸出不確定的輸入條件。選項：A、正確B、錯誤正確答案:【錯誤】39、問題：邊沿JK觸發(fā)器在輸入J=K=1時，如果CP信號的頻率為32kHz，則Q端輸出脈沖的頻率為16kHz。選項：A、正確B、錯誤正確答案:【正確】40、問題：對于有異步置位端的D觸發(fā)器，當異步置位信號無效時，在CP信號的作用下，才能響應D端的輸入。選項：A、正確B、錯誤正確答案:【正確】41、問題：觸發(fā)器的傳輸延遲時間說明了輸出端Q對于CP有效跳變沿響應時所需的時間。選項：A、正確B、錯誤正確答案:【正確】42、問題：所有觸發(fā)器的建立時間都不為零。選項：A、正確B、錯誤正確答案:【正確】43、問題：觸發(fā)器的保持時間是指在有效電平轉換之前，數據必須保持不變的時間間隔。選項：A、正確B、錯誤正確答案:【錯誤】44、問題：鎖存器和觸發(fā)器都屬于雙穩(wěn)態(tài)電路，它們存在兩個穩(wěn)定狀態(tài)，從而可存儲、記憶1位二進制數據。對嗎？選項：A、正確B、錯誤正確答案:【正確】45、問題：雖然傳輸門控D鎖存器和邏輯門控D鎖存器的電路結構不同，但邏輯功能是完全相同的。對嗎？選項：A、正確B、錯誤正確答案:【正確】46、問題：下圖兩個非門構成的電路就是一個最基本的的雙穩(wěn)態(tài)電路。在接通電源后，它可能隨機地進入0狀態(tài)或1狀態(tài)，且能長期保持這一位二進制數據不變。但因為沒有控制機構，所以無法在工作時改變和控制它的狀態(tài)，從而不能作為存儲電路使用。對嗎？選項：A、正確B、錯誤正確答案:【正確】47、問題：觸發(fā)器的電路結構與邏輯功能沒有必然聯(lián)系。同一種邏輯功能的觸發(fā)器可以用不同的電路結構來實現；同一種電路結構的觸發(fā)器可以實現不同的邏輯功能。對嗎？選項：A、正確B、錯誤正確答案:【正確】48、問題：如果在時鐘脈沖CP=1期間，由于干擾的原因，使觸發(fā)器的數據輸入信號經常有變化，此時不能選用TTL主從型結構的觸發(fā)器，而應該選用邊沿型或維持阻塞結構的觸發(fā)器。對嗎？選項：A、正確B、錯誤正確答案:【正確】第5章?時序邏輯電路測驗題1、問題：一個8421BCD碼計數器至少需要個觸發(fā)器。選項：A、3B、4C、5D、10正確答案:【4】2、問題：五個D觸發(fā)器構成基本環(huán)形計數器，其有效循環(huán)狀態(tài)數為。選項：A、5B、10C、25D、32正確答案:【5】3、問題：三個D觸發(fā)器構成模8的同步二進制加法計數器的初態(tài)為，經2016個時鐘后，計數器狀態(tài)為。選項：A、B、C、D、正確答案:【】4、問題：有一同步時序電路，由三個上升沿觸發(fā)的D觸發(fā)器構成，其控制輸入，由輸出，則此序列為。選項：A、1110010B、1100101C、1001011D、1100010E、1100011F、1001001正確答案:【1001011】5、問題：如圖所示，異步計數器進入穩(wěn)定狀態(tài)之后，計數器能出現的最大數為。選項：A、B、C、D、】6、問題：某時序電路的狀態(tài)轉換圖如圖所示，若輸入序列X=110101（從最左邊的位依次輸入）時，設起始狀態(tài)為，則輸出序列為。選項：A、101101B、111101C、11101D、10110正確答案:【101101】7、問題：某時序電路的狀態(tài)圖如圖所示，該電路至少需要個控制輸入端。選項：A、1B、2C、3D、4正確答案:【2】8、問題：已知一個序列101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0101011010輸出Z：0001000010則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為選項：）A、B、C、D、正確答案:【】9、問題：用n個觸發(fā)器構成計數器，可得到的最大計數容量（即計數模）為。選項：A、nB、2nC、D、正確答案:【】10、問題：如圖所示的數字邏輯部件。其中各方框中均是用模N的計數器作N次分頻器，則A處的頻率是400kHz，B處的頻率是40kHz，C處的頻率是。選項：A、400HzB、400kHzC、500HzD、40kHzE、2500HzF、25kHz正確答案:【2500Hz】11、問題：一個四位二進制減法計數器的起始值為1001，經過100個時鐘脈沖作用之后的值為。選項：A、1100B、0100C、1101D、0101正確答案:【0101】12、問題：某時序電路的輸入為X，輸出為Z，狀態(tài)按表如下所示，則該電路的邏輯功能是。排序，其狀態(tài)轉換真值選項：A、模3可逆計數器B、模4加法計數器C、模4減法計數器D、模4可逆計數器正確答案:【模3可逆計數器】13、問題：有一雙向移位寄存器，高位在左，低位在右，欲將存放在該移位寄存器中的二進制數乘上十進制數選項：A、1，則需將該移位寄存器中的數左移位。B、3C、2D、4E、8正確答案:【2】14、問題：有選項：，兩個狀態(tài)，條件可確定和不等價。A、輸出相同B、輸出不同C、狀態(tài)相同D、狀態(tài)不同正確答案:【輸出不同】15、問題：如圖所示同步時序電路的初始狀態(tài)為00，以下三個選項中分別是和輸出Z對應于的波形圖，其中不正確。、選項：A、B、C、D、正確答案:【】16、問題：同步時序電路中觸發(fā)器的數目為N，狀態(tài)數為M，則兩者的關系為。選項：A、B、C、D、正確答案:【】17、問題：某同步時序電路的狀態(tài)圖如下圖所示，用D觸發(fā)器設計時的最簡激勵方程組為,電路能否自啟動。選項：A、B、C、D、正確答案:【】18、問題：狀態(tài)圖如圖所示，電路的輸入為A，輸出為Y，試用兩個上升沿觸發(fā)的JK觸發(fā)器設計該電路，要求電路使用的門電路最少。則各個觸發(fā)器的激勵方程及輸出方程為。選項：A、B、C、D、正確答案:【】19、問題：一個模6計數器，其狀態(tài)轉換關系如下圖，用T觸發(fā)器設計時的最簡激勵方程組為,電路能否自啟動。選項：A、B、C、D、正確答案:【】20、問題：時序電路如圖所示，分析電路確定電路的有效循環(huán)狀態(tài)數為，能否自啟動。選項：A、6，能B、5，能C、6，不能D、5，不能正確答案:【6，能】21、問題：時序電路如圖所示，分析電路確定電路的有效循環(huán)狀態(tài)數為，能否自啟動。選項：A、6，不能B、5，不能C、7，能D、6，能正確答案:【7，能】22、問題：狀態(tài)圖如圖所示，電路的輸入為A，輸出為Y，試用下降沿觸發(fā)的D觸發(fā)器設計該電路，則各個觸發(fā)器的激勵方程及輸出方程為。選項：A、B、C、D、正確答案:【】23、問題：已知可以重疊檢測101序列檢測器的輸入序列、輸出序列如下，其狀態(tài)圖為。輸入A：010101101輸出Z：000101001選項：A、B、C、D、正確答案:【】24、問題：已知不可以重疊檢測101序列檢測器的輸入序列、輸出序列如下，其狀態(tài)圖為。輸入A：0101011010輸出Z：0001000010選項：A、B、C、D、正確答案:【】25、問題：用觸發(fā)器實現下圖所示輸出波形，每一個和的周期內，可以等分為段時間間隔相等的狀態(tài)，需要電路有種狀態(tài)來實現。選項：A、3，3B、4,2C、4,4D、3,4正確答案:【4,4】26、問題：在某計數器的輸出端觀察到如圖所示的波形，該計數器的模為。選項：A、5B、6C、7D、8正確答案:【6】27、問題：電路如圖所示，假設初始狀態(tài)=000。由FF1和FF0構成的電路是進制計數器。這個電路為進制計數器。選項：A、3，5B、3，6C、4，6D、4，8正確答案:【3，6】28、問題：某時序電路的狀態(tài)圖如圖所示，設電路的初始狀態(tài)為00，當序列A=110010自左至右輸入時，該電路輸出Z的序列為。選項：A、011101B、101011C、101110D、101101正確答案:【101101】29、問題：已知時序電路的狀態(tài)表如下表所示。如果電路的初始狀態(tài)為a，輸入信號A依次是1010111，試確定電路經歷的狀態(tài)，及輸出序列。選項：A、abababdc，0101110B、abababdc，0101010C、ababebdc，0101010D、abcbabdc，0111010正確答案:【abababdc，0101010】30、問題：分析下圖所示電路，判斷啟動信號過后，電路輸出的狀態(tài)依次為。選項：A、B、C、D、正確答案:【】31、問題：電路如圖所示。輸入依次為，則電路構成模7計數器。選項：A、0111B、1000C、1010D、1001正確答案:【1001】32、問題：電路如圖所示。輸入依次為，則電路構成模174計數器。選項：A、01010110B、01010000C、01010010D、01010011正確答案:【01010010】33、問題：由三個觸發(fā)器構成的移位寄存器狀態(tài)轉換圖如圖所示，現要設計一個模3的移位型計數器，狀態(tài)分配可能是。選項：A、B、C、D、正確答案:【#】34、問題：電路如圖所示，經CP脈沖作用后，欲使，則A、B輸入應為。選項：A、A=0,B=0B、A=0,B=1C、A=1,B=0D、A=1,B=1正確答案:【A=0,B=0#A=1,B=1】35、問題：圖示電路。選項：A、是同步時序電路B、能產生0111序列C、可作模4計數器D、電路能自啟動正確答案:【是同步時序電路#能產生0111序列#可作模4計數器#電路能自啟動】36、問題：任何一個同步時序邏輯電路的結構和功能可以用下面的函數表達式完整地描述。選項：A、輸入方程B、輸出方程C、特性方程D、時鐘方程E、激勵方程F、狀態(tài)轉換方程正確答案:【輸出方程#激勵方程#狀態(tài)轉換方程】37、問題：下圖所示電路是。選項：A、同步B、異步C、遞增D、遞減E、模10F、模16G、不能自啟動H、能自啟動正確答案:【異步#遞增#模16#能自啟動】38、問題：描述同步時序電路的方程組有激勵方程組、轉換方程組和輸出方程組，而描述異步時序電路的方程組除了以上三類之外，還多了一類時鐘信號方程組，不過異步時序電路的這三類方程組與同步時序電路的這三類方程組相同。這個說法正確嗎？選項：A、正確B、錯誤正確答案:【錯誤】39、問題：用D鎖存器不能構成移位寄存器，這個說法正確嗎？選項：A、正確B、錯誤正確答案:【正確】40、問題：同步計數器和異步計數器比較，同步計數器的顯著優(yōu)點是工作速度快。這個說法正確嗎？選項：A、正確B、錯誤正確答案:【正確】41、問題：在圖(a)所示電路中，CP脈沖的頻率為2kHz，則輸出端Q的頻率為4kHz；圖(b)所示電路中，CP脈沖的頻率為4kHz，則輸出端Q的頻率為4kHz。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】42、問題：某電視機水平–垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉換為60Hz的脈沖，構成此分頻器至少需要9個觸發(fā)器。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】43、問題：根據最簡二進制狀態(tài)表確定輸出函數表達式時，與所選觸發(fā)器的類型無關。選項：A、正確B、錯誤正確答案:【正確】44、問題：時序電路的根本特征是它任意時刻的輸出不僅取決于當時的輸入，而且還取決于電路原來的狀態(tài)。因此，除了時鐘CP外，沒有輸入變量的電路不是時序電路。選項：A、正確B、錯誤正確答案:【錯誤】45、填空題：已知狀態(tài)表如下表所示，輸入為，其狀態(tài)圖為。正確答案:【A】46、填空題：試分析下圖所示同步時序電路，其正確的狀態(tài)圖是。正確答案:【A】47、填空題：試分析下圖所示同步時序電路，其狀態(tài)圖是。正確答案:【B】48、填空題：試分析下圖所示同步時序電路，其狀態(tài)圖是。正確答案:【B】49、填空題：已知一個序列1101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0110110110輸出Y：0000100100則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為S0）正確答案:【A】50、填空題：已知一個序列1101檢測器，若該檢測器的輸入序列和輸出序列如下：輸入A：0110110110輸出Y：0000100000則以下兩個狀態(tài)圖中，是該檢測器的狀態(tài)圖。（初始狀態(tài)為）正確答案:【B】第7章邏輯門電路測驗題1、問題：CMOS門電路如圖所示，則輸出端F對A、B的正邏輯表達式為。選項：A、B、C、D、正確答案:【】2、問題：圖(a)所示CMOS電路，其邏輯功能可用以下中的邏輯符號表示？選項：A、B、C、D、正確答案:【】3、問題：CMOS反相器的負載電容，功耗電容，電源電壓，輸入矩形波的頻率為1MHz，則反相器的動態(tài)功耗為。選項：A、1.3WB、1.09WC、1.09mWD、1.3mW正確答案:【1.3mW】4、問題：基本的BiCMOS反相器電路的輸出采用了兩個雙極型BJT管構成。選項：A、互補式輸出級B、推拉式輸出級C、D、正確答案:【推拉式輸出級】5、問題：已知74LS04的參數為：74ALS04的參數為：相器和4個74LS04反相器嗎？選項：則用一個74LS04反相器驅動兩個74ALS04反A、能B、不能正確答案:【能】6、問題：電路如下圖所示，輸出L與輸入A、B和C的邏輯表達式為。選項：A、B、C、D、正確答案:【】7、問題：由OD異或門和OD與非門構成的電路如圖所示，已知輸出低電平時的最大輸出電流，輸出高電平時的漏電流,則上拉電阻的最小值為。選項：A、0.15kΩB、1.2kΩC、60kΩD、930kΩ正確答案:【1.2kΩ】8、問題：由OD異或門和OD與非門構成的電路如圖所示，則輸出與輸入的邏輯關系式為。選項：A、B、C、D、正確答案:【】9、問題：相比TTL器件，以下是一些關于CMOS邏輯門的說法，不正確的是。選項：A、CMOS器件的噪聲容限較小B、CMOS器件的靜態(tài)功耗較低C、CMOS邏輯門通常會接輸入、輸出保護電路D、普通CMOS邏輯門不能實現線與正確答案:【CMOS器件的噪聲容限較小】10、問題：下圖所示電路實現的邏輯功能為。選項：A、與非門B、或非門C、與門D、或門正確答案:【或非門】11、問題：某邏輯門輸入端A、B和輸出端L的波形如圖所示，則L與A、B之間的邏輯關系是。選項：A、與非B、或C、異或D、同或正確答案:【同或】12、問題：CMOS門電路的特點：靜態(tài)功耗；而動態(tài)功耗隨著工作頻率的提高而；輸入電阻；抗干擾能力比TTL。選項：A、很大；增加；很大；低B、極低；增加；很大；高C、極低；減?。缓艽?；高D、極低；增加；很大；低正確答案:【極低；增加；很大；高】13、問題：74LVC系列CMOS與非門在+3.3V電源工作時，輸入端在以下哪些接法下屬于邏輯0（74LVC系列輸出和輸入低電平的標準電壓值為）？選項：A、輸入端接地B、輸入端接低于0.8V的電源C、輸入端接同類與非門的輸出低電平0.2VD、輸入端到地之間接10k?的電阻正確答案:【輸入端接地#輸入端接低于0.8V的電源#輸入端接同類與非門的輸出低電平0.2V#輸入端到地之間接10k?的電阻】14、問題：下列哪些CMOS門可以將輸出端并接使用？選項：A、普通的互補輸出B、漏極開路（OD）輸出C、三態(tài)（TS）輸出D、與非門正確答案:【漏極開路（OD）輸出#三態(tài)（TS）輸出】15、問題：下圖各個CMOS電路中，VIL、VIH分別為輸入低、高電平。指出輸出高電平的電路有。選項：A、B、C、D、正確答案:【#】16、問題：指出下圖所示電路中，能正常工作的有。選項：A、B、C、D、E、正確答案:【##】17、問題：門的輸入端個數稱為門的扇入數。門電路正常工作情況下，帶同類門電路的最大數量稱為門的扇出數。對嗎？選項：A、正確B、錯誤正確答案:【正確】18、問題：類NMOS或非門的工作管是串聯(lián)的，當輸入全為高電平時，各管的導通電阻串聯(lián)，使低電平輸出電壓升高，以致破壞正常邏輯功能；而類NMOS與非門的工作管是并聯(lián)的，增加NMOS管的數目不會影響低電平輸出電壓的穩(wěn)定，因而類NMOS電路多以與非門作為基本門電路。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】19、問題：噪聲容限表示門電路的抗干擾能力。電路的噪聲容限愈大，其抗干擾能力愈強。對嗎？選項：A、正確B、錯誤正確答案:【正確】20、問題：傳輸延遲時間是表征門電路開關速度的參數，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長時間，其數值與電源電壓VDD及負載電容的大小有關。選項：A、正確B、錯誤正確答案:【正確】21、問題：功耗是門電路重要參數之一。功耗有靜態(tài)和動態(tài)之分。所謂靜態(tài)功耗是指電路輸出沒有狀態(tài)轉換時的功耗。而電路在輸出發(fā)生狀態(tài)轉換時的功耗稱為動態(tài)功耗。對嗎？選項：A、正確B、錯誤正確答案:【正確】22、問題：CMOS電路的動態(tài)功耗主要由兩部分組成。一部分是電路輸出狀態(tài)轉換瞬間MOS管的導通功耗。另一部分是因為CMOS管的負載通常是電容性的，當輸出由高電平到低電平，或者由低電平到高電平轉換時，會對電容進行充、放電，這個過程將增加電路的損耗。對嗎？選項：A、正確B、錯誤正確答案:【正確】23、問題：CMOS電路的動態(tài)功耗正比于轉換頻率和電源電壓的平方。當工作頻率增加時，CMOS門的動態(tài)功耗會線性增加。當電源電壓增加時，電路的功耗也會增加。選項：A、正確B、錯誤正確答案:【正確】24、問題：計算CMOS邏輯門的扇出數時，只使用靜態(tài)的輸入電流和輸出電流計算。選項：A、正確B、錯誤正確答案:【錯誤】25、問題：MOS數字集成電路的發(fā)展經歷了由PMOS、NMOS到CMOS的過程，其中PMOS電路問世最早。PMOS管是以空穴為導電載流子，而NMOS管以電子為導電載流子，由于空穴的遷移率比電子低，因此，NMOS電路的工作速比PMOS電路快，而且PMOS使用負電源，與TTL電路不匹配，所以PMOS集成電路被NMOS電路取代。后來發(fā)展的CMOS電路有靜態(tài)功耗低、抗干擾能力強等諸多優(yōu)點而成為主流器件。對嗎？選項：A、正確B、錯誤正確答案:【正確】26、問題：在一個系統(tǒng)中，對于引腳封裝相同的集成電路74LS00與74HC00可以互換使用。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】27、問題：集成邏輯門電路在使用時，一般不讓多余的輸入端懸空，以防引入干擾信號。對多余輸入端的處理以不改變電路工作狀態(tài)及穩(wěn)定可靠為原則。對嗎？選項：A、正確B、錯誤正確答案:【正確】28、問題：MOS型集成邏輯門有CMOS、NMOS、PMOS，雙極型集成邏輯門主要有TTL和ECL，混合型集成邏輯門有BiCMOS。對嗎？選項：A、正確B、錯誤正確答案:【正確】29、問題：按照制造門電路晶體管的不同，集成門電路分為MOS型、雙極型和混合型。對嗎？選項：A、正確B、錯誤正確答案:【正確】第8章半導體存儲器測驗題1、問題：ROM由存儲陣列、地址譯碼器和組成。選項：A、輸出控制電路B、只讀存儲器C、輸入/輸出控制電路D、觸發(fā)器正確答案:【輸出控制電路】2、問題：一個存儲矩陣有64行、64列，則存儲陣列的存儲容量為個存儲單元。選項：A、1024B、2048C、4KD、4M正確答案:【4K】3、問題：以下哪種ROM的擦除過程就是數據寫入過程？選項：A、PROMB、EPROMC、D、FlashMemory正確答案:【】4、問題：利用ROM實現四位二進制碼到四位格雷碼的轉換，則該ROM的數據線有4根，地址線有根。選項：A、2B、4C、8D、10正確答案:【4】5、問題：用ROM實現兩個3位二進制數相乘的乘法器時，所需的容量為。選項：A、B、C、D、正確答案:【】6、問題：利用ROM實現兩個4位二進制數相乘的功能，則該ROM的地址線有根。選項：A、4B、8C、10D、16正確答案:【8】7、問題：利用ROM實現兩個4位二進制數相乘的功能，則該ROM的數據線有根。選項：A、4B、8C、10D、16正確答案:【8】8、問題：同步SRAM的叢發(fā)讀寫操作模式指的是，根據外部給定的讀寫存儲單元的首地址，在作用下，SSRAM可以連續(xù)讀寫接下來的若干個地址單元。選項：A、叢發(fā)使能信號B、內部地址計數器C、讀/寫控制信號D、時鐘脈沖信號正確答案:【時鐘脈沖信號】9、問題：將256×1位ROM擴展為1024×1位ROM，地址線為根。選項：A、8B、12C、10D、7正確答案:【10】10、問題：如下圖所示的RAM芯片組成的存儲器，存儲器的總容量是。選項：A、32×4B、32×8C、64×4D、64×8正確答案:【32×8】11、問題：用PLA實現組合邏輯時應將函數；而用ROM實現組合邏輯時不對函數作任何化簡。選項：A、列出真值表B、寫成最小項之和C、進行化簡D、寫成最大項之和正確答案:【進行化簡】12、問題：PROM實現的組合邏輯函數如下圖所示，則當XYZ等于000、001、011和101時，；當XYZ等于011、110、111和時，。選項：A、000B、100C、010D、101正確答案:【101】13、問題：將256×1位ROM擴展為1024×8位ROM，共需片256×1位ROM。選項：A、32B、10C、16D、64正確答案:【32】14、問題：在下圖所示的LED點陣列字符動態(tài)顯示電路中，若人的視覺暫留時間為0.05s，在滿足LED陣列圖像穩(wěn)定不閃爍的情況下，CP脈沖的最低工作頻率為。選項：A、640HzB、100HzC、500HzD、1kHz正確答案:【640Hz】15、問題：在下圖所示的LED點陣列字符動態(tài)顯示電路中，若將LED陣列改為16行×128列，則需要RAM的位數為。選項：A、4B、7C、16D、128正確答案:【16】16、問題：半導體存儲器是數字系統(tǒng)的重要組成部分，它可分為ROM和RAM兩大類，屬于MOS工藝制成的超大規(guī)模集成電路。選項：A、正確B、錯誤正確答案:【錯誤】17、問題：同步RAM與異步RAM的主要差別在于前者的讀寫操作是在時鐘脈沖節(jié)拍控制下完成的，同步RAM的讀寫速度低于異步RAM。選項：A、正確B、錯誤正確答案:【錯誤】18、問題：DRAM中存儲的數據如果不進行周期性的刷新，其數據將會丟失；而SRAM中存儲的數據無需刷新，只要電源不斷電就可以永久保存。選項：A、正確B、錯誤正確答案:【正確】19、問題：一個16K×4的存儲系統(tǒng)的起始地址為全0，其最高地址的十六進制地址碼為3FFFH。選項：A、正確B、錯誤正確答案:【正確】20、問題：用ROM可以實現各種組合邏輯函數。在設計實現時，只需列出真值表，邏輯函數的輸入作為存儲內容，輸出作為地址，將內容按地址寫入ROM即可。選項：A、正確B、錯誤正確答案:【錯誤】第9章可編程邏輯器件測驗題1、問題：在PLD器件的結構圖中，在陣列的橫線與豎線的交叉點上畫“x”，表示橫線與豎線是。選項：A、斷開的B、編程連通的C、懸空的D、固定連通的正確答案:【編程連通的】2、問題：PLA是指。選項：A、可編程邏輯陣列B、通用邏輯陣列C、只讀存儲器D、隨機讀取存儲器正確答案:【可編程邏輯陣列】3、問題：FPGA是指。選項：A、可編程邏輯陣列B、現場可編程門陣列C、只讀存儲器D、隨機讀取存儲器正確答案:【現場可編程門陣列】4、問題：PAL具有固定連接的陣列和可編程的陣列。選項：A、與，或B、或，與C、與，與D、或，或正確答案:【或，與】5、問題：GAL的與陣列，或陣列。選項：A、固定，可編程B、可編程，固定C、可編程，可編程D、固定，固定正確答案:【可編程，固定】6、問題：若某CPLD中的邏輯塊有36個輸入（不含全局時鐘、全局使能控制等），16個宏單元。理論上，該邏輯塊可以實現個邏輯函數，每個邏輯函數最多可有個變量。選項：A、36,16B、20,36C、20,16D、16,36正確答案:【16,36】7、問題：以下可編程邏輯器件中，集成密度最高的是。選項：A、PALB、GALC、CPLDD、FPGA正確答案:【FPGA】8、問題：在系統(tǒng)可編程是指：對位于的可編程邏輯器件進行編程。選項：A、用戶電路板B、特制的電路板C、編程器D、專用編程器正確答案:【用戶電路板】9、問題：FPGA是一種可編程的大規(guī)模集成電路。選項：A、正確B、錯誤正確答案:【正確】10、問題：CPLD和FPGA實現邏輯函數的原理是相同的。選項：A、正確B、錯誤正確答案:【錯誤】11、問題：現在的可編程邏輯器件都是基于選項：技術制造的。A、正確B、錯誤正確答案:【錯誤】12、問題：GAL器件是用電可擦除工藝制造的，具有CMOS的低功耗特性。選項：A、正確B、錯誤正確答案:【正確】13、問題：GAL器件具有輸出邏輯宏單元，使用戶能夠按需要對輸出進行組態(tài)。選項：A、正確B、錯誤正確答案:【正確】14、問題：CPLD器件主要由可編程的邏輯塊、輸入/輸出塊和可編程的內部互連線資源三部分組成。選項：A、正確B、錯誤正確答案:【正確】15、問題：PROM和PAL一樣，都是與陣列可編程，或陣列固定。選項：A、正確B、錯誤正確答案:【錯誤】16、問題：CPLD與FPGA所采用的編程技術不同，CPLD是基于SRAM的編程技術，而FPGA則是基于選項：或快閃存儲器的編程技術。A、正確B、錯誤正確答案:【錯誤】17、填空題：一旦斷電，就會丟失所有的邏輯功能的高密度可編程邏輯器件是（）。（填大寫英文字母）正確答案:【FPGA##%_YZPRLFH_%##fpga】第10章脈沖波形的產生與變換測驗題1、問題：或非門構成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器的穩(wěn)態(tài)是。選項：A、0B、1C、不確定D、1或0正確答案:【0】2、問題：或非門構成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器的觸發(fā)信號是。選項：A、正脈沖B、負脈沖C、高電平D、低電平正確答案:【正脈沖】3、問題：或非門構成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間為。選項：A、0.7RCB、0.7C、1.4D、1.4RC正確答案:【0.7RC】4、問題：集成單穩(wěn)態(tài)觸發(fā)器74LS121電路結構如下圖，該觸發(fā)器的輸出端穩(wěn)態(tài)為。選項：A、0B、1C、不確定D、1或0正確答案:【1】5、問題：集成單穩(wěn)態(tài)觸發(fā)器74LS121電路結構如下圖，該觸發(fā)器的輸入端中個為正脈沖觸發(fā)信號。選項：A、BB、C、D、都可以正確答案:【B】6、問題：某單穩(wěn)態(tài)觸發(fā)器延時電路如下圖所示，該電路輸出信號的上升沿相對于的上升沿的延時時間約為。選項：A、B、C、D、正確答案:【】7、問題：一單穩(wěn)態(tài)觸發(fā)器消除噪聲電路如下圖，要求該單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間。選項：A、大于噪聲脈寬，且小于信號脈寬B、僅大于噪聲信號脈寬C、僅小于信號脈寬D、小于噪聲脈寬，且大于信號脈寬正確答案:【大于噪聲脈寬，且小于信號脈寬】8、問題：已知一施密特觸發(fā)器電路結構如下，該施密特觸發(fā)器的正向閾值電壓計算式為。選項：A、B、C、D、正確答案:【】9、問題：一多諧振蕩器電路如下，其振蕩周期約為。選項：A、1.4RCB、0.7RCC、D、正確答案:【1.4RC】10、問題：由施密特觸發(fā)器構成的多諧振蕩器，其振蕩周期與因素相關選項：A、與RC、正向閾值電壓、負向閾值電壓以及電源電壓相關B、僅與RC相關C、僅與閾值電壓相關D、與RC以及正向閾值電壓、負向閾值電壓相關正確答案:【與RC、正向閾值電壓、負向閾值電壓以及電源電壓相關】11、問題：或非門構成的單穩(wěn)態(tài)觸發(fā)器電路如下，該單穩(wěn)態(tài)觸發(fā)器是可重復觸發(fā)單穩(wěn)態(tài)觸發(fā)器。選項：A、正確B、錯誤正確答案:【錯誤】12、問題：74LS121是可重復觸發(fā)單穩(wěn)態(tài)觸發(fā)器。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】13、問題：施密特觸發(fā)器的正向閾值電壓一定大于負向閾值電壓。對嗎？選項：A、正確B、錯誤正確答案:【正確】14、問題：利用施密特觸發(fā)器對信號進行整形時，將保持源信號的周期不變。對嗎？選項：A、正確B、錯誤正確答案:【正確】第11章A/D與D/A測驗題1、問題：一個n位D/A轉換器的分辨率可以表示為。選項：A、n-1B、nC、1/nD、正確答案:【n】2、問題：一個4位倒T型電阻網絡D/A轉換器中，電阻網絡的電阻取值有________種。選項：A、1B、2C、4D、8正確答案:【2】3、問題：一個4位權電阻網絡D/A轉換器，最低位對應的電阻值為40千歐，則最高位對應的阻值為千歐。選項：A、4B、5C、10D、20正確答案:【5】4、問題：下面幾種A/D轉換器中，工作速度最高的是。選項：A、并行比較型ADCB、逐次比較型ADCC、雙積分型ADCD、間接型ADC正確答案:【并行比較型ADC】5、問題：為了保證取樣所得到的信號uO(t)能夠保留原輸入信號uI(t)所包含的全部信息，即能夠從信號uO(t)中將原先被取樣信號恢復出來，取樣頻率fs和輸入模擬信號的最高頻率fimax之間的關系是。選項：A、fs≥fimaxB、fs￡fimaxC、fs￡2fimaxD、fs≥2fimax正確答案:【fs≥2fimax】6、問題：將一個時間上連續(xù)變化的模擬量轉換為時間上斷續(xù)（離散）的模擬量的過程稱為。選項：A、取樣B、保持C、量化D、編碼正確答案:【取樣】7、問題：選項：A、001B、101C、110D、111正確答案:【110】8、問題：倒T形電阻網絡D/A轉換器的轉換精度優(yōu)于權電流型D/A轉換器。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】9、問題：D/A轉換器的分辨率既可以用輸入數字量的位數n來表示，也有可以用最小輸出電壓與最大輸出電壓的比值來表示。對嗎？選項：A、正確B、錯誤正確答案:【正確】10、問題：D/A轉換過程中的非線性誤差是可以消除的。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】11、問題：D/A轉換器的轉換速度通常可以用建立時間和轉換速率這兩個參數來描述。對嗎？選項：A、正確B、錯誤正確答案:【正確】12、問題：所有A/D轉換器中的量化方法都是一樣的。對嗎？選項：A、正確B、錯誤正確答案:【錯誤】13、問題：在A/D轉換過程中，必然會出現量化誤差。對嗎？選項：A、正確B、錯誤正確答案:【正確】《數字電子技術基礎》期末考試試題1、問題：十進制數38.47的8421BCD碼表示為。選項：A、(00111000.01000111)BCDB、(111000.1000111)BCDC、(100110.011110)BCDD、(011001.011110)BCD正確答案:【(00111000.01000111)BCD】2、問題：8位二進制補碼所表示的數值范圍為。選項：A、–128~+128B、-127~+127C、–128~+127D、–127~+128正確答案:【–