青島理工大學數(shù)字電子技術(shù)期末復習題及參考答案

《數(shù)字電子技術(shù)》復習題及參考答案注：可利用查找功能復制部分題干查詢對應題目和解析。查找按鍵：Ctrl+F超越高度一、填空題:1．邏輯函數(shù)有四種表示方法，它們分別是（真值表）、（邏輯圖式）、（邏輯表達）和（卡諾圖）。2．將2004個“1”異或起來得到的結(jié)果是（0）。3．由555定時器構(gòu)成的三種電路中，（施密特觸發(fā)器）和（單穩(wěn)態(tài)觸發(fā)器）是脈沖的整形電路。4．TTL器件輸入腳懸空相當于輸入（高）電平。5．基本邏輯運算有:（與）、（或）和（非）運算。6．采用四位比較器對兩個四位數(shù)比較時，先比較（最高位）位。7．觸發(fā)器按動作特點可分為基本型、（同步型）、（主從型）和邊沿型；8．如果要把一寬脈沖變換為窄脈沖應采用（積分型單穩(wěn)態(tài)）觸發(fā)器9．目前我們所學的雙極型集成電路和單極型集成電路的典型電路分別是（TTL）電路和（CMOS）電路。10．施密特觸發(fā)器有（2）個穩(wěn)定狀態(tài).，多諧振蕩器有（0）個穩(wěn)定狀態(tài)。11．數(shù)字系統(tǒng)按組成方式可分為功能擴展電路、功能綜合電路兩種；12．兩二進制數(shù)相加時，不考慮低位的進位信號是（半）加器。13．不僅考慮兩個_本位_相加，而且還考慮來自_低位進位_相加的運算電路，稱為全加器。14．時序邏輯電路的輸出不僅和__輸入有關(guān)，而且還與電路初始狀態(tài)有關(guān)。15．計數(shù)器按CP脈沖的輸入方式可分為_同步計數(shù)器__和__異步計數(shù)器____。16．觸發(fā)器根據(jù)邏輯功能的不同，可分為_SR__、__D_、___T_、_JK__、T__等。17．根據(jù)不同需要，在集成計數(shù)器芯片的基礎上，通過采用_反饋歸零法，預置數(shù)法，進位輸出置最小數(shù)法等方法可以實現(xiàn)任意進制的計數(shù)器。18．一個JK觸發(fā)器有2個穩(wěn)態(tài)，它可存儲0位二進制數(shù)。19．若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應采用多諧振蕩電路。20．把JK觸發(fā)器改成T觸發(fā)器的方法是J=K=T。21．N個觸發(fā)器組成的計數(shù)器最多可以組成2的N次方進制的計數(shù)器。22．基本RS觸發(fā)器的約束條件是SR=0。23．對于JK觸發(fā)器，若KJ，則可完成T觸發(fā)器的邏輯功能；若KJ，則可完成D觸發(fā)器的邏輯功能。二．數(shù)制轉(zhuǎn)換（5分）：1、（１１．００１）２＝（3.2）１６＝（3.125）１０2、（８Ｆ．ＦＦ）１６＝（10001111.11111111）２＝（143.9960937）１０3、（２５．７）１０＝（11001.1011）２＝（19.B）１６4、（＋１０１１Ｂ）原碼＝（01011）反碼=(01011)補碼5、（－１０１０１０Ｂ）原碼＝（1010101）反碼=(1010110)補碼三、函數(shù)化簡題1.化簡下面的等式，給定約束條件為：ＡＢ＋ＣＤ＝０1、解2，用卡諾圖化簡函數(shù)為最簡單的與或式（畫圖）2.解：三、畫圖題1．已知控制端CP的波形如下所示，試畫出D觸發(fā)器輸出端Q的波形(設觸發(fā)器的初態(tài)為0)。2．已知控制端CP和輸入端A的波形如下所示，試畫出J觸發(fā)器輸出端Q的波形(設觸發(fā)器的初態(tài)為0)。3．已知控制端CP和輸入端A的波形如下所示，試畫出J觸發(fā)器輸出端Q的波形(設觸發(fā)器的初態(tài)為0)。參考答案：4.已知輸入信號X，Y，Z的波形如下圖所示，試畫出F表達式的波形圖，其中：參考答案：五、分析解答題（超-越-高-度）（超-越-高-度）1、分析如圖所示組合邏輯電路的功能寫成Y的表達式。參考答案：2.試分析如圖3所示的組合邏輯電路：回答以下問題：1）寫出輸出邏輯表達式；2）化為最簡與或式；3).列出真值表；4).說明邏輯功能。參考答案：3.74161組成的電路和功能表如下圖所示，分析電路，并回答以下問題：（1）畫出電路的狀態(tài)轉(zhuǎn)換圖（Q3Q2Q1Q0）；（2）說出電路的功能。參考答案：狀態(tài)轉(zhuǎn)換表：根據(jù)上述狀態(tài)轉(zhuǎn)換表可得如下所示的狀態(tài)轉(zhuǎn)換圖：2功能：11進制計數(shù)器，從0000開始計數(shù)，當為1011時，通過與非門異步清零，完成一個計數(shù)周期。三．綜合設計題1．要求用與非門設計一個三人表決用的組合邏輯電路圖，只要有2票或3票同意，表決就通過（要求有真值表等）。參考答案：寫出表達式最簡與或式畫出真值表當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。2.試用JK觸發(fā)器和門電路設計一個十三進制的計數(shù)器,并檢查設計的電路能否自啟動。參考答案：1）根據(jù)題意，得狀態(tài)轉(zhuǎn)換圖如下所示：2）能自啟動，利用如下所示：3.試說明如圖5所示的用555定時器構(gòu)成的電路功能，求出UT+,UT-和，并畫出其輸出波形。參考答案：1）表達式為2）波形圖為：數(shù)電填空題題庫教師組卷學生備考練習用1.集電極開路門的英文縮寫為(OC)門，工作時必須外加電源和上拉電阻。2.OC門稱為(集電極開路)門，多個OC門輸出端并聯(lián)到一起可實現(xiàn)(線與)功能。3.邏輯代數(shù)又稱為(布爾)代數(shù)。最基本的邏輯關(guān)系有(與)、(或)、(非)三種。4.邏輯函數(shù)的常用表示方法有(邏輯表達式)、(真值表)、(卡諾圖)。5.摩根定律又稱為(反演律)。6.邏輯函數(shù)F=A+B+CD的反函數(shù)F=(AB(C+D))。7.觸發(fā)器有(2)個穩(wěn)態(tài)，存儲8位二進制信息要(8個觸發(fā)器。8.一個基本RS觸發(fā)器在正常工作時，它的約束條件是R+S=1,則它不允許輸入S=(0)且R=(0)的信號。9.一個十位D/A轉(zhuǎn)換器，當輸入全1時，其輸出電壓Vo為5.115V。當輸入二進制數(shù)為1010101000時，其輸出電壓Vo為(3.4)V。10.根據(jù)下圖所示計數(shù)狀態(tài)轉(zhuǎn)換圖回答：它是按(無)權(quán)編碼規(guī)律進行計數(shù)的，它是(10)進制計數(shù)器(即模M為多少)。11.寫出如下圖所示電路Z1的邏輯函數(shù)式：(A+BC或AB+ACB)11BAC&12.存儲容量為4K×8位的RAM存儲器，其地址線為(12)條、數(shù)據(jù)線為(8)條。13.用4個觸發(fā)器可以存儲(4)位二進制數(shù)。14.八進制數(shù)(34.2)8的等值二進制數(shù)為(011100.010)2;15.十進制數(shù)98的8421BCD碼為(10011000)8421BCD。16.TTL與非門的多余輸入端懸空時，相當于輸入(高)電平。17.如圖所示電路中F1的最簡邏輯表達式為(AB)。18.常用邏輯門電路的真值表如表1所示，則F1、F2、F3分別屬于何種常用邏輯門。F1:(或非門);F2:(與非門);F3:(或門)。表1ABF1F2F30011001011100111110119.74151是8選1數(shù)據(jù)選擇器，由該器件組成的電路如下圖所示，請寫出輸出F的最小項表達式：F(A,B,C,D)=(2M(1,3,7,9,13,15))20.邏輯代數(shù)中三個基本運算規(guī)則(代入規(guī)則),(反演規(guī)則),(對偶規(guī)則)。21.邏輯函數(shù)的化簡有(公式法),(卡諾圖法)兩種方法。22.A+B+C=(入BC)23.主從JK觸發(fā)器的特性方程(Q"+l=JQ1+KQ”24.D觸發(fā)器的特性方程(Q=)。25.有一數(shù)碼10010011,作為自然二進制數(shù)時，它相當于十進制數(shù)(147),作為8421BCD碼時，它相當于十進制數(shù)(93)。26.三態(tài)門電路的輸出有高電平、低電平和(高阻)3種狀態(tài)。27.TTL與非門多余的輸入端應接(高電平或懸空)。28.TTL集成JK觸發(fā)器正常工作時，其Rd和Sd端應接(高)電平。29.如果對鍵盤上108個符號進行二進制編碼，則至少要(7)位二進制數(shù)碼。30.74LS138是3線-8線譯碼器，譯碼為輸出低電平有效，若輸入為AzAiAo=110時，輸出應為(10111111)。31.將一個包含有32768個基本存儲單元的存儲電路設計16位為一個字節(jié)的ROM。該ROM有(11)根地址線，有(16)根數(shù)據(jù)讀出線。32.兩片中規(guī)模集成電路10進制計數(shù)器串聯(lián)后，最大計數(shù)容量為(100)位。33.某計數(shù)器的輸出波形如圖1所示，該計數(shù)器是(6)進制計數(shù)器。34.驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為(低)有效。35.邏輯函數(shù)有四種表示方法，它們分別是(真值表)、(邏輯圖)、(邏輯表達式)和(卡諾圖)。36.將2014個“1”異或起來得到的結(jié)果是(0)。37.將2015個“1”異或起來得到的結(jié)果是(1)38.由555定時器構(gòu)成的三種電路中，(施密特觸發(fā)器)和(單穩(wěn)態(tài)觸發(fā)器)是脈沖的整形電路。39.TTL器件輸入腳懸空相當于輸入(高)電平。40.基本邏輯運算有：(與)、(或)和(非運算。41.采用四位比較器對兩個四位數(shù)比較時，先比較(最高)位。42.如果要把一寬脈沖變換為窄脈沖應采用(單穩(wěn)態(tài))觸發(fā)器43.目前我們所學的雙極型集成電路和單極型集成電路的典型電路分別是(TTL)電路和(CMOS)電路。44.施密特觸發(fā)器有(2)個穩(wěn)定狀態(tài).,多諧振蕩器有(0)個穩(wěn)定狀態(tài)。45.兩個二進制數(shù)相加時，不考慮低位的進位信號是(半)加器。46.時序邏輯電路的輸出不僅和(輸入變量)有關(guān)，而且還與(原有狀態(tài))有關(guān)。47.計數(shù)器按CP脈沖的輸入方式可分為(同步計數(shù)器)和(異步計數(shù)器)。48.一個JK觸發(fā)器有(兩)個穩(wěn)態(tài)，它可存儲(一)位二進制49.若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應采用(斯密特觸發(fā)器)電路。50.把JK觸發(fā)器改成T觸發(fā)器的方法是令(J=K=T)51.對于JK觸發(fā)器，若J=K,則可完成(T)觸發(fā)器的邏輯功能；若J=K,則可完成(D)觸發(fā)器的邏輯功能。52.把JK觸發(fā)器改成D觸發(fā)器的方法是令(J=K=D)53.構(gòu)造一個模10同步計數(shù)器至少需要(4)個觸發(fā)器。54.(FPGA)器件是一種可編程邏輯器件，其設計是基于查找表結(jié)構(gòu)。55.利用(4)片4×2字位容量RAM,可以擴展成4×8字位RAM。56.各觸發(fā)器連接形式如下所示，試寫出各觸發(fā)器的次態(tài)方程。CP.(a)Qr+l=(JQ?"+KQ?”)(b)Q2+1=(Q2”)57.分別在下圖下方列出所示電路圖的邏輯表達式(a)(Z=A+B)(b)(Z=A田B)58.TTL門電路能帶同類門的個數(shù)稱為(扇出數(shù))。59.三態(tài)門除了有高低電平輸出外，還有第三個狀態(tài)即(高阻態(tài))。60.十進制數(shù)(396.5)10的8421BCD碼是(1110010110.0101)。61.四級觸發(fā)器組成的最大進制計數(shù)器為(16)進制。62.組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號(有關(guān)),與電路原來所處的狀態(tài)(無關(guān))。63.連續(xù)“同或”2015個0的結(jié)果是(0)。64.一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是(RS=0)。65.一只四輸入端與非門，使其輸出為0的輸入變量取值組合有(1)種。66.連續(xù)“異或”199個0的結(jié)果是(0)。67.在逐次逼近型、并行轉(zhuǎn)換型、雙積分型三種A/D轉(zhuǎn)換器中，通常A/D轉(zhuǎn)換的速度以(并行轉(zhuǎn)換型)為最高，以(雙積分型)為最低。68.一個初始值是偶數(shù)M的n位加法計數(shù)器，經(jīng)(2"-M/2)個CP脈沖其值為M/2。69.為產(chǎn)生矩形脈沖作為時鐘信號，應采用(多諧振蕩器)電路。70.一個四位右移寄存器初態(tài)為0000,輸入二進制數(shù)為D3D2D?Do=1011,經(jīng)過(2)個C脈沖后寄存器狀態(tài)變?yōu)镼3Q2QQ=1100。71.555定時器由(分壓電路)、(電壓比較器)、(SR鎖存器)、(放電管)四部分組成。72.ROM、RAM的兩個重要的性能指標是(容量)、(速度)。73.一只四輸入端與非門，使其輸出為1的輸入變量取值組合有(15)種。74.在數(shù)字電路中，晶體三極管工作在(開關(guān))狀態(tài)，即或者在(截止區(qū))，或者(飽和)區(qū)。75.已知F=AB+CD,其反函數(shù)為(AB+CD)。76.根據(jù)觸發(fā)器的邏輯功能，觸發(fā)器可分為(D)觸發(fā)器、(JK)觸發(fā)器、(SR)觸發(fā)器、(T)觸發(fā)器等。77.一個五位的二進制加法計數(shù)器，由00000狀態(tài)開始，經(jīng)過169個輸入脈沖后，此計數(shù)器的狀態(tài)為(01001)。78.A/D轉(zhuǎn)換器的一般工作過程包括(采樣)、(保持)、(量化)和(編碼)四個步驟。1.已知邏輯函數(shù)Y=AB+AC+BC與其相等的函數(shù)為(D)。A.ABB.AB+ACC.AB+BCD.AB+C2.一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有(C)個數(shù)據(jù)信號輸出。A.4B.6C.8D.163.在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：(D)。A.ml與m3B.m4與m6C.m5與ml3D.m2與m84.L=AB+C的對偶式為：(B)。A.A+BCB.(A+B)CC.A+B+CD.ABC;5.半加器和的輸出端與輸入端的邏輯關(guān)系是(D)。A.與非B.或非C.與或非D.異或6.TTL集成電路74LS138是3/8線譯碼器，譯碼器為輸出低電平有效，若輸入為A2AiAo=101時，輸出由高位到低位應為(B)。A.00100000B.11011111C.11110111D.000001007.屬于組合邏輯電路的部件是(A)。A.編碼器B.寄存器C.觸發(fā)器D.計數(shù)器8.以下電路中可以實現(xiàn)“線與”功能的有(C,D)。A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門9.以下電路中常用于總線應用的有(A)。A.三態(tài)門B.OC門C.漏極開路門D.CMOS與非門10.TTL數(shù)字集成電路與CMOS數(shù)字集成電路相比突出的優(yōu)點是(B)。A.微功耗B.高速度C.高抗干擾能力D.電源范圍寬11.以下表達式中符合邏輯運算法則的是(D)。A.C.C=C2B.1+1=10C.0<1D.A+1=112.當邏輯函數(shù)有n個變量時，共有(D)個變量取值組合。A.nB.2nC.n2D.2”13.邏輯函數(shù)F=A田(A田B)=(A)。A.BB.AC.A田BD.AφB14.A+BC=(C)。A.A+BB.A+CC.(A+B)(A+C)D.B+C15.將代碼(10000011)8421Bcp轉(zhuǎn)換為二進制數(shù)(B)。A.(01000011)2B.(01010011)2C.(10000011)2D.(000100110001)216.函數(shù)F=AB+AB的對偶式為(A)。A.(A+B)(A+B)B.A+B·A+B;C.A+B·A+BD.(A+B)(A+B)17.有符號位二進制數(shù)的原碼為(11101),則對應的十進制為(C)。A.-29B.+29C.-13D.+1318.邏輯函數(shù)Y=AC+ABD+BCD(E+F)的最簡的與或式(B)A.AC+BDB.AC+ABDC.AC+BD.A+BD19.邏輯函數(shù)的F=AB+AB+BC的標準與或式為(A)A.2(2,3,4,5,7)B.2(,2,3,4,6)C.2(0,1,2,3,5)邏輯函數(shù)Y(A,B,C)=Zm(0,2,4,5)的最簡與或非式為(A)。A.AC+ABB.AB+ACC.AC+ABD.AB+AC+BC21.下幾種說法中與BCD碼的性質(zhì)不符的是(C)。A.一組四位二進制組成的碼只能表示一位十進制；B.BCD碼是一種人為選定的0-9十個數(shù)字的代碼；C.BCD碼是一組四位二進制數(shù)，能表示十六以內(nèi)的任何一個十進制數(shù)；D.BCD碼有多種。22.邏輯函數(shù)F=衛(wèi)(0,1,2,4,5,6)的最簡與非式為(A)A.BCB.BCC.BC·CD.AC23.函數(shù)F=AB+BC+ABCEG+B的最簡式為(A)B+CB.CC.BD.A+C24.已知邏輯函數(shù)F=(AE+DB)·C+D,其反演式為(A)A.F=(A+E)(D+B)+CD)B.F=A+ED+B+C+DC.F=A+ED+B+CDD.F=(A+E)(D+B)+C+D25.用二進制數(shù)對100個信息進行編碼，則至少要(A)。A.7位B.8位C.6位D.10位26.邏輯函數(shù)F(ABC)=AB+C的最小項標準式為(B)。A.F=2(0,2,7)C.F=2(1,3,6,7)D.F=2(1,3,5,7)27.數(shù)字信號和模擬信號的不同之處是(C)。A.數(shù)字信號在大小上不連續(xù)，時間上連續(xù)，而模擬信號則相反；B.數(shù)字信號在大小上連續(xù)，時間上不連續(xù)，而模擬信號則相反；C.數(shù)字信號在大小、時間上均不連續(xù)，而模擬信號則相反；D.數(shù)字信號在大小、時間上均連續(xù)，而模擬信號則相反。28.在何種輸入情況下，“與非”運算的結(jié)果是邏輯0(D)。A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是129.在何種輸入情況下，“或非”運算的結(jié)果是邏輯0(D)。A.全部輸入是0B.全部輸入是1C.任一輸入為0,其他輸入為1D.任一輸入為130.邏輯函數(shù)F(ABCD)=B+C的反函數(shù)F的最小項表達式為(D)A.F=BCB.F=≥(3,4,10,11C.F=ABCD+ABCD+ABCD.F=2(2,3,10,11)31.若已知XY+YZ+YZ=XY+Z。判斷(X+Y)(Y+Z)(Y+Z)=(X+Y)Z成立的最簡單方法是依據(jù)(B)規(guī)則。A.代入規(guī)則B.對偶規(guī)則C.反演規(guī)則D.互補規(guī)則32.N個觸發(fā)器可以構(gòu)成能寄存多少位的二進制數(shù)碼的寄存器(B)。A.N1B.NC.N+1D.2N33.在下列觸發(fā)器中，有約束條件的是(C)。A.主從JK觸發(fā)器B.主從D觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器34.一個觸發(fā)器可記錄一位二進制代碼，它有幾個穩(wěn)態(tài)(C)。A.0B.1C.2D.435.存儲8位二進制信息要幾個觸發(fā)器(D)。A.2B.3C.4D.8對于T觸發(fā)器，若原態(tài)Q°=0,欲使新態(tài)Q'+1=1,應使輸入T=(B,D)。A.0B.1C.QD.Q37.對于T觸發(fā)器，若原態(tài)Q°=1,欲使新態(tài)Q'+l=1,應使輸入T=(A,D)。A.0B.1C.QD.Q38.對于D觸發(fā)器，欲使Q'+1=Q",應使輸入D=(C)。A.0B.1C.QD.Q39.對于JK觸發(fā)器，若J=K,則可完成哪種觸發(fā)器的邏輯功能(C)。A.RSB.DC.TD.T40.欲使JK觸發(fā)器按Q'+1=Q°工作，可使JK觸發(fā)器的輸入端(A,B,D,E)。A.J=K=0BJ=Q,K=QCJ=Q,K=QDJ=Q,K=0EJ=0,K=Q41.欲使JK觸發(fā)器按Q"+l=Q"工作，可使JK觸發(fā)器的輸入端(A,C,E)。A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1EJ=1,K=Q42.欲使JK觸發(fā)器按Q'+l=0工作，可使JK觸發(fā)器的輸入端(B,C,D)。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=043.欲使JK觸發(fā)器按Q"+l=1工作，可使JK觸發(fā)器的輸入端(B,C,E)。A.J=K=1B.J=1,K=0C.J=K=QD.J=K=0E.J=Q,K=044.欲使D觸發(fā)器按Q'+'=Q”工作，應使輸入D=(D)。A.0B.1C.QD.Q下列觸發(fā)器中，沒有約束條件的是(D)。基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器46.為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應使(A)。A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D47.邊沿式D觸發(fā)器是一種(C)穩(wěn)態(tài)電路。A.無B.單C.雙D.多48.PLD器件的主要優(yōu)點有(D)。A.便于仿真測試B.集成密度高C.可硬件加密D.可改寫49.設下圖中所有觸發(fā)器的初始狀態(tài)皆為0,找出圖中觸發(fā)器在時鐘信號作用下，輸出電壓波形恒為0的是：(C)圖。ABCD50.TTL主從JK觸發(fā)器電路如下圖所示，初態(tài)為0,已知CP,A,B和Sp的波形，請判斷Q的波形，它為(A),(B),(C),(D)中的(B)51.電路如圖所示，Q+1=A+Q^電路為(D)52.下列幾種TTL電路中，輸出端可實現(xiàn)線與功能的電路是(D)。A.或非門B.與非門C.異或門D.OC門53.對CMOS與非門電路，其多余輸入端正確的處理方法是(D)。A.通過大電阻接地(>1.5KS)B.懸空C.通過小電阻接地(<1KS)D.通過電阻接VCC54.圖所示電路為由555定時器構(gòu)成的(A)。A.施密特觸發(fā)器B.多諧振蕩器C.單穩(wěn)態(tài)觸發(fā)器D.T觸發(fā)器55.請判斷以下哪個電路不是時序邏輯電路(C)。A.計數(shù)器B.寄存器C.譯碼器D.觸發(fā)器56.下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是(A)。A.并行A/D轉(zhuǎn)換器B.計數(shù)型A/D轉(zhuǎn)換器C.逐次漸進型A/D轉(zhuǎn)換器D.雙積分A/D轉(zhuǎn)換器57.某電路的輸入波形U和輸出波形Uo如圖所示，則該電路為(C)。A.施密特觸發(fā)器B.反相器C.單穩(wěn)態(tài)觸發(fā)器D.JK觸發(fā)器58.要將方波脈沖的周期擴展10倍，可采用(C)。A.10級施密特觸發(fā)器B.10位二進制計數(shù)器C.十進制計數(shù)器D.10位D/A轉(zhuǎn)換器59.存儲容量為8K×8位的ROM存儲器，其地址線為(C)條。A.8B.12C.13D.1460.一個八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當輸入代碼為10010001時，輸出電壓為(C)V。A.1.28B.1.54C.1.45D.1.5661.T觸發(fā)器中，當T=1時，觸發(fā)器實現(xiàn)(C)功能。A.置1B.置0C.計數(shù)D.保持62.指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應該是(C)。A.JK觸發(fā)器B.3/8線譯碼器C.移位寄存器D.十進制計數(shù)器63.只能按地址讀出信息，而不能寫入信息的存儲器為(B)。A.RAMB.ROMC.PROMD.EPROM64.以下式子中不正確的是(C)A.1·A=AB.A+A=AC.A+B=A+BD.1+A=165.已知Y=AB+B+AB下列結(jié)果中正確的是(C)A.Y=AB.Y=BC.Y=A+BD.Y=A+B66.下列說法不正確的是(C)A.集電極開路的門稱為OC門B.三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)(高阻態(tài).高電平.低電平)C.OC門輸出端直接連接可以實現(xiàn)正邏輯的線或運算D.利用三態(tài)門電路可實現(xiàn)雙向傳輸67.以下說法錯誤的是(B)A.數(shù)字比較器可以比較數(shù)字大小B.實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器C.實現(xiàn)兩個一位二進制數(shù)和來自低位的進位相加的電路叫全加器D.編碼器可分為普通全加器和優(yōu)先編碼器68.電路如下圖(圖中為下降沿Jk觸發(fā)器),觸發(fā)器當前狀態(tài)Q3Q2Qi為“011”,請問時鐘作用下，觸發(fā)器下一狀態(tài)為(B)A.“110”B.“100”C.“010”D.“000”69.電源電壓為+12V的555定時器.組成施密特觸發(fā)器，控制端開路，則該觸發(fā)器的回差電壓△Vr為(A)。A.4VB.6VC.8VD.12V70.為了將三角波換為同頻率的矩形波，應選用(A)。A.施密特觸發(fā)器B.單穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器D.計數(shù)器71.相同為“0”不同為“1”它的邏輯關(guān)系是(C)A.或邏輯B.與邏輯C.異或邏輯72.Y(A,B,C)=2m(0,1,2,3)邏輯函數(shù)的化簡式(C)A.Y=AB+BC+ABCB.Y=A+BC.Y=A73.下列說法是正確的是(A)A.異步計數(shù)器的計數(shù)脈沖只加到部分觸發(fā)器上B.異步計數(shù)器的計數(shù)脈沖同時加到所有觸發(fā)器上C.異步計數(shù)器不需要計數(shù)脈沖的控制D.以上說法都不正確74.下列說法是正確的是(A)A.施密特觸發(fā)器的回差電壓△U=Ur+-UrB.施密特觸發(fā)器的回差電壓越大，電路的抗干擾能力越弱C.施密特觸發(fā)器的回差電壓越小，電路的抗干擾能力越強D.以上說法都不正確75.下列說法正確的是(C)A.多諧振蕩器有兩個穩(wěn)態(tài)B.多諧振蕩器有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)C.多諧振蕩器有兩個暫穩(wěn)態(tài)D.以上說法都不正確76.下列說法正確的是(A)A.555定時器在工作時清零端應接高電平B.555定時器在工作時清零端應接低電平C.555定時器沒有清零端D.以上說法都不正確77.函數(shù)F(A,B,C)=AB+BC+AC的最小項表達式為(B)。A.F(A,B,C)=Zm(0,2,4)B.F(A,B,C)=Zm(3,5,6,7)C.F(A,B,C)=Zm(0,2,3,4)D.F(A,B,C)=Zm(2,4,6,7)78.十六路數(shù)據(jù)選擇器的地址輸入(選擇控制)端有(C)個。A.16B.2C.4D.879.有一個左移移位寄存器，當預先置入(Q3Q2Q1Q0)1011后，其串行輸入固定接0,在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是(B)。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--011180.已知74LS138譯碼器的輸入三個使能端(El=1,E2A=E2B=0)時，地址碼A2A1A0=011,則輸出Y7～YO是(D)A.11111101B.10111111C.11110111D.1111111181.一只四輸入端或非門，使其輸出為1的輸入變量取值組合有(D)種。A.15B.8C.7D.182.隨機存取存儲器具有(A)功能。A.讀/寫B(tài).無讀/寫C.只讀D.只寫83.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度(進制數(shù))為(D)的計數(shù)器。A.NB.2NC.N2D.2N84.有一個4位的D/A轉(zhuǎn)換器，設它的滿刻度輸出電壓為10V,當輸入數(shù)字量為1101時，輸出電壓為(A)。A.8.125VB.4VC.6.25VD.9.375V85.某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為(BA.八B.五C.四D.三00000101000000101011186.已知某觸發(fā)的特性表如下(A.B為觸發(fā)器的輸入)其輸出信號的邏輯表達式為(C)。ABQ"+1說明00Q"保持010置0101置111Q"翻轉(zhuǎn)A.Q+l=AB.Q"+1=AQ2+AQ°C.Q?+1=AQ?+BQ°D.Q+l=B87.函數(shù)F=AB+BC,使F=1的輸入ABC組合為(D)A.ABC=000B.ABC=010C.ABC=101D.ABC=11088.已知某電路的真值表如下，該電路的邏輯表達式為(C)。A.Y=CB.Y=ABCC.Y=AB+CD.Y=BC+CABCYABCY0000100001110110100110101111189.四個觸發(fā)器組成的環(huán)行計數(shù)器最多有(A)個有效狀態(tài)。A.4B.6C.8D.1690.在下列變量的各組取值中使下列邏輯函數(shù)的值為0的是(B)。F(ABCD)=ABD+ACD+ABC+BD+ACDA.1010B.0100C.1110D.001091.為構(gòu)成4096×4的ROM,需要多少片1024×1的ROM,并且需要有多少位地址譯碼以完成尋址操作(B)。A.8片，10位B.16片，12位C.16片，14位D.10片，12位92.用或非門組成的基本RS觸發(fā)器的所謂“狀態(tài)不定”是發(fā)生在R、S加入信號(D)。A.0,0B.0,1C.1,0D.1,193.某觸發(fā)器的狀態(tài)圖如圖所示，該觸發(fā)器是(D)。A.T觸發(fā)器B.RS觸發(fā)器C.D觸發(fā)器D.JK觸器94.(多選)由555定時器組成的單穩(wěn)態(tài)電路，為改變脈沖寬度，錯誤的作法是(A,B)。A.改變輸入觸發(fā)信號的脈寬B.改變輸入觸發(fā)信號的幅度C.改變電阻RD.改變電容C95.將二塊四位二進制計數(shù)器聯(lián)起來構(gòu)成一個計數(shù)器，其計數(shù)的最大模值為(C)。A.8B.16C.256D.12896.已知時鐘脈沖頻率為f,要得到頻率為0.2f的矩形波，可采用(C)。A.555定時器；B.五位二進制計數(shù)器；C.五進制計數(shù)器；D.五位扭環(huán)形計數(shù)器。97.用555構(gòu)成的施密特電路，特點是(C)A.有一個穩(wěn)定狀態(tài)B.沒有穩(wěn)定狀態(tài)C.有二個穩(wěn)定狀態(tài)D.有多個穩(wěn)定狀態(tài)98.石英晶體多諧振蕩器的輸出脈沖頻率取決于(A)。A.晶體的固有頻率；B.晶體的固有頻率和RC參數(shù)值；C.RC參數(shù)大小D.組成振蕩器的門電路的平均傳輸時間。99.滯回特性是(D )的基本特性。A.多諧振蕩器； B.單穩(wěn)態(tài)觸發(fā)器；C.T觸發(fā)器； D.施密特觸發(fā)器。100.一個6位地址碼、8位輸出的ROM,其存儲矩陣的容量為(C)。A.48B.64C.512D.256數(shù)字電子技術(shù)期末考試題庫含答案一.綜合考核(共50題)1.CMOSOD門(漏極開路門)的輸出端可以直接相連，實現(xiàn)線與。()A.錯誤B.正確參考答案：B2.在雙積分A/D轉(zhuǎn)換器中，輸入電壓在取樣時間T1內(nèi)的平均值VI與參考電壓VREF應滿足的條件是()。A.|vl|≥|VREF|B.Ivi|≤|VREF|C.|Vl|=|VREF|D.無任何要求參考答案：A3.在下列邏輯部件中，不屬于組合邏輯部件的是()A.譯碼器B.編碼器C.全加器D.寄存器參考答案：D4.在下列邏輯電路中，不是時序邏輯電路特征的是()。A.含有觸發(fā)器B.由門電路構(gòu)成C.有記憶功能D.有競爭冒險現(xiàn)象參考答案：ADB.2C.3D.4參考答案：C6.對于T觸發(fā)器，若原態(tài)Qn=0,欲使新態(tài)Qn+1=1,應使輸入T=()A.0B.1C.QD./Q或1參考答案：D7.以下表達式中不符合邏輯運算法則的是()。A.C·C=2CB.1+1=2C.0+1=1D.A+1=1參考答案：AB8.欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端()A.J=K=1B.J=Q,K=/QC.J=/Q,K=QD.J=Q,K=1參考答案：B9.格雷碼具有任何相鄰碼只有一位碼元不同的特性。()A.錯誤B.正確參考答案：B10.若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。()A.錯誤B.正確參考答案：A11.一位十進制計數(shù)器至少需要()個觸發(fā)器。A.3B.4C.5D.10參考答案：B12.0C門，即集電極開路門，是一種能夠?qū)崿F(xiàn)線邏輯的電路。()A.錯誤B.正確參考答案：B13.在何種輸入情況下，“與非”運算的結(jié)果是邏輯0()A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是1參考答案：D14.若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。()A.錯誤B.正確參考答案：B15.以下電路中可以實現(xiàn)“線與”功能的有()。A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門參考答案：CD16.邏輯變量的取值和可以表示()。A.開關(guān)的閉合、斷開B.電位的高、低C.真與假D.電流的有、無參考答案：ABCD17.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有()個A.1B.2C.3D.8參考答案：D18.在狀態(tài)化簡中，判斷狀態(tài)等效與狀態(tài)相容時相同點是()。A.傳遞性B.次態(tài)應滿足的條件C.隱含表的作用D.最大等效類與最大相容類的確定參考答案：BCD19.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。()A.錯誤B.正確參考答案：B20.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度(進制數(shù))為()的計數(shù)器A.NC.N的平方D.2的N次方參考答案：D21.占空比的公式為：q=tw/T,則周期T越大占空比q越小。()A.錯誤B.正確參考答案：A22.與八進制數(shù)(47.3)8等值的數(shù)為()A.(100111.011)2B.(27.8)16C.(27.3)16D.(100111.11)2參考答案：A23.下面代碼中哪些是無權(quán)碼()。A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼參考答案：CD24.七段譯碼器74LS47的輸入是4位(