BCD基本工藝綜述專業(yè)資料

BCD工藝及發(fā)展?fàn)顩r綜述摘要：隨著市場對(duì)低功耗、高效率節(jié)能功率電子產(chǎn)品需求不斷擴(kuò)展，單芯片智能功率集成電路（SPIC）得到了迅猛發(fā)展。當(dāng)前，SPIC制造重要采用一種稱為BCD（BipolarCMOSDMOS）集成工藝技術(shù)，本文依照實(shí)際工藝電壓原則著重闡述了高壓BCD、大功率BCD以及高密度BCD工藝各自特點(diǎn)及發(fā)展原則，同步簡介了世界知名IC制造廠商并闡述了BCD工藝整體發(fā)展特點(diǎn)及趨勢。核心詞：SPIC功率集成技術(shù)BCD工藝1、引言智能功率集成電路（SPIC）是指將高壓功率器件及低壓信號(hào)解決電路和外圍接口、檢測、保護(hù)等功能電路集成到單芯片上集成電路技術(shù)。SPIC發(fā)展依賴于當(dāng)前最重要功率集成技術(shù)——BCD工藝，BCD工藝特點(diǎn)是將硅平面工藝用到功率集成上，該工藝是一種可以將雙極、CMOS和DMOS器件同步集成到單芯片上技術(shù)，1986年，由意法半導(dǎo)體公司率先研制成功了第一代BCD工藝，當(dāng)時(shí)技術(shù)被稱為MultipowerBCDtechnology[1]，是一種4μm60V工藝，在老式結(jié)隔離雙極工藝中整合進(jìn)了縱向DMOS（VDMOS）構(gòu)造，該工藝采用了12張掩膜版，其工藝截面構(gòu)造如圖1所示：圖1ST公司第一代BCD工藝集成器件剖面圖[1]在功率應(yīng)用領(lǐng)域，與老式雙極功率工藝相比BCD工藝具備明顯優(yōu)勢，最基本優(yōu)勢就是使得電路設(shè)計(jì)者可以在高精度模仿雙極器件，高集成度CMOS器件和作為功率輸出級(jí)DMOS器件之間自由選取。由于DMOS具備高效率(低損耗)、高強(qiáng)度(無二次擊穿)、高耐壓、固有源漏二極管存在(作用類似續(xù)流二極管)和高速開關(guān)特性，因而，DMOS特別適合伙為功率開關(guān)器件，并且其制造工藝可以和和硅柵CMOS制造工藝兼容，從而有助于功率集成。整合好BCD工藝可大幅減少功耗，提高系統(tǒng)性能，增長可靠性和減少成本。通過近三十年發(fā)展，BCD工藝技術(shù)已經(jīng)獲得了很大進(jìn)步，從第一代4μmBCD工藝發(fā)展到了第六代0.13μmBCD工藝，線寬尺寸不斷減小同步也采用了更先進(jìn)多層金屬布線系統(tǒng)，使得BCD工藝與純CMOS工藝發(fā)展差距縮小；另一方面，BCD工藝向著原則化模塊化發(fā)展，其基本工序原則化，混合工藝則由這些基本工序組合而成，設(shè)計(jì)人員可以依照各自需要增減相應(yīng)工藝環(huán)節(jié)。當(dāng)今BCD工藝中CMOS與純CMOS完全兼容，既有圖形單元庫可以直接被混合工藝電路調(diào)用?？倎碚f，此后BCD工藝重要向著高壓，高功率和高密度這三個(gè)方向發(fā)展，同步提高與CMOS工藝工藝兼容性，并針對(duì)更多應(yīng)用需要靈活化工藝設(shè)計(jì)；此外，BCD技術(shù)與SOI技術(shù)相結(jié)合也是一種非常重要趨勢，當(dāng)前某些新興BCD技術(shù)也已經(jīng)形成體系，如：HVCMOS-BCD重要用于彩色顯示驅(qū)動(dòng)，RF-BCD重要用于實(shí)現(xiàn)手機(jī)RF功率放大輸出級(jí)，BCD-SOI重要用于無線通信。BCD工藝發(fā)展使更多復(fù)雜功能可以集成。這使SPIC設(shè)計(jì)變得更加靈活、以便,設(shè)計(jì)時(shí)間和費(fèi)用大幅度減少。這樣便浮現(xiàn)了將微解決器、存儲(chǔ)器等系統(tǒng)核心單元與接口、電源、保護(hù)等單元單片集成高智能化功率系統(tǒng)（PSoC），即面向系統(tǒng)高智能功率技術(shù)(systemorientedtechnology)。2、BCD集成電路技術(shù)研究進(jìn)展2.1國內(nèi)外知名廠商及其工藝某些知名國際半導(dǎo)體公司在功率集成技術(shù)領(lǐng)域處在領(lǐng)先地位，如德州儀器（TI）、仙童半導(dǎo)體（Fairchild）、PowerIntegration(PI)、國際整流器公司（IR）、飛思卡爾（Freescale）、意法半導(dǎo)體（ST）、Philips、三菱等。國內(nèi)擁有BCD工藝線廠商比較有限，重要有臺(tái)積電（TSMR）、中芯國際、華虹NEC、上海宏力半導(dǎo)體、上海新進(jìn)半導(dǎo)體、華潤上華等。ST公司是歐洲功率半導(dǎo)體最大廠商，其首創(chuàng)BCD工藝在1980年代中期引入時(shí)，立即就成為幾乎所有智能功率應(yīng)用首選。通過不斷改進(jìn)、分化，ST公司開發(fā)了一系列對(duì)全球功率IC影響深遠(yuǎn)BCD工藝,如BCD3（1.2μm）[2]、BCD4（0.8μm）[3]、BCD5（0.6μm）[4]、BCD6（0.35μm）[5]。最新BCD工藝是基于VLSICMOS平臺(tái)0.18μmBCD8[6]和0.13μmBCD工藝。NXP公司（原飛利浦半導(dǎo)體公司）在BCD工藝方面也做了大量研究，特別是SOIBCD方面，NXP公司已經(jīng)推出了一系列基于自己開發(fā)SOIBCD工藝平臺(tái)功率集成芯片產(chǎn)品，在低噪聲，高可靠性，高頻率規(guī)定應(yīng)用領(lǐng)域占據(jù)了很大市場份額。TSMC在-間推出了模組化BCD工藝，此新BCD工藝特色在于提供12伏特至60伏特工作電壓范疇，可支持各種LED應(yīng)用，涉及：LCD平面顯示屏背光源、LED顯示屏、普通照明與車用照明等，且工藝橫跨0.6μm至0.18μm等各種世代，并有數(shù)個(gè)數(shù)字核心模組可供選取。中芯國際推出BCD工藝平臺(tái)重要集中于低壓范疇，已經(jīng)實(shí)現(xiàn)量產(chǎn)有0.35μm20V和0.18μm20V外延和非外延工藝平臺(tái)，更高電壓（60V-80V）工藝平臺(tái)正在開發(fā)中。華虹NEC在宣布，其非外延0.35μmBCD工藝開始量產(chǎn)。華虹NEC在成功研發(fā)并量產(chǎn)了BCD350(0.35μmBCD)工藝。針對(duì)市場不同需求，華虹NEC現(xiàn)又推出了非外延工藝0.35um

BCD工藝，即PMU350工藝。PMU350在BCD350基本上用DeepNwell代替了外延層，并簡化了工藝流程，使該工藝更具競爭力。華虹NECPMU350工藝重要面向電源管理、顯示驅(qū)動(dòng)、汽車電子、工業(yè)控制等領(lǐng)域，該工藝原則配備涉及3.3V/5VCMOS，12V/18V/30V/40VLDMOS以及垂直NPN和水平PNP雙極管。此工藝同步還提供高精度電阻、高密度電容及一次性可編程器等各種器件。華虹NEC已經(jīng)在開發(fā)0.18μmBCD技術(shù)平臺(tái)，以期可以提供電源管理和SOC芯片等更高品位技術(shù)。2.2BCD工藝核心技術(shù)BCD工藝將雙極器件、CMOS器件以及DMOS器件集成到同一芯片上，這就規(guī)定在兼容工藝下集成后這些器件可以基本具備分立器件良好性能，特別是高壓器件如DMOS器件；另一方面，制造出來芯片應(yīng)當(dāng)有更好綜合性能，要有小寄生效應(yīng)；此外，盡量要減少工藝復(fù)雜限度，以節(jié)約成本。在這些基本規(guī)定之下，BCD工藝核心技術(shù)重要涉及三大類問題：隔離技術(shù)，工藝兼容性以及DMOS器件設(shè)計(jì)。2.2.1隔離技術(shù)在老式雙極工藝，CMOS工藝和BiCMOS工藝中都會(huì)采用隔離技術(shù)以實(shí)現(xiàn)器件與器件之間，器件與電路之間，電路與電路之間電學(xué)上隔離，BCD工藝中隔離技術(shù)與其她工藝中隔離技術(shù)基本類似，重要隔離技術(shù)涉及三種：自隔離，結(jié)隔離和介質(zhì)隔離，如圖2所示為三種隔離技術(shù)截面圖[7]。(a)(b)(c)圖2BCD工藝中隔離技術(shù)：(a)自隔離[7]；(b)結(jié)隔離[7]；(c)介質(zhì)隔離自隔離技術(shù)是運(yùn)用晶體管和襯底之間形成自然形成反偏PN結(jié)來實(shí)現(xiàn)隔離，NMOS晶體管P阱與N型外延層，PMOSP型源漏與N型外延之間均形成PN結(jié)，只要保證這些PN結(jié)均反偏，則各器件就被隔離開來，漏極電流只會(huì)通過溝道到達(dá)源極而不會(huì)流到其他器件中去。自隔離辦法存在某些缺陷：一方面，相鄰MOS器件之間為場區(qū)，也許存在寄生溝道，形成寄生MOS管，電流會(huì)從寄生MOS管中通過導(dǎo)致器件之間漏電，可以采用場區(qū)厚氧化和場區(qū)注入來提高寄生MOS管閾值電壓，以防止寄生溝道形成，但是LOCOS技術(shù)不可避免“鳥嘴”效應(yīng)，使得場氧延伸進(jìn)入有源區(qū)，占據(jù)有源區(qū)面積同步由于鳥嘴某些場氧較薄，厚場閾值減小，因而易形成漏電通道；另一方面，若由于噪聲等因素使得原本反偏PN結(jié)正偏，發(fā)生少子注入，很容易引起閂鎖和串?dāng)_。結(jié)隔離是BCD工藝中最常用隔離方式，即通過穿通外延層深擴(kuò)散形成反偏PN結(jié)和隔離島實(shí)現(xiàn)隔離，器件做在隔離島內(nèi)，這種工藝簡樸成熟并且對(duì)于普通應(yīng)用較為有效，因此當(dāng)前諸多功率IC中均采用PN結(jié)隔離。結(jié)隔離存在某些不可避免缺陷：一方面，當(dāng)器件耐壓提高，外延層厚度增長，用來形成隔離區(qū)P+注入需要更長推結(jié)時(shí)間，雜質(zhì)橫向擴(kuò)散更加明顯，使得隔離區(qū)占據(jù)了很大芯片面積。通過所謂上下隔離技術(shù)可以減少推結(jié)時(shí)間，從而減小雜質(zhì)橫向擴(kuò)散，但是雖然這樣隔離區(qū)面積還是很大，因此對(duì)于高壓BCD工藝采用結(jié)隔離很難減少其線寬；另一方面，功率電路中PN結(jié)反向漏電隨溫度升高而增大，使得功率器件性能退化，甚至導(dǎo)致誤操作；此外，PN結(jié)大寄生電容影響了電路工作速度。介質(zhì)隔離是指電路中各器件通過絕緣介質(zhì)隔離，由于是通過絕緣介質(zhì)隔離，因此介質(zhì)隔離是真正意義上物理隔離，當(dāng)前浮現(xiàn)介質(zhì)隔離技術(shù)重要涉及淺槽隔離（STI），深槽隔離（DTI）以及全介質(zhì)隔離技術(shù)。STI和DTI僅僅是在器件側(cè)壁形成隔離，而全介質(zhì)隔離則在器件底部和側(cè)壁都用絕緣介質(zhì)隔離形成封閉隔離島，全介質(zhì)隔離普通采用當(dāng)前最為流行SOI襯底，配合STI或DTI工藝來完畢。介質(zhì)隔離相比其她隔離方式存在許多優(yōu)勢：隔離寬度不受外延層厚度和擊穿電壓影響，因此可以大大節(jié)約芯片面積，當(dāng)代較低線寬高集成度BCD工藝普通均采用介質(zhì)隔離；介質(zhì)隔離效果較好，器件間串?dāng)_和寄生效應(yīng)很小，減小了閂鎖效應(yīng)發(fā)生，同步提高了電路速度；介質(zhì)隔離具備優(yōu)越電磁兼容（EMC）性。但是介質(zhì)隔離也存在缺陷：一是其工藝復(fù)雜限度相對(duì)較高，因而成本較高，二是介質(zhì)熱導(dǎo)率不大于單晶Si，使得器件工作時(shí)散熱效果較差，很容易引起局部過熱，影響器件和電路工作可靠性。2.2.2工藝兼容性典型BCD工藝包括了低壓MOS管、高壓MOS管、不同耐壓LDMOS、縱向NPN管、橫向NPN管、橫向PNP、襯底PNP、肖特基二極管、擴(kuò)散電阻、多晶電阻、金屬電阻以及MOS電容等豐富器件，有些工藝還集成了JFET，EEPROM等器件，不同器件種類有其各自特點(diǎn)，集成時(shí)就必要考慮兼容性問題，首要兼容性問題有兩個(gè)：一是高壓器件和低壓器件兼容性；二是MOS器件與雙極器件兼容。一方面要選取適當(dāng)隔離技術(shù)，保證高壓某些不會(huì)影響到低壓某些正常工作，其她器件不會(huì)影響敏感器件工作；提高光刻版兼容性是解決兼容性問題最核心因素，不同器件各區(qū)摻雜有不同規(guī)定，但是為了減少掩模版數(shù)量減少制導(dǎo)致本，但愿可以使其中相似類型摻雜能兼容進(jìn)行，還要合理調(diào)節(jié)各工藝順序，在實(shí)現(xiàn)工藝兼容同步，保證器件性能，但有時(shí)還是必要在器件性能和兼容性問題上做出折中，因而需要對(duì)器件構(gòu)造和工藝進(jìn)行巧妙地設(shè)計(jì)。2.2.3DMOS器件DMOS器件是整個(gè)SPIC中核心器件，往往需要占據(jù)芯片面積1/2~2/3，BCD工藝方案制定和改進(jìn)都需要優(yōu)先考慮DMOS器件設(shè)計(jì)和優(yōu)化，因而DMOS是整個(gè)工藝中需要特別關(guān)注和專門設(shè)計(jì)器件，設(shè)計(jì)時(shí)既要考慮到工藝兼容性還要盡量保證DMOS器件性能。DMOS重要有兩種類型：垂直雙擴(kuò)散MOS（VDMOS）與橫向雙擴(kuò)散MOS（LDMOS）。LDMOS更容易與CMOS工藝兼容并且構(gòu)造更為靈活而被廣泛應(yīng)用。LDMOS基本構(gòu)造依照不同工藝和應(yīng)用規(guī)定而變化，但大體相似，如圖X所示，LDMOS采用雙擴(kuò)散自對(duì)準(zhǔn)工藝，溝道長度決定于兩次擴(kuò)散橫向擴(kuò)展長度之差；LDMOS源漏之間存在漂移區(qū)，用來承受高壓。圖3(a)-(d)均為典型LDMOS構(gòu)造。依照電壓級(jí)別分類，LDMOS可以分為中低壓LDMOS（普通在15~200V）和高壓LDMOS（500V以上），中低壓LDMOS，如圖3(a)所示，多晶柵極連接源漏區(qū)，在接近漏端處形成場氧，多晶硅柵極覆蓋到場氧之上形成場板構(gòu)造以吸取漏端強(qiáng)電場，這樣有助于提高器件耐壓；高壓LDMOS構(gòu)造與中低壓構(gòu)造區(qū)別明顯，如圖3(b)，由于需要承受高耐壓，因而高壓LDMOS需要更長更深漂移區(qū)，這就會(huì)大大增長器件導(dǎo)通電阻，通過引入所謂RESURF[8]構(gòu)造，可以對(duì)器件耐壓和導(dǎo)通電阻進(jìn)行優(yōu)化。(a)(b)(c)(d)圖3不同構(gòu)造LDMOS；(a)中低壓LDMOS構(gòu)造；(b)高壓LDMOS構(gòu)造；(c)SJ-LDMOS構(gòu)造[9]；(d)SOI-LDMOS構(gòu)造DMOS器件需要設(shè)計(jì)核心參數(shù)有器件閾值，器件耐壓和導(dǎo)通電阻，而器件耐壓和導(dǎo)通電阻之間往往存在trade-off關(guān)系，需要對(duì)器件進(jìn)行優(yōu)化，BCD工藝中大多數(shù)對(duì)LDMOS構(gòu)造優(yōu)化都是環(huán)繞這一點(diǎn)展開。隨著BCD工藝迅速發(fā)展，也浮現(xiàn)了更多改進(jìn)型LDMOS構(gòu)造，如圖X(c)(d)，通過將Cool-MOS中super-junction[9]技術(shù)應(yīng)用到LDMOS中，就產(chǎn)生了(c)圖SJ-LDMOS[10]構(gòu)造，該構(gòu)造進(jìn)一步提高器件耐壓和減少導(dǎo)通電阻，(d)圖為SOILDMOS構(gòu)造，由于SOI襯底應(yīng)用，這種LDMOS具備高速開關(guān)特性，可以應(yīng)用到RF領(lǐng)域。此外，需要特別注意是，普通LDMOS構(gòu)造中源極和襯底之間只能短接或加小電壓，這樣構(gòu)造稱為低邊（Low-side）LDMOS，然而在某些電路應(yīng)用中LDMOS源極電位也許高于襯底電位較多，這就規(guī)定在器件構(gòu)造中必要將源極和襯底隔離開來（可采用埋層），這種構(gòu)造稱為高邊（High-side）LDMOS，高邊LDMOS設(shè)計(jì)相對(duì)困難某些，核心是要保證源極到襯底有足夠耐壓。圖X所示為兩種構(gòu)造示意圖：(a)(b)圖4低邊LDMOS及高邊LDMOS構(gòu)造3、BCD工藝發(fā)展過程及現(xiàn)狀3.1高壓BCD工藝可以集成耐壓范疇在100V-700V高壓器件BCD工藝為高壓BCD工藝。高壓BCD工藝采用反偏PN結(jié)隔離技術(shù)，器件做在隔離島中，最典型實(shí)現(xiàn)辦法是：在P型襯底上注入形成N+埋層，然后再形成N型外延層，通過注入P型雜質(zhì)并推結(jié)使得P型雜質(zhì)縱向穿通整個(gè)N外延，形成N型隔離島，通過這種辦法可以直接集成高邊（high-side）電壓能力達(dá)300VVDMOS器件，器件耐壓越高，所需外延層厚度越厚，但是由于橫向擴(kuò)散效應(yīng)，隔離區(qū)面積明顯增長，這就限制了光刻精度[2]。最重要高壓應(yīng)用范疇在500V-700V，例如電子照明和工業(yè)電源，可以使得BCD工藝集成如此高耐壓DMOS器件，則只有使用RESURF構(gòu)造橫向DMOS，如上圖X所示，這就是所謂“離線式BCD（off-lineBCD）工藝”。離線式BCD工藝缺陷是只能制作低邊（Low-side）LDMOS（源和襯底間短接）很難形成較高耐壓高邊（High-side）LDMOS，因素是高壓器件中普通不采用N+埋層隔離構(gòu)造，其源/襯底耐壓受限于源極與襯底之間穿通擊穿，采用SOI技術(shù)可以克服這個(gè)限制。離線式BCD工藝在減小線寬和增長集成電路復(fù)雜限度方面發(fā)展十分有限，技術(shù)方面因素是需要同步保證高壓器件高可靠性、高性能以及控制電路高密度是十分不容易，需要高昂工藝費(fèi)用，當(dāng)前高壓BCD工藝中需要更加復(fù)雜數(shù)字電路來實(shí)現(xiàn)更加精準(zhǔn)控制，因此對(duì)于高壓BCD工藝發(fā)展來說最核心最具挑戰(zhàn)問題是減小其線寬和提高光刻精度[2]。當(dāng)前，ST公司已經(jīng)開發(fā)出了700V甚至1200V高壓BCD工藝，線寬可以減少至1μm如下；NXP公司則對(duì)薄層SOI襯底上高壓器件實(shí)現(xiàn)進(jìn)行了許多理論研究，并在此基本上開發(fā)出了600V以上高壓BCD工藝。在國內(nèi)，公司如華虹NEC在開發(fā)出了0.35μm700V高壓BCD工藝，華潤上華也在同一時(shí)期開發(fā)出了1μm700V工藝，該工藝平臺(tái)是基于該公司在AC-DC轉(zhuǎn)換器上廣泛應(yīng)用1.0μm40VBCD工藝平臺(tái)上嵌入700VDMOS后研發(fā)而成，現(xiàn)已投入量產(chǎn)。，電子科技大學(xué)功率集成實(shí)驗(yàn)室也發(fā)出了關(guān)于高壓運(yùn)用700VBCD工藝研究報(bào)道[11]。3.2高功率BCD工藝高功率BCD工藝電壓工作范疇普通在40V-200V之間，屬于中檔電壓范疇，但是電流卻非常大，這種芯片中普通只需要某些簡樸適當(dāng)控制電路，功耗規(guī)定限制了功率器件面積不能減到很小，并且普通功率器件占據(jù)了芯片大某些面積，因而高功率BCD工藝發(fā)展重要不是特性尺寸減小，重點(diǎn)在于如何優(yōu)化功率器件構(gòu)造，提高器件強(qiáng)度，減少器件自身功耗，同步減少控制電路功耗。高功率BCD工藝代表重要有ST公司0.8μmBCD4工藝。其她公司機(jī)構(gòu)如三菱公司在推出了0.5μm90VBCD工藝，其剖面圖如圖5所示，該工藝采用外延技術(shù)，需12張掩模版，其中集成了5V/12V/30V/60V/90V幾種不同耐壓器件[12]，，在90V工藝基本上，增長一張強(qiáng)化隔離掩模版，又推出了0.5μm120VBCD工藝[13]，新工藝可以滿足電壓超過100V高功率應(yīng)用，例如汽車電子以及顯示屏驅(qū)動(dòng)等。NXP公司則開發(fā)了0.6μm180VBCD工藝，該工藝基于SOI襯底（1μm買氧化層上1.5μm硅），采用三層金屬，一層多晶，30nm單柵氧，需要15-17張掩膜（依照器件選取而定），其中包括了12V-60V，120V以及180V幾種電壓級(jí)別器件[14]，合用于汽車電子及顯示驅(qū)動(dòng)。圖5三菱公司0.6μm120V工藝截面圖[12]當(dāng)今，對(duì)高功率芯片需求諸多都是來自汽車電子領(lǐng)域，此類應(yīng)用中需要解決大電流，中檔電壓并且僅采用有限控制電路，規(guī)定器件具備高強(qiáng)度和高可靠性?；?0V-200V高功率BCD工藝技術(shù)，國際半導(dǎo)體芯片制造廠商，涉及TI（德州儀器公司），IR（國際整流器公司）也都推出了一系列集成電路芯片。3.3高密度BCD工藝高密度BCD工藝又稱為VLSI-BCD工藝，其發(fā)展代表了BCD工藝發(fā)展主流，由于它應(yīng)用最為廣泛，其電壓范疇在5V-50V，在汽車電子應(yīng)用中重要是70V。高密度BCD工藝是基于VLSICMOS工藝平臺(tái)，其發(fā)展相比數(shù)字CMOS工藝發(fā)展滯后幾年，由于功率器件中深結(jié)形成需要較長時(shí)間高溫推結(jié)過程，會(huì)影響到CMOS器件或者存儲(chǔ)器中淺擴(kuò)散區(qū)，并且功率器件厚柵氧化與CMOS器件所需高質(zhì)量薄柵氧化也不兼容，因而其發(fā)展所要面臨最大挑戰(zhàn)是如何使得DMOS功率器件與老式具備高光刻精度CMOS和非易失型存儲(chǔ)器工藝兼容并獲得最優(yōu)性能。高密度BCD工藝典型代表工藝是ST公司BCD5-BCD8工藝，1995年開發(fā)BCD5工藝是實(shí)現(xiàn)高密度功率集成一次突破，其截面圖如圖6所示，BCD5創(chuàng)新性采用互補(bǔ)式LDMOS，通過大角度離子注入形成NLDMOSP-body區(qū)和PLDMOSN-body區(qū)，并且并沒有增長工藝熱預(yù)算，這就使得在同一BCD芯片上可以集成EPROM和EEPROM模塊。BCD6工藝基于0.35μmCMOS工藝平臺(tái)，高壓功率管也是直接集成到里面，因而BCD6工藝與CMOS工藝完全兼容，相比BCD5工藝，BCD6工藝進(jìn)一步優(yōu)化了器件性能，減少了寄生效應(yīng)，采用5層金屬布線，進(jìn)一步提高了集成度。，0.18μmBCD8工藝研發(fā)完畢并投入生產(chǎn)，標(biāo)志著BCD工藝進(jìn)入深亞微米時(shí)代；，0.13μmBCD工藝也已開發(fā)完畢，0.13μmBCD工藝是當(dāng)前最先進(jìn)BCD工藝，與CMOS工藝差距也逐漸縮小。當(dāng)前BCD工藝開始朝90nm，65nm發(fā)展，借助于先進(jìn)CMOS工藝平臺(tái)，集成高性能功率器件及高度智能化成為電源管理等應(yīng)用BCD工藝所面臨一種挑戰(zhàn)，與此同步，還需要進(jìn)一步集成高性能CPU、迅速存儲(chǔ)器等模塊，實(shí)現(xiàn)高度智能化功率片上系統(tǒng)(PSoC)[15]。圖6BCD5工藝截面圖[4]，NXP公司A-BCD9工藝開發(fā)成功，這是一種SOI基100V0.13μmBCD工藝，該工藝可以集成Flash，RAM和ROM。該工藝采用3層poly，6層金屬連線，實(shí)現(xiàn)STI全介質(zhì)隔離，深槽內(nèi)部填充poly用于器件之間隔離，淺槽所有填充SiO2用于器件模塊內(nèi)部隔離。圖7為此工藝中高壓器件示意圖：圖7NXP公司0.13μmSOIBCD高壓N/PMOS截面圖東芝公司也開發(fā)出了其第五代BiCD/CD工藝平臺(tái)[16]，這種工藝是基于0.13μmCMOS技術(shù)，該平臺(tái)提供了從5V到60V六種不同電壓級(jí)別功率器件，其中超過25V功率管采用BiCD-0.13μm深槽隔離構(gòu)造（DTI）LDMOS，具備更小線寬和超低導(dǎo)通壓降，其構(gòu)造如圖8所示；圖8東芝公司5thBiCD工藝下LDMOS構(gòu)造[16]國內(nèi)某些公司也研發(fā)并建成了一系列新BCD工藝平臺(tái)：，上海華虹NEC0.35μm40V和0.18μm40VBCD工藝線已經(jīng)實(shí)現(xiàn)批量生產(chǎn)，華虹NEC又對(duì)0.35μm80V和0.18μm60V工藝平臺(tái)進(jìn)行了開發(fā)；同期，華潤上華也發(fā)布了其0.35μm和0.18μm兩款新BCD工藝平臺(tái)，0.25μmBCD工藝平臺(tái)比原有0.5μmBCD工藝平臺(tái)具備更高性價(jià)比，功率DMOS性能提高了30%，工藝流程更簡化，使用成本更低。0.18μmBCD工藝平臺(tái)將功率DMOS嵌入0.18μm數(shù)字平臺(tái)中，保持了0.18μm數(shù)字工藝及0.25μmBCD工藝原有性能，提供完整數(shù)字原則單元庫、OTP等設(shè)計(jì)支持。3.4其她BCD工藝3.4.1SOI-BCD工藝在功率IC制造中，SOI襯底相對(duì)體硅有許多優(yōu)勢：可以形成全介質(zhì)隔離從而減少寄生參數(shù)，提高器件可靠性，增強(qiáng)EMC能力，器件可以偏置到高于電源電位或者低于地電位而不會(huì)產(chǎn)生電過應(yīng)力或引起寄生晶體管導(dǎo)通，因而SOI技術(shù)非常合用于低噪聲，高傳播速率應(yīng)用場合，此外，SOI技術(shù)還可以大大減小了芯片面積。但是90年代此前由于SOI襯底工藝復(fù)雜，價(jià)格昂貴，SOI基高壓器件難以形成，BCD工藝中SOI襯底使用受到限制；而近年來，一方面SOI襯底制造技術(shù)逐漸進(jìn)步成熟，價(jià)格下降，另一方面，SOI高壓器件構(gòu)造研究進(jìn)一步，使得SOI技術(shù)可以廣泛應(yīng)用到功率集成電路中。在某些應(yīng)用上SOI襯底具備明顯優(yōu)勢，如平板顯示驅(qū)動(dòng)、模仿音頻放大和xDSL驅(qū)動(dòng)等。NXP（恩智浦半導(dǎo)體）是SOIBCD工藝代表公司，技術(shù)處在領(lǐng)先地位，由其開發(fā)工藝被稱為A-BCD（AdvancedBipolarCMOSDMOS）[17]和EZHV工藝，A-BCD重要應(yīng)用于中檔電壓，EZHV則應(yīng)用于高壓領(lǐng)域。從1998年第一代工藝（A-BCD1）開發(fā)成功至今NXP已經(jīng)開發(fā)出了第九代工藝（A-BCD9），采用SOIA-BCD工藝，NXP公司成功研制出了具備優(yōu)越EMC性能CAN和LINE收發(fā)器以及D類音頻功放系列IC等產(chǎn)品，1997年，NXP公司T.Letavic，E，Arnold，M.Simpson等人提出了600V薄膜SOILDMOS[18]構(gòu)造，由此產(chǎn)生了EZHV工藝，EZHV采用薄膜SOI構(gòu)造，可以集成耐壓在600V以上高壓功率器件，采用EZHV工藝，NXP公司推出了650VTEA152x和700VTEA172x系列芯片，合用于低功耗系統(tǒng)開關(guān)電源（SMPS）控制IC，尚有用于550V高壓全橋驅(qū)動(dòng)UBA2032系列芯片。其她某些公司也對(duì)BCD-SOI工藝進(jìn)行了開發(fā)，Atmel公司開發(fā)出了高壓0.8μmBCD-SOI工藝，重要面向汽車應(yīng)用。ST公司開發(fā)了1μmSOI-BCD工藝,其氧化埋層厚2μm，有源硅厚9μm，運(yùn)用深槽刻蝕和氧化硅填充實(shí)現(xiàn)橫向隔離。這種工藝可以滿足30V/100V/200V應(yīng)用，例如電信xDSL驅(qū)動(dòng)、視頻放大器和PDP顯示驅(qū)動(dòng)等。研究表白，和相似條件下與硅基電路相比，SOI電路速度可以提高25%~35%，功耗減少2/3，同樣輻照劑量下，產(chǎn)生少數(shù)載流子數(shù)目也可小3個(gè)數(shù)量級(jí)[19]。前面提到SOI材料散熱性能不及體硅材料，在高壓BCD中容易引起失效，因而SOI材料散熱問題也是當(dāng)前可靠性研究一種重點(diǎn)方向。3.4.2RF-BCD工藝近幾年，無線通信技術(shù)（GSM，EDGE，W-CDMA，Wimax等）飛速發(fā)展，無線產(chǎn)品市場需求量大幅攀升，這就大大推動(dòng)了射頻功率器件發(fā)展。射頻功率器件是RF功率放大器核心，GaAs材料以其優(yōu)良高頻性能和高功率轉(zhuǎn)換效率而成為射頻功率器件首選，采用GaAs材料制做射頻功率放大器依然是當(dāng)前主流技術(shù)，但是GaAs材料也存在某些缺陷限制了其發(fā)展：GaAs晶圓制導(dǎo)致本高，工藝相對(duì)復(fù)雜，固有高截止電流，可集成度不及硅基材料。針對(duì)這些問題，人們又提出采用便于集成硅基LDMOS代替GaAs器件作為射頻功率器件，但是，對(duì)于初期LDMOS構(gòu)造，其輸出效率存在所謂“30%理論瓶頸”；從以來，NXP公司就始終致力于RFLDMOS器件研究，其效率不斷提高，到，NXP公司研制出第五代RFLDMOS[20]，通過改進(jìn)，在實(shí)現(xiàn)了2GHz頻率下32%效率，增益達(dá)到18.5dB[21]。NXP公司提出LDMOS構(gòu)造如圖9所示：圖9NXP提出RFLDMOS[22]對(duì)于射頻應(yīng)用，除了RF功率放大器以外，控制電路也是必不可少，但愿可以同步將它們進(jìn)行單片集成，ST公司則在RF集成工藝方面做了大量工作，運(yùn)用開發(fā)好BCD6-BCD8系列工藝（它們具備很大工藝靈活性），在兼容條件下，直接將優(yōu)化好RFLDMOS工藝引入進(jìn)來就形成了所謂RF-BCD工藝，RF-BCD6和RF-BCD8[3]是ST公司最典型RF-BCD工藝。RF-BCD6中LDMOS具備出眾飽和與線性效率，工作頻率為2GHz和相鄰?fù)ǖ拦β时葹?38dBc時(shí)，其效率分別為70%和45%。采用RF-BCD8工藝，集成互補(bǔ)RFLDMOS器件，N型器件和P型器件耐壓均為12V，截止頻率分別達(dá)到18GHz和12GHz。國內(nèi)關(guān)于RF-BCD工藝研究鮮有報(bào)道。雖然GaAs晶體管截止頻率高于RFLDMOS，但是在飽和輸出功率時(shí)，硅功率放大器性能和GaAs還是具備可比性；而在低功率時(shí)，RFLDMOS比GaAs性能更出眾。因而以RFLDMOS為核心RF-BCD工藝具備很遼闊發(fā)展前景。4、結(jié)束語從功率集成技術(shù)總體發(fā)展趨勢看，更高集成度，更高可靠性，更高智能化是BCD工藝?yán)^續(xù)向前發(fā)展所面臨技術(shù)難題，也是研究熱點(diǎn)，汽車電子以及電源管理芯片迅速增長需求市場，也推動(dòng)著BCD工藝?yán)^續(xù)向更高水平發(fā)展。BCD工藝迅速發(fā)展給中華人民共和國功率半導(dǎo)體行業(yè)帶來了巨大挑戰(zhàn)，當(dāng)前，國內(nèi)BCD工藝技術(shù)已經(jīng)獲得較大發(fā)展，但是與國際先進(jìn)水平仍存在較大差距，還需要更多努力。參照文獻(xiàn)：[1]AntonioAndreini，ClaudioContiero，PaolaGalbiati，SGSMicroelettronicaSpA，MonolithicMicrosystemDivision，Milan，Italy.ANewIntegratedSiliconGateTechnologyCombiningBipolarLinear，CMOSLogic，andDMOSPowerParts.IEEEtransactionsonElectronDevice，1986.Page(s):2025-2030.[2]Contiero，C；Gariboldi，R.；Sueri，S.；Russo，A，TPAGroup，STMicroelectron.，Milian，Italy.Smartpowertechnologiesevolution.IndustryApplicationsConference，.ConferenceRecordoftheIEEE，.Page(s):10-19.[3]ClaudioContiero，AntonioAndreini,PaolaGalbiati，STMicroelectronics，TPAGroupsR&DDepartment，Cornaredo，Agrate，Milan，Italy.Solid-StateDeviceResearchConference，.Proceedingofthe32ndEuropean..Page(s):275-282.[4]C.Contiero，P.Galbiati，M.Palmieri，L.Vecchi，SGS-THOMSONMicroelectronics.LDMOSimplementationbylargetiltimplantin0.6μmBCD5process，flashmemorycompatible.PowerSemiconductorDevicesandICs，1996.ISPSD'96Proceedings.，8thInternationalSymposium.Page(s)：75-78.[5]A.Moscatefi，A.Merlini，G.Croce，P.Galbiati，C.Contierol，STMicroelectronics，TPAGroup，Milan，Italy

，PowerSemiconductorDevicesandICs，.Proceedings.The12thInternationalSymposium.Page(s):

323–326.[6]Riccardi，D;Causio,

A.;

Filippi，I.;

\o""Paleari,

A.;

\o""Pregnolato，L.V.A.;Galbiati，P.;

Contiero，C.BCD8from7Vto70V：Anew0.l8μmTechnologyPlatformtoAddresstheEvolutionofApplicationstowardsSmartPowerICswithHighLogicContents.Page(s):

73-76

[7]WOLFGANGPRIBYL，SiemensEntwicklungszentrumfürMikroelektronikGes.m.b.H.A-9500Villach，Siemensstra?e2，Austria.IntegratedSmartPowerCircuitsTechnology，DesignandApplication.[8]J.A.Apples，H.M.J.Vaes，Highvoltagethinlayerdevices(RESURFdevices).ElectronDevicesMeeting，1979.Page(s)：238-241[9]陳星弼。。。[10]WenlianWang，80zhang，Member，IEEE，ZehongLi，andZhaoji,Li，StateKeyLab.ofElectron.ThinFilms&IntegratedDevices，Univ.ofElectron.Sci.&Technol.ofChina，Chengdu，China

.ApplicationofFieldPlateinSLOP-LDMOS.Communications，CircuitsandSystems(ICCCAS)，InternationalConference.，.Page(s):

507–509.[11]QiaoMing，JiangLingli，ZhangBo，LiZhaoji，A700VBCDtechnologyplatformforhighvoltageapplication.JournalofSemiconductors，Vol.33，No4，.[12]TomohideTerashima，F(xiàn)umitoshiYamamoto，KenichiHatasako.Multi-voltagedeviceintegrationtechniquefor0.5μmBiCMOS&DMOSprocess.PowerSemiconductorDevicesandICs，.Page(s)：331–334.[13]TomohideTerashima，F(xiàn)umitoshiYamamoto，KenichiHatasakoandShiroHineULSIDevelopmentCenter，MitsubishiElectricCorporation.120VBiC-DMOSprocessforthelatestautomotiveanddisplayapplications.PowerSemiconductorDevicesandICs，.Page(s)：93–96.[14]A.W.Ludikhuize，J.A.vanderPol，A.Heringa，A.Padiy，E.R.Ooms，P.vanKessel，G.J.J.Hessels，M.J.Swanenberg，B.vanVelzen，H.vanderVlist，J.H.H.A.Egbers，M.Stoutjesdijk.Extended(180V)Voltagein0.6pmThin-Layer-SO1A-BCD3Technologyon1μmBOXforDisplay，Automotive&ConsumerApplications.PowerSemiconductorDevicesandICs，.Page(s)：77–80.[15]孫偉峰，張波，肖勝安，蘇巍，成建兵.功率半導(dǎo)體器件與功率集成技術(shù)發(fā)呈現(xiàn)狀及展望.中華人民共和國科學(xué)：信息科學(xué)，,42(12)，1616-1630.[16]KojiShirai，KojiYonemura，Kiminori