電源性理解與設(shè)計(jì)

第第17頁(yè)電源完整性理解與設(shè)計(jì)一、定義：一、定義：電源完整性〔Powerintegrity〕簡(jiǎn)稱PI，是確認(rèn)電源來(lái)源及目的端的電壓及電流是否符合需求。電源完整性在現(xiàn)今的電子產(chǎn)品中相當(dāng)重要。有幾個(gè)有關(guān)電源完整性的層面：芯片層面、芯片封裝層面、電路板層面及系統(tǒng)層面。在電路板層面的電源完整性要到達(dá)以下三個(gè)需求：1V之間的誤差小于+/-50mV〕電源完整性〔Powerintegrity〕簡(jiǎn)稱PI，是確認(rèn)電源來(lái)源及目的端的電壓及電流是否符合需求。電源完整性在現(xiàn)今的電子產(chǎn)品中相當(dāng)重要。有幾個(gè)有關(guān)電源完整性的層面：芯片層面、芯片封裝層面、電路板層面及系統(tǒng)層面。在電路板層面的電源完整性要到達(dá)以下三個(gè)需求：1V之間的誤差小于+/-50mV〕2、掌握接地反彈〔地彈〕〔同步切換噪聲SSNSSO〕板上最大型的導(dǎo)體，因此也是最簡(jiǎn)潔放射及接收噪聲的天線。1.1“地彈”：于GND假設(shè)掌握不好就會(huì)影響電路的功能，因此有必要深入理解地彈的概念并爭(zhēng)論它的規(guī)律。QQ兩種狀態(tài)。假定由于電路狀態(tài)裝換，開(kāi)關(guān)Q接通RL電電流建立然后衰減，這一電流變化作用于接地引腳的電感LG，這樣在芯片外的電路板“地”與芯片內(nèi)的地之間，會(huì)形成肯定的電壓差，如圖中VG。這種由于輸出轉(zhuǎn)換引起的兩種狀態(tài)。假定由于電路狀態(tài)裝換，開(kāi)關(guān)Q接通RL電電流建立然后衰減，這一電流變化作用于接地引腳的電感LG，這樣在芯片外的電路板“地”與芯片內(nèi)的地之間，會(huì)形成肯定的電壓差，如圖中VG。這種由于輸出轉(zhuǎn)換引起的芯片內(nèi)部參考地電位漂移就是地彈。AA加了一個(gè)與地彈噪聲一樣的噪聲。1.2AA加了一個(gè)與地彈噪聲一樣的噪聲。1.2PDN器件或芯片供給足夠的電源，并滿足系統(tǒng)對(duì)電源穩(wěn)定性的要求。我們看到電源、GND網(wǎng)絡(luò)，其實(shí)分布著阻抗。二、電源噪聲余量計(jì)算：1、芯片的datasheet會(huì)給一個(gè)標(biāo)準(zhǔn)值，通常是5%；要考慮到穩(wěn)壓芯片直流輸出誤+/_2.5%，因此電源噪聲峰值幅度不超過(guò)+/_2.5%。23.13~3.47，二、電源噪聲余量計(jì)算：1、芯片的datasheet會(huì)給一個(gè)標(biāo)準(zhǔn)值，通常是5%；要考慮到穩(wěn)壓芯片直流輸出誤+/_2.5%，因此電源噪聲峰值幅度不超過(guò)+/_2.5%。23.13~3.47，3.3V，安裝在電路板后的輸出電壓是3.36V3.47-3.36=110mv精度是+/_1%，及3.36*+/_1%=+/_33.6mv。電源噪聲余量為110-33.6=76.4mv。2.1計(jì)算電源噪聲要留意五點(diǎn)〔1〕穩(wěn)壓芯片的輸出的準(zhǔn)確值是多少?！?〕工作環(huán)境的是否是穩(wěn)壓芯片所推舉的環(huán)境?！?〕負(fù)載狀況是怎么樣，這對(duì)穩(wěn)壓芯片輸出也有影響?！?〕電源噪聲最終會(huì)影響到信號(hào)質(zhì)量。而信號(hào)上的噪聲來(lái)源不僅僅是電源噪聲，反射竄〔4〕電源噪聲最終會(huì)影響到信號(hào)質(zhì)量。而信號(hào)上的噪聲來(lái)源不僅僅是電源噪聲，反射竄擾等信號(hào)完整性問(wèn)題也會(huì)在信號(hào)上疊加，因此不能把全部噪聲余量留給電源系統(tǒng)?！?〕不同的電壓等級(jí)對(duì)電源噪聲要求也不樣，電壓越小噪聲余量越小。模擬電路對(duì)電源要求更高。2.2電源噪聲來(lái)源〔1〕穩(wěn)壓芯片輸出的電壓不是恒定的，會(huì)有肯定的紋波?！?〕穩(wěn)壓電源無(wú)法實(shí)時(shí)響應(yīng)負(fù)載對(duì)于電流需求的快速變化。穩(wěn)壓電源響應(yīng)的頻率一般在200Khz〔3〕負(fù)載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗產(chǎn)生的壓降?！?〕外部的干擾。2.3?電容去耦是解決電源噪聲的主要方法。這種方法對(duì)提高瞬態(tài)電流的響應(yīng)速度，降低電源安排系統(tǒng)的阻抗都格外有效。要求，可依據(jù)公式I=Cdv/dt，此時(shí)電容二端存在電壓的變化，電容開(kāi)頭放電，準(zhǔn)時(shí)供給負(fù)載電流。AB擾等信號(hào)完整性問(wèn)題也會(huì)在信號(hào)上疊加，因此不能把全部噪聲余量留給電源系統(tǒng)。〔5〕不同的電壓等級(jí)對(duì)電源噪聲要求也不樣，電壓越小噪聲余量越小。模擬電路對(duì)電源要求更高。2.2電源噪聲來(lái)源〔1〕穩(wěn)壓芯片輸出的電壓不是恒定的，會(huì)有肯定的紋波?！?〕穩(wěn)壓電源無(wú)法實(shí)時(shí)響應(yīng)負(fù)載對(duì)于電流需求的快速變化。穩(wěn)壓電源響應(yīng)的頻率一般在200Khz〔3〕負(fù)載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗產(chǎn)生的壓降?！?〕外部的干擾。2.3?電容去耦是解決電源噪聲的主要方法。這種方法對(duì)提高瞬態(tài)電流的響應(yīng)速度，降低電源安排系統(tǒng)的阻抗都格外有效。要求，可依據(jù)公式I=Cdv/dt，此時(shí)電容二端存在電壓的變化，電容開(kāi)頭放電，準(zhǔn)時(shí)供給負(fù)載電流。ABABAB二點(diǎn)電壓穩(wěn)定及AB二點(diǎn)電壓變化很小，可依據(jù)公式△V=Z*△I。實(shí)際的電容存在寄生電感與等效串聯(lián)電阻。實(shí)際的電容存在寄生電感與等效串聯(lián)電阻。R=esr+1/j2πfc+j2πfl?等效竄聯(lián)電感無(wú)法消退，只要存在引線就會(huì)有寄生電感。等效串聯(lián)電阻也是存在的，由于制作電容的材料不是超導(dǎo)體。當(dāng)頻率很低時(shí)，j2πflR=esr+1/j2πfc+j2πfl?等效竄聯(lián)電感無(wú)法消退，只要存在引線就會(huì)有寄生電感。等效串聯(lián)電阻也是存在的，由于制作電容的材料不是超導(dǎo)體。當(dāng)頻率很低時(shí)，j2πfl遠(yuǎn)j2πfl1/j2πfc及稱為諧振點(diǎn)。2.41所示，您可以看一下標(biāo)準(zhǔn)的并聯(lián)平行極板電容，理解平面電容的2.41所示，您可以看一下標(biāo)準(zhǔn)的并聯(lián)平行極板電容，理解平面電容的概念。圖1.并聯(lián)平面電容圖1.并聯(lián)平面電容1的公式表示其大?。篊=(εοεrA)/h其中：εοεrA=重疊區(qū)域h=單獨(dú)的平面立電容的作用并不明顯。例如，考慮下面。FR-4絕緣材料疊層(εr=4.5)1平方英寸面積的并聯(lián)平行極板電容，隔開(kāi)4mils。解決方案：h=4mils=1.016*10-4mεο8.85*10-12F/mA=16.4516*10-4m2εr=4.5把這些數(shù)值應(yīng)用到上面的電容公式中，得到C=253pF。因此，典型FR-4電路板的公式表示其大小：C=(εοεrA)/h其中：εοεrA=重疊區(qū)域h=單獨(dú)的平面立電容的作用并不明顯。例如，考慮下面。FR-4絕緣材料疊層(εr=4.5)1平方英寸面積的并聯(lián)平行極板電容，隔開(kāi)4mils。解決方案：h=4mils=1.016*10-4mεο8.85*10-12F/mA=16.4516*10-4m2εr=4.5把這些數(shù)值應(yīng)用到上面的電容公式中，得到C=253pF。因此，典型FR-4電路板疊層間隔4mils，每平方英寸的電容大約是253pF。數(shù)值與間隔距離成線性反比，與面積成線性正比。Altera在多種電路板上成功應(yīng)用了平面電容。2.5減小雜散電感電源安排系統(tǒng)(PDS)的目的是為每一器件的電源和地焊盤供給并維持所要求的目標(biāo)恒定電壓。(Decaps)，以及電源和地定電壓主要取決于它們相關(guān)的雜散電感。三、目標(biāo)阻抗三、目標(biāo)阻抗目標(biāo)阻抗是電源系統(tǒng)的瞬態(tài)阻抗，對(duì)快速變化的電流的表現(xiàn)出來(lái)的一種特性阻抗。目標(biāo)阻抗公式目標(biāo)阻抗是電源系統(tǒng)的瞬態(tài)阻抗，對(duì)快速變化的電流的表現(xiàn)出來(lái)的一種特性阻抗。目標(biāo)阻抗公式去耦的電源電壓，ripple為允許的電壓波動(dòng)范圍，典型值為2.5%，△Imax為負(fù)載芯片最大瞬態(tài)電流變化量。3.12個(gè)680uf7個(gè)2.2uf陶瓷電容〔0805封裝〕，13個(gè)0.22uf陶瓷電容〔0603〕，26個(gè)0.022uf陶瓷電容〔0402〕。圖中上部平坦的曲線是680uf電容的阻抗曲線，其它三個(gè)容值的曲線為為去耦的電源電壓，ripple為允許的電壓波動(dòng)范圍，典型值為2.5%，△Imax為負(fù)載芯片最大瞬態(tài)電流變化量。3.12個(gè)680uf7個(gè)2.2uf陶瓷電容〔0805封裝〕，13個(gè)0.22uf陶瓷電容〔0603〕