《數(shù)字邏輯電路基礎(chǔ)》課件第2章

第2章邏輯門2.1布爾邏輯2.2邏輯門的描述2.3邏輯門的電路實(shí)現(xiàn)2.4集成邏輯門

數(shù)字處理中所用到的信息采用二進(jìn)制數(shù)表示，處理算法采用布爾邏輯代數(shù)來實(shí)現(xiàn)。邏輯門是實(shí)現(xiàn)邏輯運(yùn)算的基本電路。邏輯門可采用繼電器、半導(dǎo)體器件等電控開關(guān)實(shí)現(xiàn)，利用半導(dǎo)體可以構(gòu)成高性能的集成邏輯門。

2.1布爾邏輯

2.1.1運(yùn)算與邏輯數(shù)字信息處理的各種運(yùn)算都是基于二進(jìn)制數(shù)的，數(shù)字信息處理的輸入和輸出均是二進(jìn)制數(shù)，都是采用0和1構(gòu)成。

假定數(shù)字處理有一個n位輸入X=(Xn-1…X0)，一個m位輸出為Y=(Ym-1…Y0)，其中Xi和Yi只能取0或1。處理可以采用函數(shù)F來描述，即Y=F(X)。輸出Y的任何一位Yi都可以看成是所有輸入的函數(shù)，即Yi=Fi(Xn-1,…,X0)，它反映了因變量Yi與自變量Xn-1,…,X0之間的關(guān)系，該函數(shù)的特點(diǎn)是由多位0或1產(chǎn)生一位0或1。下面以一位二進(jìn)制數(shù)加法運(yùn)算為例進(jìn)行描述。

假定一位二進(jìn)制數(shù)加法計(jì)算公式為(Y1Y0)=X1+X0，X1和X0是一位加數(shù)，Y1和Y0的組合值為和，Y1稱為進(jìn)位，Y0稱為本位和。和與加數(shù)之間的關(guān)系如表2.1所示，Y1和Y0分別看成X1和X0的函數(shù)，即Y1=F1(X1,X0)和Y0=F0(X1,X0)。

該加法運(yùn)算也可以采用如圖2.1所示的結(jié)構(gòu)圖來描述。

圖2.1一位二進(jìn)制加法和與加數(shù)關(guān)系結(jié)構(gòu)

函數(shù)體現(xiàn)了二值輸入與輸出之間的因果關(guān)系，也稱為邏輯函數(shù)，自變量稱為邏輯輸入，因變量稱為邏輯輸出。所有輸入和輸出只能取兩個值，也稱為二值輸入和二值輸出，二值輸入與二值輸出之間的關(guān)系稱為二值邏輯。

2.1.2二值邏輯運(yùn)算

二值邏輯是最簡單的邏輯，最為常用的是用于問題判斷的命題邏輯。表達(dá)判斷的語句稱為命題，它有兩個值，即真和假。這兩個值之間存在“非”的關(guān)系，即非真即假、非假即真。

多個命題通過“并且”和“或者”進(jìn)行連接構(gòu)成復(fù)合命題。

采用“并且”連接時，只有所有的命題都為真，復(fù)合命題才為真，即只要一個命題為假，復(fù)合命題就為假，這種關(guān)系稱為“與”運(yùn)算。

采用“或者”相連時，只要有一個命題為真，復(fù)合命題就為真，即只有所有命題為假，復(fù)合命題才為假，這種關(guān)系稱為“或”運(yùn)算。

采用“與、或、非”三種運(yùn)算即可實(shí)現(xiàn)復(fù)合命題值的計(jì)算。分別采用“?、?、?”表示“與、或、非”，基于“真”和“假”的命題邏輯運(yùn)算如表2.2所示。

真和假分別采用邏輯常量1和0來表示，運(yùn)算符分別采用“·、+、?”代替“?、?、?”，這就構(gòu)成了布爾邏輯運(yùn)算。

邏輯常量的基本邏輯運(yùn)算公式如表2.3所示。

將與、或、非有機(jī)結(jié)合還可以構(gòu)造復(fù)合運(yùn)算，即與非、或非、與或非、異或和同或。同或和異或分別采用“☉、⊕

”，其計(jì)算公式如表2.4所示。

下面利用這些邏輯運(yùn)算來構(gòu)建一位二進(jìn)制加法運(yùn)算的邏輯函數(shù)。

（1）Y1=F1(X1,X0)

從表2.1中可知，只有X1和X0全為1時Y1才為1，與表2.3中的與運(yùn)算相同，故該函數(shù)可以表示為Y1=X1×X0。

（2）Y0=F0(X1,X0)

從表2.1中可知，只有X1和X0不同時Y0才為1，與表2.4中的異或運(yùn)算相同，故該函數(shù)可以表示為Y0=X1?X0。

因此，信息處理所采用二進(jìn)制數(shù)學(xué)運(yùn)算都可以視為若干個布爾邏輯運(yùn)算，從而將數(shù)字信息處理變?yōu)檫壿嬤\(yùn)算。

2.2邏輯門的描述

數(shù)字信息處理可以采用布爾邏輯運(yùn)算來實(shí)現(xiàn)。任何一個邏輯函數(shù)都可以由基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算組合實(shí)現(xiàn)。實(shí)現(xiàn)布爾邏輯基本運(yùn)算和復(fù)合運(yùn)算的基本電路稱為邏輯門，邏輯變量則采用電平來表示，1用高電平表示，0用低電平表示。

邏輯門通常采用代數(shù)式、真值表、邏輯圖、波形圖等方式來描述。

1）代數(shù)式描述

采用基本邏輯運(yùn)算符將邏輯變量連接起來構(gòu)成的表達(dá)式。

2）真值表描述

將輸入邏輯變量的所有取值組合與其對應(yīng)的輸出邏輯值列成表格的表示形式。

3）邏輯圖描述

由邏輯符號和連接線所構(gòu)以成的圖，其中邏輯符號表示邏輯運(yùn)算，連接線表示邏輯運(yùn)算之間的關(guān)系。

4）波形圖描述

輸入邏輯變量值與相應(yīng)的輸出值采用高低電平所構(gòu)成的圖。

2.2.1基本邏輯門

1.與門

實(shí)現(xiàn)與運(yùn)算的電路稱為與門。與運(yùn)算邏輯關(guān)系為：只有所有輸入都成立，輸出才成立；只要有一個輸入不成立，輸出就不成立。

圖2.2(a)和(b)為F=AB的兩種符號表示，(c)為真值表，(d)為波形圖。由于2輸入只有4種取值組合，所以真值表和波形圖都包括這4種組合。

圖2.2與門的描述

2.或門

實(shí)現(xiàn)或運(yùn)算的電路稱為或門?；蜻\(yùn)算邏輯關(guān)系為：只要有一個輸入成立，輸出就成立；只有所有輸入都不成立，輸出才不成立。

圖2.3(a)和(b)為F=A+B的兩種符號表示，(c)為真值表，(d)為波形圖。

圖2.3或門的描述

3.非門

實(shí)現(xiàn)非運(yùn)算的電路稱為非門，也稱為反相器。非運(yùn)算的邏輯關(guān)系為：只要輸入成立，輸出就不成立；只要輸入不成立，輸出就成立。

圖2.4(a)和(b)為非運(yùn)算F=A?的兩種符號表示，(c)為真值表，(d)為相應(yīng)的波形圖。

圖2.4非門的描述

4.基本定律

邏輯運(yùn)算的基本定律如表2.5所示。

2.2.2復(fù)合邏輯門

1.與非門

2.或非門

3.與或非門

4.異或門

5.同或門

6.異或、同或運(yùn)算

1.與非門

實(shí)現(xiàn)與非運(yùn)算的電路稱為與非門。與非運(yùn)算邏輯關(guān)系為：只有所有輸入都成立，輸出才不成立；只要有一個輸入不成立，輸出就成立。

圖2.5(a)和(b)為的兩種符號表示，(c)為真值表，(d)為波形圖。

圖2.5與非門的描述

2.或非門

實(shí)現(xiàn)或非運(yùn)算的電路稱為或非門?；蚍沁\(yùn)算表示這樣一種邏輯關(guān)系：只要有一個輸入成立，輸出就不成立；只有所有輸入都不成立，輸出才成立。

圖2.6(a)和(b)為的兩種符號表示，(c)為真值表，(d)為波形圖。

圖2.6或非門的描述

3.與或非門

實(shí)現(xiàn)與或非運(yùn)算的電路稱為與或非門。與或非運(yùn)算是三種運(yùn)算的組合，通常由四個自變量構(gòu)成，如。圖2.7(a)和(b)為的兩種符號表示。

圖2.7與或非門的描述

4.異或門

實(shí)現(xiàn)異或運(yùn)算的電路稱為異或門。異或運(yùn)算邏輯關(guān)系為：只要有奇數(shù)個輸入成立，輸出就成立。

圖2.8(a)和(b)為F=A⊕B的兩種符號表示，(c)為真值表，(d)為波形圖。

由真值表可以看出，當(dāng)A=0時，F(xiàn)=B；當(dāng)A=1時，F(xiàn)=B?。因此，異或運(yùn)算可以作為可控非運(yùn)算，即一個輸入作為控制輸入，由它決定輸出是與另一個輸入相同還是取非。

圖2.8異或門的描述

5.同或門

實(shí)現(xiàn)同或運(yùn)算的電路稱為同或門。同或運(yùn)算邏輯關(guān)系為：只要有奇數(shù)個條件成立，結(jié)果就不成立，其實(shí)質(zhì)是異或的非。

圖2.9(a)和(b)為2輸入與門F=A⊙B的兩種符號表示，(c)為真值表，(d)為波形圖。

圖2.9同或門的描述

6.異或、同或運(yùn)算

異或和同或運(yùn)算的常用公式如表2.6所示。

2.3邏輯門的電路實(shí)現(xiàn)

邏輯門的輸入和輸出都是高低電平，邏輯運(yùn)算實(shí)質(zhì)利用輸入的電平來控制開關(guān)閉合或斷開，從而產(chǎn)生相應(yīng)的電平輸出。一個輸入控制一個開關(guān)，多個輸入的邏輯運(yùn)算相當(dāng)于多個開關(guān)的串聯(lián)和并聯(lián)相結(jié)合的混合電路。如圖2.10所示的電路是由A、B和C三個輸入控制的邏輯運(yùn)算，F(xiàn)為輸出。圖2.10邏輯運(yùn)算的電路結(jié)構(gòu)

2.3.1開關(guān)邏輯電路

由開關(guān)構(gòu)成的電路與邏輯運(yùn)算之間的關(guān)系是邏輯電路的構(gòu)建基礎(chǔ)。下面分析圖2.11所示的電路中開關(guān)與F點(diǎn)的電位之間的關(guān)系。

單個開關(guān)時，如圖2.11(a)所示，當(dāng)開關(guān)閉合時，F(xiàn)點(diǎn)電位是0V；當(dāng)開關(guān)斷開時，F(xiàn)點(diǎn)電位是5V。

兩個開關(guān)串聯(lián)時，如圖2.11(b)所示。只有當(dāng)兩個開關(guān)都閉合時，F(xiàn)點(diǎn)電位才是5V，否則為0V。

兩個開關(guān)并聯(lián)時，如圖2.11(c)所示。只有當(dāng)兩個開關(guān)都斷開時，F(xiàn)點(diǎn)電位才是0V，否則為5V。

圖2.11分析開關(guān)與電位之間關(guān)系的示例電路

如果規(guī)定閉合和5V電位代表邏輯1、斷開和0V電位代表邏輯0，那么圖2.2.1所實(shí)現(xiàn)的邏輯關(guān)系如表2.7所示。

通過與表2.3對比可以看出，圖2.11(a)實(shí)現(xiàn)非運(yùn)算，圖2.11(b)實(shí)現(xiàn)與運(yùn)算，圖2.11(c)實(shí)現(xiàn)或運(yùn)算。

在前面的電路中，開關(guān)的變化導(dǎo)致F點(diǎn)電位的變化，這兩者存在邏輯關(guān)系，開關(guān)是輸入，F(xiàn)點(diǎn)電位是輸出。

2.3.2繼電器邏輯電路

邏輯電路需要采用電平控制開關(guān)，繼電器是最為常用的電壓控制的開關(guān)。圖2.12是壓控繼電器的結(jié)構(gòu)示意圖。在控制輸入端加上一定電壓，電磁鐵有電流通過產(chǎn)生磁場，吸引銜鐵，使開關(guān)閉合；輸入端沒有電壓時也沒有電流，電磁鐵沒有產(chǎn)生磁場，彈簧使銜鐵保持在原位置，開關(guān)斷開。

圖2.12壓控繼電器結(jié)構(gòu)示意圖

利用繼電器代替開關(guān)，可以實(shí)現(xiàn)電平輸入電平輸出的電路。為了與F電位輸出一致，輸入電壓也采用5V和0V，稱5V為高電平，代表邏輯1，稱0V為低電平，代表邏輯0。當(dāng)輸入A或B為高電平時，相應(yīng)的繼電器開關(guān)閉合；為低電平時，相應(yīng)的繼電器開關(guān)斷開。圖2.13所示電路與圖2.11所示的三個電路的功能相同。

圖2.13基于繼電器的基本邏輯運(yùn)算電路

2.3.3半導(dǎo)體邏輯電路

自然界中存在一種特殊物質(zhì)，它的導(dǎo)電性介于導(dǎo)體和絕緣體之間，如鍺、硅、砷化鎵和一些硫化特、氧化物等，稱之為半導(dǎo)體。

1.本征半導(dǎo)體

完全純凈且具有晶體結(jié)構(gòu)的半導(dǎo)體稱為本征半導(dǎo)體，如將硅或鍺提純便形成單晶體，它們的原子結(jié)構(gòu)為共價鍵結(jié)構(gòu)，共價鍵數(shù)目為4，如圖2.14(a)所示。

當(dāng)溫度為0K時，半導(dǎo)體不導(dǎo)電，如同絕緣體；當(dāng)溫度上升時，將有少數(shù)價電子克服共價鍵的束縛成為自由電子，在原來的共價鍵中留下一個空位，該空位稱為空穴。因此半導(dǎo)體有兩種載流子，如圖2.14(b)，一個是帶負(fù)電的自由電子，另一個是帶正電的空穴。自由電子和空穴使本征半導(dǎo)體具有微弱的導(dǎo)電能力。

圖2.14本征半導(dǎo)體結(jié)構(gòu)

2.雜質(zhì)半導(dǎo)體

在本征半導(dǎo)體中滲入少量的雜質(zhì)構(gòu)成了雜質(zhì)半導(dǎo)體，它分為兩種：N型半導(dǎo)體和P型半導(dǎo)體。N型半導(dǎo)體是在硅或鍺晶體中摻入少量的5價雜質(zhì)元素構(gòu)成的半導(dǎo)體，結(jié)構(gòu)如圖2.15(a)所示，多余一個電子成為自由電子。此時，自由電子濃度遠(yuǎn)大于空穴濃度，多數(shù)載流子（也稱為多子）為自由電子，少數(shù)載流子（也稱為少子）為空穴。P型半導(dǎo)體是在硅或鍺晶體中摻入少量的3價雜質(zhì)元素構(gòu)成的半導(dǎo)體，結(jié)構(gòu)如圖2.15(b)所示，有一個共價鍵出現(xiàn)空穴。此時，空穴濃度遠(yuǎn)大于自由電子濃度，多子是空穴，少子是自由電子。

圖2.15雜質(zhì)半導(dǎo)體結(jié)構(gòu)

通常采用圖2.16所示的簡化符號來描述N型和P型雜質(zhì)半導(dǎo)體。雜質(zhì)半導(dǎo)體的載流子數(shù)目遠(yuǎn)遠(yuǎn)高于本征半導(dǎo)體，其導(dǎo)電能力大大改善。多子從高濃度向低濃度流動稱為擴(kuò)散，載流子在電場作用下流動稱為漂移。

圖2.16雜質(zhì)半導(dǎo)體簡化表示

3.PN結(jié)

在一塊半導(dǎo)體單晶上一側(cè)摻雜成P型半導(dǎo)體，另一側(cè)摻雜成N型半導(dǎo)體，如圖2.17(a)所示。由于濃度差的原因，兩個區(qū)域的多子向?qū)Ψ綌U(kuò)散，在兩個區(qū)域之間構(gòu)成了空間電荷區(qū)，如圖2.17(b)所示，這個特殊薄層通常稱為PN結(jié)。

空間電荷區(qū)中正負(fù)離子的電位差構(gòu)成內(nèi)電場，它阻止多子的擴(kuò)散，但內(nèi)電場有利于少子的漂移，其方向與多子相反。沒有外加電場的情況下，多子的擴(kuò)散電流與少子的漂移電流相等，PN結(jié)電流等于0。

圖2.17PN結(jié)

PN結(jié)加載正向電壓，即P端電壓比N端電壓高，也稱為正偏，如圖2.18(a)所示，所構(gòu)成的外電場與內(nèi)電場方向相反，空間電荷區(qū)變薄，有利于多子擴(kuò)散，形成正向電流，相當(dāng)于PN結(jié)導(dǎo)通；加載反向電壓，即P端電壓比N端電壓低，也稱為反偏，如圖2.18(b)所示，所構(gòu)成的外電場與內(nèi)電場方向使空間電荷區(qū)變寬，不利于多子擴(kuò)散，少子漂移電流微弱，相當(dāng)于PN結(jié)截止。所以，PN結(jié)具有單向?qū)щ娦浴?/p>

圖2.18PN結(jié)單向?qū)щ娦?/p>

4.半導(dǎo)體器件

將P型與N型半導(dǎo)體有機(jī)組合在一起構(gòu)成半導(dǎo)體器作，通過外部電壓產(chǎn)生的電場來控制半導(dǎo)體器件的導(dǎo)通和截止，具有開關(guān)特性。主要器件有二極管、三極管和場效應(yīng)管。

1)二極管

二極管是采用如圖2.19(a)所示的PN結(jié)，構(gòu)造的兩只管腳的元件，如圖2.19(b)所示，其邏輯符號如圖2.19(c)所示。

圖2.19二極管元件與符號

對于圖2.20(a)所示的電路中，輸入X1和X2中只要有一個為低電平（如0V），就有一個二極管導(dǎo)通，此時輸出F約為UT（低電平）。只有X1和X2都為高電平時，輸出F才為5V（高電平），這相當(dāng)于與運(yùn)算，即F=X1×X2。圖2.20(b)所示電路中，只要有一個輸入為高電平，就會有一個二極管導(dǎo)通，此時輸出F為高電平，僅當(dāng)X1和X2都為低電平時，二極管截止，輸出F為0V（低電平），這相當(dāng)于或運(yùn)算，即F=X1+X2。

圖2.20基于二極管的邏輯運(yùn)算電路

2)三極管

三極管也稱為雙極性晶體管，其內(nèi)部有發(fā)射區(qū)、基區(qū)和集電區(qū)三個部分組成，每個區(qū)都有一個電極，分別稱為基極(b)、發(fā)射極(e)和集電極(c)，如圖2.21(a)所示，因此三極管通常是三個管腳，如圖2.21(b)所示。

圖2.21兩種類型三極管

三極管分為NPN和PNP兩種類型，它們的結(jié)構(gòu)和符號分別如圖2.22(a)和(b)所示。

圖2.22三極管的結(jié)構(gòu)示意圖

三極管有三種工作狀態(tài)，分別為：

（1）截止

發(fā)射結(jié)反偏或無偏，集電結(jié)反偏。發(fā)射結(jié)和集電結(jié)都截止，相當(dāng)于發(fā)射極與集電極之間斷開。

（2）放大

發(fā)射結(jié)正偏，集電結(jié)反偏。發(fā)射結(jié)導(dǎo)通，發(fā)射區(qū)大量多子擴(kuò)散到基區(qū)，少部分與基區(qū)多子復(fù)合構(gòu)成基極電流；其它多子通過集電結(jié)繼續(xù)向集電區(qū)擴(kuò)散，構(gòu)成集電極電流。通常集電極電流大小受控于基極電流，按比例變化，稱為放大。

（3）飽和

發(fā)射結(jié)正偏、集電結(jié)正偏。發(fā)射結(jié)和集電結(jié)均導(dǎo)通，導(dǎo)致發(fā)射極與集電極之間電壓非常小，相當(dāng)于發(fā)射極與集電極之間短路，集電極電流的大小不再受控于基極電流。

通過控制基極電流來控制三極管是處于截止還是飽和來模擬電子開關(guān)。基極電流非常小，近似為無電流時，三極管處于截止態(tài)；基極電流比較大時，三極管處于飽和態(tài)。在基極電流從小到大或從大到小變化時，三極管會在短暫時間內(nèi)處于放大態(tài)。

圖2.23是采用三極管實(shí)現(xiàn)的反相器。X為低電平時，PNP管c極和e極之間導(dǎo)通，F(xiàn)輸出高電平；NPN管c極和e極之間斷開，F(xiàn)輸出高電平。X為高電平時，PNP管c極和e極之間斷開，F(xiàn)輸出低電平；NPN管c極和e極之間導(dǎo)通，F(xiàn)輸出低電平。

圖2.23基于三極管的非運(yùn)算電路

將二極管和三極管組合在一起可以實(shí)現(xiàn)簡單的與非和或非運(yùn)算，如圖2.24所示。

圖2.24基于三極管的與非、或非運(yùn)算電路

3)MOS管

場效應(yīng)管是一種載流子參與導(dǎo)電，利用輸入回路的電場效應(yīng)來控制輸出回路電流的三極管，又稱為單極型三極管。它使用一種載流子導(dǎo)電，輸入阻抗高，工藝簡單、方便集成，功耗小、體積小、制造成本低。

場效應(yīng)管分為結(jié)型場效應(yīng)管和絕緣柵場效應(yīng)管。本節(jié)只介紹絕緣柵場效應(yīng)管。

絕緣柵場效應(yīng)管是由金屬、氧化物和半導(dǎo)體制成，稱為金屬-氧化物-半導(dǎo)體場效應(yīng)管，也稱MOS場效應(yīng)管或MOS管。MOS管有PMOS和NMOS之分，結(jié)構(gòu)及符號如圖2.25所示。MOS管有四個極：柵極(G)、源極(S)、漏極(D)和襯底(B)，通常襯底與源極相連。

圖2.25MOS管結(jié)構(gòu)及符號

MOS管利用柵極和源極之間為電壓（UGS）來控制感應(yīng)電荷，使之在源極和漏極之間產(chǎn)生導(dǎo)電溝道，溝道寬度隨電壓大小而發(fā)生變化。溝道越寬，其漏極與源極之間的等效電阻越小。溝道寬度到達(dá)最小值時，等效電阻不再發(fā)生變化。

MOS管也有截止、放大和飽和三種工作狀態(tài)，取決于UGS的大小。

PMOS的柵極和源極之間為反向偏壓（UG<US），NMOS的柵極和源極之間為正向偏壓（UG>US）。當(dāng)柵極和源極之間偏壓UGS=UG-US的絕對值|UGS|小于導(dǎo)通閾值UT時，源極和漏極之間無電流，相當(dāng)于開關(guān)斷開。當(dāng)|UGS|≥UT時，源極和漏極之間導(dǎo)通，當(dāng)UGS的絕對值足夠大時，源極和漏極之間電阻非常小，可視為短路，相當(dāng)于開關(guān)閉合。

圖2.26是PMOS管構(gòu)造的邏輯門電路。

圖2.26PMOS構(gòu)成的邏輯運(yùn)算電路

圖2.27是NMOS管構(gòu)造的邏輯門電路。

圖2.27NMOS構(gòu)成的邏輯運(yùn)算電路

2.4集成邏輯門

2.4.1TTL集成邏輯門

1.TTL與非門

1)基本原理典型的TTL與非門電路如圖2.28所示，它由輸入級、中間級和輸出級三部分組成。

圖2.28TTL與非門電路

（1）輸入級

采用多發(fā)射極管T1和R1組成，其作用是對輸入變量A、B、C實(shí)現(xiàn)邏輯與。多發(fā)射極管的符號如圖2.29(a)所示，其結(jié)構(gòu)如圖2.29(b)所示，其等效電路如圖2.29(c)所示。

圖2.29多發(fā)射極管

（2）中間級

采用T2和R2、R3組成，其作用是生成互補(bǔ)信號分別驅(qū)動輸出級的T3和T5。

（3）輸出級

采用T3、T4、T5和R4、R5組成，這種電路形式稱推拉式電路，不僅輸出阻抗低，帶負(fù)載能力強(qiáng)，而且可以提高工作速度。

輸入A、B和C全部為高電平（3.6V）時，電路的電壓與電流分布如圖2.30(a)所示。

輸入A、B和C至少有一個為低電平（0.3V）時，電路的電壓與電流分布如圖2.30(b)所示。

由此可見，輸出F與輸入A、B和C之間的邏輯關(guān)系為

圖2.30與非門工作電壓與電流的分布

2)特性與參數(shù)

（1）電壓傳輸特性

①輸出電平：高電平輸出電壓UOH=3.6V，低電平輸出電壓UOL=0.3V。一般產(chǎn)品規(guī)定UoHmin=2.4V、UoLmax=0.4V時即為合格。

②開門和關(guān)門電平：開門電平UON是保證輸出電平達(dá)到額定低電平時，所允許輸入高電平的最低值，典型值UiHmin=2V。關(guān)門電平UOFF是保證輸出電平為額定高電平時，允許輸入低電平的最大值，典型值UiLmax=0.8V。

③閾值電壓：也稱門檻電壓。即電壓傳輸特性上轉(zhuǎn)折區(qū)中點(diǎn)所對應(yīng)的輸入電壓（UT≈1.3V），可以將UT看成與非門導(dǎo)通(輸出低電平)和截止(輸出高電平)的分界線。

④噪聲容限：低電平噪聲容限是指在保證輸出高電平的前提下，允許疊加在輸入低電平上的最大噪聲電壓(正向干擾)，用UNL表示：UNL=UOFF-UoLmax。高電平噪聲容限是指在保證輸出低電平的前提下，允許疊加在輸入高電平上的最大噪聲電壓(負(fù)向干擾)，用UNH表示：UNH=UoHmin-UON

（2）輸入特性

①輸入短路電流IIS：當(dāng)UI=0時的輸入電流稱為輸入短路電流，典型值約為-1.5mA。

②輸入漏電流IIH：當(dāng)UI＞UT時的輸入電流稱為輸入漏電流，約為10μA。

（3）輸入負(fù)載特性

為了保持穩(wěn)定地輸出高電平，必須使UI≤UOFF，此時求得的輸入電阻值稱為關(guān)門電阻ROFF。要使與非門穩(wěn)定地工作在截止?fàn)顟B(tài)，必須選取RI＜ROFF。

為了保證穩(wěn)定地輸出低電平，應(yīng)該有UI≥UON，此時求得的輸入電阻稱為開門電阻，用RON表示。對于典型TTL與非門，RON=2kΩ，即RI≥RON時才能保證與非門可靠導(dǎo)通。

（4）輸出特性

輸出特性是指輸出電壓隨輸出電流（負(fù)載電流）變化的關(guān)系。為了保證UOL≤0.35V，應(yīng)使IL≤25mA。為了保證穩(wěn)定地輸出高電平，要求負(fù)載電流IL≤14mA，允許的最小負(fù)載電阻RL約為170Ω。若負(fù)載過小，則輸出端通過一個上拉電阻來驅(qū)動負(fù)載，由上拉電阻提供部分負(fù)載電流。

（5）扇入系數(shù)和扇出系數(shù)

扇入系數(shù)Ni是指門的輸入端數(shù)，它由廠家制造時確定，一般Ni￡5。

扇出系數(shù)No是指一個門能驅(qū)動的同類型門的個數(shù)。低電平的扇出系數(shù)為NoL，高電平的扇出系數(shù)為NoH。NoH遠(yuǎn)大于NoL，通常所說的扇出系數(shù)No是指NoL，TTL系統(tǒng)典型值為10。

（6）平均延遲時間tpd

平均延遲時間表示輸出信號滯后輸入信號的時間。TTL門的tpd通常為3~40ns。

2.集電極開路門

集電極開路門又稱OC(OpenCollector)門，輸出三極管的集電極開路，使用時需要外接電阻。圖2.31是OC與非門的電路，其符號如圖2.32所示。

OC門的輸出端可以直接并接，如圖2.33所示。圖中只要有一個門的輸出為低電平，則F輸出為低，只有所有門的輸出為高電平，F(xiàn)輸出才為高，因此相當(dāng)在輸出端實(shí)現(xiàn)了線與的邏輯功能，即。

圖2.31OC與非門電路圖2.32OC與非門電路符號圖2.33OC與非門連接

3.三態(tài)門

三態(tài)門簡稱TS門。普通TTL門的輸出只有兩種狀態(tài)：邏輯0和邏輯1，這兩種狀態(tài)都是低阻輸出。三態(tài)門還有第三種狀態(tài)：高阻態(tài)Z，這時輸出端相當(dāng)于懸空，此時輸出端無電流流出流入。圖2.34是三態(tài)與非門的電路。

圖2.34三態(tài)與非門電路

通常采用倒三角“?”來表示邏輯門是三態(tài)輸出，EN稱為使能端，有低電平和高電平兩種有效方式，如圖2.35所示。有時“?”可以不標(biāo)注。

圖2.35三態(tài)門邏輯符號

三態(tài)門主要用來實(shí)現(xiàn)多個邏輯門在同一個公用通道輪流傳送數(shù)據(jù)，如圖2.36(a)所示，這個公共通道通常稱為總線，各個三態(tài)邏輯門可以在控制信號的控制下與總線連通或脫離。與總線相連的三態(tài)邏輯門在任何時刻只能有一個控制端有效，即只有一個門傳輸數(shù)據(jù)。

三態(tài)門還可以實(shí)現(xiàn)雙向傳輸，如圖2.36(b)所示。當(dāng)EN=0時，G1導(dǎo)通，G2輸出高阻態(tài)，數(shù)據(jù)從A傳輸?shù)紹；當(dāng)EN=1時，G1輸出高阻態(tài)，G2導(dǎo)通，數(shù)據(jù)從B傳輸?shù)紸。

圖2.36三態(tài)門的應(yīng)用

三態(tài)門輸出波形中的高阻態(tài)通常采用中線來描述，如圖2.37所示，即波形位于高低電平中間，但它不代表電壓關(guān)系，高阻態(tài)是沒有電壓輸出的。

圖2.37三態(tài)門輸出波形

2.4.2CMOS集成邏輯門

CMOS電路又稱為互補(bǔ)MOS電路。

1.CMOS邏輯門

1）反相器

電路如圖2.38(a)所示，它由兩個增強(qiáng)型MOS場效應(yīng)管組成，其中T1為NMOS管，稱為驅(qū)動管，T2為PMOS管，稱為負(fù)載管。

2）與非門

圖2.38(b)為CMOS與非門電路。T1、T2是兩個串聯(lián)的NMOS管，T3、T4為兩個并聯(lián)的PMOS管。

3）或非門

圖2.38(c)為CMOS或非門電路。T1、T2是兩個并聯(lián)的NMOS管，T3、T4為兩個串聯(lián)的PMOS管。

圖2.38CMOS邏輯門

2.CMOS傳輸門

傳輸門由NMOS管和PMOS管并接而成，如圖2.39(a)所示，圖2.39(b)是其邏輯符號。

傳輸門的一個重要用途是作為模擬開關(guān)，它可以用來傳輸連續(xù)變化的模擬電壓信號。模擬開關(guān)的基本電路由CMOS傳輸門和一個CMOS反相器組成，如圖2.39(c)所示。

圖2.39CMOS傳輸門

2.4.3集成門電路系列

1.TTL集成電路系列

TTL系列主要有54系列和74系列，兩個系列都有相同的子系列，主要是工作溫度和工作電壓范圍有差別。54系列工作溫度和電壓范圍更大，通常用在軍品上，74系列則用在工業(yè)和民品上。下面介紹74系列主要子系列的特點(diǎn)

1）74S系列

74S系列又稱為肖特基系列。本系列通過采用肖特基抗飽和三極管和有源泄放網(wǎng)絡(luò)來改善電壓傳輸特性、加快轉(zhuǎn)換過程，從