數(shù)字電子技術(shù) 試卷3

參考試卷（1）-4-參考試卷（3）-說明：說明：中難度，無第8~10章內(nèi)容。參考試卷（3）一、是非題(對打“√”，錯打“×”。每題2分，共10分)（）1.邏輯函數(shù)表達(dá)式的化簡結(jié)果是唯一的。（）2.多位數(shù)加法器可利用半加器通過位數(shù)擴展得到。（）3.下圖電路中，圖（a）和圖（b）的邏輯功能相同。YY1Y2（）4.將二個或二個以上的普通TTL與非門的輸出端直接相連，可實現(xiàn)線與。（）5.集成與非門的扇出系數(shù)反映了該與非門帶同類負(fù)載的能力。二、填空題(每空1分，共20分)1.組合邏輯電路的輸出狀態(tài)取決于同一時刻輸入信號的狀態(tài)，而與電路原

來的狀態(tài)。

2.函數(shù)=。3.使函數(shù)取值為1的最小項有個。Y=CD+CD4.函數(shù)，在C=0，D=1時，輸出為Y=。Y=CD+CD5.構(gòu)成一異步2n進制加法計數(shù)器需要個觸發(fā)器，一般將每個觸發(fā)器接成型觸發(fā)器。如果觸發(fā)器是上升沿觸發(fā)翻轉(zhuǎn)的，則將最低觸發(fā)器CP端與相連，高位觸發(fā)器的CP端與相連。6.(____)10=(111110)2=(____)16=(____)8=(______)8421BCD碼。7.同步時序邏輯電路中所有觸發(fā)器的時鐘端應(yīng)。8.三態(tài)門具有3種輸出狀態(tài)，它們分別是、、。9.OC門的輸出端必須外接上拉。10.TTL門的輸入端懸空時相當(dāng)于輸入邏輯；CMOS門的多余輸入端懸空。三、單項選擇題（每小題2分，共10分）（）1.能使下圖輸出Y=1時的A，B取值有(A)1種；(B)2種；(C)3種；(D)4種。（）2.為實現(xiàn)圖示的觸發(fā)器邏輯功能轉(zhuǎn)換，虛線框中應(yīng)為(A)與門；(B)非門；(C)或門；(D)異或門。（）3.已知某二變量輸入邏輯門的輸入A、B及輸出Y的波形如下，試判斷為何種邏輯門的功能。與非門；（B）或非門；（C）與門；（D）異或門。YY（）4.輸入為2kHz矩形脈沖信號時，欲得到500Hz矩形脈沖信號輸出，應(yīng)采用(A)多諧振蕩器；(B)施密特觸發(fā)器；(C)單穩(wěn)態(tài)觸發(fā)器；(D)二進制計數(shù)器。（）5.能把2kHz正弦波轉(zhuǎn)換成2kHz矩形波的電路是(A)多諧振蕩器；(B)施密特觸發(fā)器；(C)單穩(wěn)態(tài)觸發(fā)器；(D)二進制計數(shù)器。四、分析圖示電路的邏輯功能。要求寫出邏輯式，列出真值表，然后說明邏輯功能。(8分)YY1Y2五、試畫出四個CP脈沖作用下Q1~Q3的波形。(設(shè)各觸發(fā)器初態(tài)為零)(10分)六、試用8選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=A⊕B⊕C。（12分）七、化簡下列邏輯函數(shù)。（10分）)1511,12,13,14,,7()10,8,5,4,2,1,0(,,(2.1.dmCBAYCAABCBAY、、,D)0保持×××××0保持×××××0×11保持××××××011計數(shù)××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D