計(jì)算機(jī)組成原理期末考試習(xí)題及答案

《計(jì)算機(jī)組成原理》練習(xí)題

一、單項(xiàng)選擇題

1.CPU響應(yīng)中斷的時(shí)間是_Co

A.中斷源提出請(qǐng)求；B.取指周期結(jié)束；

C.執(zhí)行周期結(jié)束；D.間址周期結(jié)束。

2.下列說(shuō)法中—C―是正確的.

A.加法指令的執(zhí)行周期一定要訪存；

B.加法指令的執(zhí)行周期一定不訪存；

C.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存；

D.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。

3.垂直型微指令的特點(diǎn)是_Co

A.微指令格式垂直表示；B.控制信號(hào)經(jīng)過(guò)編碼產(chǎn)生；

C.采用微操作碼；D.采用微指令碼。

4.基址尋址方式中，操作數(shù)的有效地址是—A—。

A,基址寄存器內(nèi)容加上形式地址（位移量）；

B.程序計(jì)數(shù)器內(nèi)容加上形式地址；

C.變址寄存器內(nèi)容加上形式地址；

D.寄存器內(nèi)容加上形式地址。

5.常用的虛擬存儲(chǔ)器尋址系統(tǒng)由—A—兩級(jí)存儲(chǔ)器組成。

A,主存一輔存；B.Cache—主存；

C.Cache—輔存；D.主存一硬盤.

6.DMA訪問(wèn)主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問(wèn)結(jié)束后，CPU再

恢復(fù)工作,這種情況稱作—A—o

A.停止CPU訪問(wèn)主存；B.周期挪用；

C.DMA與CPU交替訪問(wèn)；D.DMAo

7.在運(yùn)算器中不包含—D_o

A.狀態(tài)寄存器；B.數(shù)據(jù)總線；

C.ALU；D.地址寄存器。

8.計(jì)算機(jī)操作的最小單位時(shí)間是_A—。

A.時(shí)鐘周期；B.指令周期；

C.CPU周期；D.中斷周期。

9.用以指定待執(zhí)行指令所在地址的是_Co

A.指令寄存器；B.數(shù)據(jù)計(jì)數(shù)器；

C.程序計(jì)數(shù)器；D.累加器.

10.下列描述中―B—是正確的。

A.控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果；

B.一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單元；

C.所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成；

D.以上答案都正確。

11.總線通信中的同步控制是B

A.只適合于CPU控制的方式；

B.由統(tǒng)一時(shí)序控制的方式；

C.只適合于外圍設(shè)備控制的方式；

D.只適合于主存.

12.一個(gè)16Kx32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_Bo

A.48；B.46;C.36;D.32。

13.某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB,按字編址，它的尋址范圍是

―A―o

A.512K；B.IM;C,512KB；D.1MB。

14.以下—B―是錯(cuò)誤的。

A.中斷服務(wù)程序可以是操作系統(tǒng)模塊；

B.中斷向量就是中斷服務(wù)程序的入口地址；

C.中斷向量法可以提高識(shí)別中斷源的速度；

D.軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。

15.浮點(diǎn)數(shù)的表示范圍和精度取決于—C—o

A.階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；

B.階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；

C.階碼的位數(shù)和尾數(shù)的位數(shù)；

D.階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。

16.響應(yīng)中斷請(qǐng)求的條件是—B—。

A.外設(shè)提出中斷；

B.外設(shè)工作完成和系統(tǒng)允許時(shí)；

C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)；

D.CPU提出中斷。

17.以下敘述中_B是錯(cuò)誤的。

A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成；

B.所有指令的取指令操作都是相同的；

C.在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的；

D.一條指令包含取指、分析、執(zhí)行三個(gè)階段.

18.下列敘述中—A―是錯(cuò)誤的。

A.采用微程序控制器的處理器稱為微處理器；

B.在微指令編碼中，編碼效率最低的是直接編碼方式；

C.在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短；

D.CMAR是控制器中存儲(chǔ)地址寄存器。

19.中斷向量可提供_C.

A.被選中設(shè)備的地址；B.傳送數(shù)據(jù)的起始地址；

C.中斷服務(wù)程序入口地址；D.主程序的斷點(diǎn)地址。

20.在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由—A_完成.

A.硬件；B.關(guān)中斷指令；C.開(kāi)中斷指令；D.軟件。

21.馮?諾伊曼機(jī)工作方式的基本特點(diǎn)是_B—。

A.多指令流單數(shù)據(jù)流；

B.按地址訪問(wèn)并順序執(zhí)行指令；

C推樣操作?

D.存儲(chǔ)器按內(nèi)容選擇地址。

22.程序控制類指令的功能是—C—o

A.進(jìn)行主存和CPU之間的數(shù)據(jù)傳送；

B.進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送；

C.改變程序執(zhí)行的順序；

D.一定是自動(dòng)加+1.

23.水平型微指令的特點(diǎn)是_Ao

A.一次可以完成多個(gè)操作；

B.微指令的操作控制字段不進(jìn)行編碼；

C.微指令的格式簡(jiǎn)短；

D.微指令的格式較長(zhǎng).

24.存儲(chǔ)字長(zhǎng)是指—B—o

A.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；

B.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)；

C.存儲(chǔ)單元的個(gè)數(shù)；

D.機(jī)器指令的位數(shù)。

25.CPU通過(guò)—B—啟動(dòng)通道。

A.執(zhí)行通道命令；

B.執(zhí)行I/O指令；

C.發(fā)出中斷請(qǐng)求；

D.程序查詢。

26.對(duì)有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，這屬于計(jì)算機(jī)在—C_方面的應(yīng)用。

A.數(shù)值計(jì)算；

B.輔助設(shè)計(jì)；

C.數(shù)據(jù)處理；

D.實(shí)時(shí)控制。

27.總線中地址線的作用是—C—o

A.只用于選擇存儲(chǔ)器單元；

B.由設(shè)備向主機(jī)提供地址；

C.用于選擇指定存儲(chǔ)器單元和I/O設(shè)備接口電路的地址；

D.即傳送地址又傳送數(shù)據(jù)。

28.總線的異步通信方式—A―o

A.不采用時(shí)鐘信號(hào)，只采用握手信號(hào)；

B.既采用時(shí)鐘信號(hào)，又采用握手信號(hào)；

C.既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)；

D.既采用時(shí)鐘信號(hào)，又采用握手信號(hào)。

29.存儲(chǔ)周期是指—C―o

A.存儲(chǔ)器的寫(xiě)入時(shí)間；

B.存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作允許的最短間隔時(shí)間；

C.存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間；

D.指令執(zhí)行時(shí)間。

30.在程序的執(zhí)行過(guò)程中，Cache與主存的地址映射是由_C

A.操作系統(tǒng)來(lái)管理的；

B.程序員調(diào)度的；

C.由硬件自動(dòng)完成的；

D.用戶軟件完成。

31.以下敘述—C―是正確的。

A.外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到CPU的響應(yīng)；

B.外部設(shè)備一旦發(fā)出中斷請(qǐng)求，CPU應(yīng)立即響應(yīng)；

C.中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求；

D.程序查詢用于鍵盤中斷。

32.加法器采用先行進(jìn)位的目的是_Co

A.優(yōu)化加法器的結(jié)構(gòu)；

B.節(jié)省器材；

C.加速傳遞進(jìn)位信號(hào)；

D.增強(qiáng)加法器結(jié)構(gòu)。

33.變址尋址方式中，操作數(shù)的有效地址是_Co

A.基址寄存器內(nèi)容加上形式地址（位移量）；

B.程序計(jì)數(shù)器內(nèi)容加上形式地址；

C.變址寄存器內(nèi)容加上形式地址；

D.寄存器內(nèi)容加上形式地址。

34.指令寄存器的位數(shù)取決于—B—o

A.存儲(chǔ)器的容量；

B.指令字長(zhǎng)；

C.機(jī)器字長(zhǎng)；

D.存儲(chǔ)字長(zhǎng)。

35.在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于

―A―o

A.同步控制；

B.異步控制；

C.聯(lián)合控制；

D.人工控制。

36.下列敘述中―B—是正確的.

A.控制器產(chǎn)生的所有控制信號(hào)稱為微指令；

B.微程序控制器比硬連線控制器更加靈活；

C.微處理器的程序稱為微程序；

D.指令就是微指令。

37.CPU中的譯碼器主要用于_Bo

A.地址譯碼；

B.指令譯碼；

C.選擇多路數(shù)據(jù)至ALU；

D.數(shù)據(jù)譯碼。

38.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A_.

A.PC；

B.地址寄存器；

C.累加器；

D.ALU.

39.DMA方式的接口電路中有程序中斷部件,其作用是—C—.

A.實(shí)現(xiàn)數(shù)據(jù)傳送；

B.向CPU提出總線使用權(quán)；

C.向CPU提出傳輸結(jié)束；

D.發(fā)中斷請(qǐng)求。

40.下列器件中存取速度最快的是—C—。

A.Cache；B.主存；C.寄存器；D.輔存.

41.直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_Co

A.直接、立即、間接；

B.直接、間接、立即；

C.立即、直接、間接；

D.立即、間接、直接。

42.存放欲執(zhí)行指令的寄存器是—D―o

A.MAR；

B.PC；

C.MDR；

D.IRo

43.在獨(dú)立請(qǐng)求方式下，若有N個(gè)設(shè)備，則—B—o

A.有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；

B.有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；

C.有一個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；

D.有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào)。

44.下述說(shuō)法中—C—是正確的。

A.半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶；

B.半導(dǎo)體RAM是易失性RAM,而靜態(tài)RAM中的存儲(chǔ)信息是不易失的；

C.半導(dǎo)體RAM是易失性RAM,而靜態(tài)RAM只有在電源不掉時(shí)，所存信息是不易失

的。

45.DMA訪問(wèn)主存時(shí)，向CPU發(fā)出請(qǐng)求，獲得總線使用權(quán)時(shí)再進(jìn)行訪存，這種情況

稱作—B—.

A.停止CPU訪問(wèn)主存；

B.周期挪用；

C.DMA與CPU交替訪問(wèn)；

D.DMAo

46.計(jì)算機(jī)中表示地址時(shí)，采用—D—.

A.原碼；

B.補(bǔ)碼；

C.反碼；

D.無(wú)符號(hào)數(shù)。

47.采用變址尋址可擴(kuò)大尋址范圍，且_Co

A.變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過(guò)程中不可變；

B.變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過(guò)程中可變；

C.變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過(guò)程中可變；

D.變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過(guò)程不中可變；

48.由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做—C―o

A.超標(biāo)量技術(shù)；

B.超流水線技術(shù)；

C.超長(zhǎng)指令字技術(shù)；

D.超字長(zhǎng)。

49.計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用

C_控制方式。

A.延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)的；

B.異步；

C.中央與局部控制相結(jié)合的；

D.同步；

50.微程序放在—B―中。

A.存儲(chǔ)器控制器；

B.控制存儲(chǔ)器；

C.主存儲(chǔ)器；

D.Cacheo

51.在CPU的寄存器中，—B—對(duì)用戶是完全透明的。

A.程序計(jì)數(shù)器；

B.指令寄存器；

C.狀態(tài)寄存器；

D.通用寄存器。

52.運(yùn)算器由許多部件組成，其核心部分是_B—。

A.數(shù)據(jù)總線；

B.算術(shù)邏輯運(yùn)算單元；

C.累加寄存器；

D.多路開(kāi)關(guān)。

53.DMA接口—B」.

A.可以用于主存與主存之間的數(shù)據(jù)交換；

B.內(nèi)有中斷機(jī)制；

C.內(nèi)有中斷機(jī)制，可以處理異常情況；

D.內(nèi)無(wú)中斷機(jī)制

54.CPU響應(yīng)中斷的時(shí)間是_Co

A.中斷源提出請(qǐng)求；

B.取指周期結(jié)束；

C.執(zhí)行周期結(jié)束；

D.間址周期結(jié)束。

55.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_Ao

A.PC；

B,地址寄存器；

C.累加器；

D.ALU.

56.三種集中式總線控制中，—A―方式對(duì)電路故障最敏感.

A.鏈?zhǔn)讲樵儯?/p>

B.計(jì)數(shù)器定時(shí)查詢；

C.獨(dú)立請(qǐng)求；

D.以上都不對(duì).

57.一個(gè)16Kx32位的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是_B.

A.48；

B.46；

C.36;

D.32.

58.以下敘述中錯(cuò)誤的是_B—。

A.指令周期的第一個(gè)操作是取指令；

B.為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；

C.取指令操作是控制器自動(dòng)進(jìn)行的；

D.指令第一字節(jié)含操作碼.

59.主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是_A.

A.解決CPU和主存之間的速度匹配問(wèn)題；

B.擴(kuò)大主存容量；

C.既擴(kuò)大主存容量，又提高了存取速度；

D.擴(kuò)大輔存容量.

60.以下敘述_A是錯(cuò)誤的。

A.一個(gè)更高級(jí)的中斷請(qǐng)求一定可以中斷另一個(gè)中斷處理程序的執(zhí)行；

B.DMA和CPU必須分時(shí)使用總線；

C.DMA的數(shù)據(jù)傳送不需CPU控制；

D.DMA中有中斷機(jī)制。

61.一條指令中包含的信息有_C0

A.操作碼、控制碼；

B.操作碼、向量地址；

C.操作碼、地址碼。

62.在各種異步通信方式中，―C—速度最快。

A.全互鎖；

B.半互鎖；

C.不互鎖。

63.一個(gè)512KB的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是—C—.

A.17；

B.19；

C.27.

64.在下列因素中，與Cache的命中率無(wú)關(guān)的是—C—。

A.Cache塊的大?。?/p>

B.Cache的容量；

C.主存的存取時(shí)間。

65.在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從0開(kāi)始，則—A—.

A.設(shè)備號(hào)小的優(yōu)先級(jí)高；

B.每個(gè)設(shè)備使用總線的機(jī)會(huì)相等；

C.設(shè)備號(hào)大的優(yōu)先級(jí)高。

66.Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置

上，稱作—B―o

A.直接映象；

B.全相聯(lián)映象；

C.組相聯(lián)映象。

67.中斷服務(wù)程序的最后一條指令是_Co

A.轉(zhuǎn)移指令；

B.出棧指令；

C.中斷返回指令。

68.微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）

方式是—B—o

A.字段直接編碼；

B.直接編碼；

C.混合編碼。

69.在取指令操作之后，程序計(jì)數(shù)器中存放的是_C.

A.當(dāng)前指令的地址；

B.程序中指令的數(shù)量；

C.下一條指令的地址。

70.以下敘述中―A—是正確的.

A.RISC機(jī)一定采用流水技術(shù)；

B.采用流水技術(shù)的機(jī)器一定是RISC機(jī)；

C.CISC機(jī)一定不采用流水技術(shù)。

71.在一地址格式的指令中，下列是正確的_Bo

A.僅有一個(gè)操作數(shù)，其地址由指令的地址碼提供；

B.可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)；

C.一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的。

72.在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是—B—。

A.尾數(shù)的符號(hào)位與第一數(shù)位不同；

B.尾數(shù)的第一數(shù)位為1,數(shù)符任意；

C.尾數(shù)的符號(hào)位與第一數(shù)位相同；

D.階符與數(shù)符不同。

73.I/O采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_Co

A.控制指令；

B.訪存指令；

C.輸入輸出指令.

74.設(shè)機(jī)器字長(zhǎng)為64位，存儲(chǔ)容量為128MB,若按字編址，它的尋址范圍是

—B—.

A.16MB；

B.16M;

C.32MO

75.—B—尋址便于處理數(shù)組問(wèn)題。

A.間接尋址；

B.變址尋址；

C.相對(duì)尋址。

76.超標(biāo)量技術(shù)是_Bo

A.縮短原來(lái)流水線的處理器周期；

B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令。

77.以下敘述中B是錯(cuò)誤的。

A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成；

B.所有指令的取指令操作都是相同的；

C.在指令長(zhǎng)度相同的情況下，所有指令的取指操作都是相同的。

78.I/O與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是—B—。

A.CPU與設(shè)備串行工作，傳送與主程序串行工作；

B.CPU與設(shè)備并行工作，傳送與主程序串行工作；

C.CPU與設(shè)備并行工作，傳送與主程序并行工作。

79.設(shè)寄存器內(nèi)容為innill,若它等于+127,則為_(kāi)Do

A.原碼；

B.補(bǔ)碼；

C.反碼；

D.移碼。

80.設(shè)機(jī)器數(shù)采用補(bǔ)碼形式（含1位符號(hào)位），若寄存器內(nèi)容為9BH,則對(duì)應(yīng)的十

進(jìn)制數(shù)為_(kāi)C_.

A.-27;

B.-97;

C.-101；

D.155.

81.設(shè)寄存器內(nèi)容為80H,若它對(duì)應(yīng)的真值是-127,則該機(jī)器數(shù)是。

A.原碼；

B.補(bǔ)碼；

C.反碼；

D.移碼。

82.下列敘述中是正確的。

A.程序中斷方式中有中斷請(qǐng)求,DMA方式中沒(méi)有中斷請(qǐng)求；

B.程序中斷方式和DMA方式中實(shí)現(xiàn)數(shù)據(jù)傳送都需中斷請(qǐng)求；

C.程序中斷方式和DMA方式中都有中斷請(qǐng)求，但目的不同；

D.DMA要等到指令周期結(jié)束時(shí)才進(jìn)行周期竊取。

83.設(shè)機(jī)器數(shù)字長(zhǎng)為32位，一個(gè)容量為16MB的存儲(chǔ)器，CPU按半字尋址，其尋址

范圍是O

A.224；

B.223;

C.222;

D.221o

84.在中斷接口電路中，向量地址可通過(guò)—B—送至CPU。

A.地址線；

B.數(shù)據(jù)線；

C.控制線；

D.狀態(tài)線.

85.在程序的執(zhí)行過(guò)程中,Cache與主存的地址映象是由_D.

A.程序員調(diào)度的；

B.操作系統(tǒng)管理的；

C.由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；

D.硬件自動(dòng)完成的。

86.總線復(fù)用方式可以—C—.

A.提高總線的傳輸帶寬；

B.增加總線的功能；

C.減少總線中信號(hào)線的數(shù)量；

D.提高CUP利用率。

87.下列說(shuō)法中正確的是—C—.

A.Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分；

B.主存儲(chǔ)器只由易失性的隨機(jī)讀寫(xiě)存儲(chǔ)器構(gòu)成；

C.單體多字存儲(chǔ)器主要解決訪存速度的問(wèn)題；

D.Cache不與主存統(tǒng)一編址，Cache的地址空間不是主存地址空間的一部分。

88.在采用增量計(jì)數(shù)器法的微指令中，下一條微指令的地址—B―o

A.在當(dāng)前的微指令中；

B.在微指令地址計(jì)數(shù)器中；

C.在程序計(jì)數(shù)器；

D.在CPU中。

89.由于CPU內(nèi)部操作的速度較快，而CPU訪問(wèn)一次存儲(chǔ)器的時(shí)間較長(zhǎng)，因此機(jī)器

周期通常由—B—來(lái)確定。

A.指令周期；

B.存取周期；

C.間址周期；

D.執(zhí)行周期。

90.RISC機(jī)器—B―o

A.不一定采用流水技術(shù)；

B.一定采用流水技術(shù)；

C.CPU配備很少的通用寄存器；

D.CPU配備很多的通用寄存器.

91.在下列尋址方式中，—B—尋址方式需要先計(jì)算，再訪問(wèn)主存。

A.立即；

B.變址；

C.間接；

D.直接。

92.在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是—C—.

A.尾數(shù)的第一數(shù)位為1,數(shù)符任意；

B.尾數(shù)的符號(hào)位與第一數(shù)位相同；

C.尾數(shù)的符號(hào)位與第一數(shù)位不同；

D.階符與數(shù)符不同。

93.I/O采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是—B―o

A.控制指令；

B.訪存指令；

C.輸入輸出指令；

D.程序指令.

94.設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB,若按雙字編址，其尋址范圍是—B—.

A.8MB；

B.2M；

C.4M;

D.16Mo

95.—C_尋址對(duì)于實(shí)現(xiàn)程序浮動(dòng)提供了較好的支持.

A.間接尋址；

B.變址尋址；

C.相對(duì)尋址；

D.直接尋址。

96.超流水線技術(shù)是_A.

A.縮短原來(lái)流水線的處理器周期；

B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令;

D.以上都不對(duì)。

97.以下敘述中錯(cuò)誤的是—B—o

A.指令周期的第一個(gè)操作是取指令；

B.為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；

C.取指令操作是控制器自動(dòng)進(jìn)行的；

D.指令周期的第一個(gè)操作是取數(shù)據(jù)。

98.I/O與主主機(jī)交換信息的方式中,DMA方式的特點(diǎn)是—C—.

A.CPU與設(shè)備串行工作，傳送與主程序串行工作；

B.CPU與設(shè)備并行工作，傳送與主程序串行工作；

C.CPU與設(shè)備并行工作，傳送與主程序并行工作；

D.CPU與設(shè)備串行工作，傳送與主程序并行工作。

99.若9BH表示移碼（含1位符號(hào)位）.其對(duì)應(yīng)的十進(jìn)制數(shù)是A_。

A.27；

B.-27；

C.—101；

D.101.

100.在二地址指令中―C―是正確的。

A.指令的地址碼字段存放的一定是操作數(shù)；

B.指令的地址碼字段存放的一定是操作數(shù)地址；

C.運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中；

D.指令的地址碼字段存放的一定是操作碼。

101.某機(jī)字長(zhǎng)8位，采用補(bǔ)碼形式（其中1位為符號(hào)位），則機(jī)器數(shù)所能表示的范

圍是_C.

A.-127?127;

B.-128?+128；

C.-128?+127；

D.—128~+128o

102.在_C的計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以

不使用I/O指令.

A.單總線；

B.雙總線；

C.三總線；

D.以上三種總線.

103.某計(jì)算機(jī)字長(zhǎng)是32位，它的存儲(chǔ)容量是64KB.按字編址，它的尋址范圍是

—B—.

A.16KB；

B.16K;

C.32K；

D.32KB.

104.中斷向量可提供_C.

A.被選中設(shè)備的地址；

B.傳送數(shù)據(jù)的起始地址；

C.中斷服務(wù)程序入口地址；

D.主程序的斷點(diǎn)地址。

105.Cache的地址映象中B比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲(chǔ)器來(lái)實(shí)現(xiàn)。

A.直接映象；

B.全相聯(lián)映象；

C.組相聯(lián)映象；

D.以上都有。

106.總線的異步通信方式—A—o

A.不采用時(shí)鐘信號(hào)，只采用握手信號(hào)；

B.既采用時(shí)鐘信號(hào)，又采用握手信號(hào)；

C.既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)；

D.采用時(shí)鐘信號(hào)，不采用握手信號(hào)。

107.在磁盤存儲(chǔ)器中，查找時(shí)間是—A—.

A.使磁頭移動(dòng)到要找的柱面上所需的時(shí)間；

B.在磁道上找到要找的扇區(qū)所需的時(shí)間；

C.在扇區(qū)中找到要找的數(shù)據(jù)所需的時(shí)間。

D.以上都不對(duì)。

108.在控制器的控制信號(hào)中，相容的信號(hào)是_C的信號(hào).

A.可以相互替代；

B.可以相繼出現(xiàn)；

C.可以同時(shí)出現(xiàn)；

D.不可以同時(shí)出現(xiàn)。

10.計(jì)算機(jī)操作的最小單位時(shí)間是_A_。

A.時(shí)鐘周期；

B.指令周期；

C.CPU周期；

D.執(zhí)行周期.

110.CPU不包括_Ao

A,地址寄存器；

B.指令寄存器IR;

C.地址譯碼器；

D.通用寄存器。

111.—B—尋址便于處理數(shù)組問(wèn)題。

A.間接尋址；

B.變址尋址；

C.相對(duì)尋址；

D.立即尋址。

112.設(shè)寄存器內(nèi)容為10000000,若它等于0,則為—D—o

A,原碼；

B.補(bǔ)碼；

C.反碼;

D.移碼.

113.若一個(gè)8比特組成的字符至少需10個(gè)比特來(lái)傳送，這是—B—傳送方式。

A.同步；

B.異步；

C.并聯(lián)；

D.混合。

114.設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB,若按雙字編址，其尋址范圍是

—B―o

A.8MB；

B.2M；

C.4M；

D.16Mo

115.C尋址對(duì)于實(shí)現(xiàn)程序浮動(dòng)提供了較好的支持.

A.間接尋址；

B.變址尋址；

C.相對(duì)尋址；

D.直接尋址。

116.超標(biāo)量技術(shù)是___B_0

A.縮短原來(lái)流水線的處理器周期；

B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令；

D.以上都不對(duì).

117.在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于

―A―o

A.同步控制；

B.異步控制；

C.聯(lián)合控制；

D.局部控制.

118.I/O與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是_B.

A.CPU與設(shè)備串行工作，傳送與主程序串行工作；

B.CPU與設(shè)備并行工作，傳送與主程序串行工作；

C.CPU與設(shè)備并行工作，傳送與主程序并行工作；

D.CPU與設(shè)備串行工作，傳送與主程序并行工作。

119.當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)—C—o

A.向左規(guī)格化；

B.向右規(guī)格化；

C.發(fā)出出錯(cuò)信息；

D.舍入處理。

120.在一地址格式的指令中，下列_B—是正確的.

A.僅有一個(gè)操作數(shù)，其地址由指令的地址碼提供；

B.可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)；

C.一定有兩個(gè)操作數(shù)，另一個(gè)是隱含的；

D.指令的地址碼字段存放的一定是操作碼。

121.指令系統(tǒng)中采用不同尋址方式的目的主要是—C—o

A.可降低指令譯碼難度；

B.縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性；

C.實(shí)現(xiàn)程序控制；

D.尋找操作數(shù)。

122.計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，缺點(diǎn)是_C_

A.地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)；

B.地址信息與數(shù)據(jù)信息不能同時(shí)出現(xiàn)；

C.兩種信息源的代碼在總線中不能同時(shí)傳送；

D.地址信息與數(shù)據(jù)信息能同時(shí)出現(xiàn)。

123.一個(gè)16Kx32位的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是_B—。

A.48；

B.46;

C.36；

D.38.

124.下列敘述中—A—是正確的。

A,主存可由RAM和ROM組成；

B.主存只能由ROM組成；

C.主存只能由RAM組成；

D.主存只能由SRAM組成.

125.在三種集中式總線控制中，—C—方式響應(yīng)時(shí)間最快.

A.鏈?zhǔn)讲樵儯?/p>

B.計(jì)數(shù)器定時(shí)查詢；

C,獨(dú)立請(qǐng)求；

D.以上都不是.

126.可編程的只讀存儲(chǔ)器—A—。

A.不一定是可改寫(xiě)的；

B.一定是可改寫(xiě)的；

C.一定是不可改寫(xiě)的；

D.以上都不對(duì)。

127.下述—B—種情況會(huì)提出中斷請(qǐng)求.

A.產(chǎn)生存儲(chǔ)周期“竊取〃；

B.在鍵盤輸入過(guò)程中，每按一次鍵；

C.兩數(shù)相加結(jié)果為零；

D.結(jié)果溢出。

128.下列敘述中—A—是錯(cuò)誤的.

A.采用微程序控制器的處理器稱為微處理器；

B.在微指令編碼中,編碼效率最低的是直接編碼方式；

C.在各種微地址形成方式中，增量計(jì)數(shù)器法需要的順序控制字段較短;

D.以上都是錯(cuò)的.

129.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A_.

A.PC；

B.地址寄存器；

C.累加器；

D.ACCo

130.響應(yīng)中斷請(qǐng)求的條件是_Bo

A.外設(shè)提出中斷；

B.外設(shè)工作完成和系統(tǒng)允許時(shí)；

C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)。

D.CPU提出中斷。

131.變址尋址和基址尋址的有效地址形成方式類似，但是_C.

A.變址寄存器的內(nèi)容在程序執(zhí)行過(guò)程中是不可變的；

B.在程序執(zhí)行過(guò)程中，變址寄存器和基址寄存器和內(nèi)容都可變的；

C.在程序執(zhí)行過(guò)程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變；

D.變址寄存器的內(nèi)容在程序執(zhí)行過(guò)程中是可變的。

132.在原碼加減交替除法中，符號(hào)位單獨(dú)處理，參加操作的數(shù)是—C—。

A.原碼；

B.絕對(duì)值；

C.絕對(duì)值的補(bǔ)碼；

D.補(bǔ)碼。

133.DMA方式—B—o

A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU請(qǐng)求中斷處理數(shù)據(jù)傳送；

D.能取代中斷方式.

134.設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB,若按雙字編址，其尋址范圍是

_B____o

A.8MB;

B.2M；

C.4M；

D.16M.

135.設(shè)變址寄存器為X,形式地址為D,某機(jī)具有先間址后變址的尋址方式，則

這種尋址方式的有效地址為_(kāi)Bo

A.EA=(X)+D；

B.EA=(X)+(D)；

C.EA=((X)+D)；

D.EA=X+Do

136.程序計(jì)數(shù)器PC屬于—B―o

A.運(yùn)算器；

B.控制器；

C.存儲(chǔ)器；

D.I/O設(shè)備.

137.計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作較復(fù)雜，需要更多的時(shí)間，通常采用

―C—控制方式.

A.延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)的；

B.異步；

C.中央與局部控制相結(jié)合的；

D.同步。

138.目前在小型和微型計(jì)算機(jī)里最普遍采用的字母與字符編碼是_Co

A.BCD碼；

B.十六進(jìn)制代碼；

C.ASCH碼；

D.海明碼.

139.設(shè)寄存器內(nèi)容為10000000,若它等于-0,則為—A—。

A,原碼；

B.補(bǔ)碼；

C.反碼;

D.移碼。

140.在下述有關(guān)不恢復(fù)余數(shù)法何時(shí)需恢復(fù)余數(shù)的說(shuō)法中，―B—是正確的。

A.最后一次余數(shù)為正時(shí)，要恢復(fù)一次余數(shù)；

B.最后一次余數(shù)為負(fù)時(shí)，要恢復(fù)一次余數(shù)；

C.最后一次余數(shù)為。時(shí)，要恢復(fù)一次余數(shù)；

D.任何時(shí)候都不恢復(fù)余數(shù).

141.零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來(lái)自C_.

A.立即數(shù)和棧頂；

B.暫存器；

C.棧頂和次棧頂；

D.累加器.

142.—C—可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。

A.存儲(chǔ)器；

B.運(yùn)算器；

C.控制器；

D.用戶.

143.所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指_B_.

A.地址線、數(shù)據(jù)線和控制線三組傳輸線。

B.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；

C.I/O總線、主存總線和系統(tǒng)總線三組傳輸線；

D.設(shè)備總線、主存總線和控制總線三組傳輸線..

144.某計(jì)算機(jī)字長(zhǎng)是32位，它的存儲(chǔ)容量是256KB,按字編址，它的尋址范圍是

—B―o

A.128K；

B.64K；

C.64KB；

D.128KBo

145.主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用_A,主機(jī)與設(shè)備是串行工作的。

A.程序查詢方式；

B.中斷方式；

C.DMA方式;

D.通道。

146.在整數(shù)定點(diǎn)機(jī)中，下述第—B—種說(shuō)法是正確的。

A.原碼和反碼不能表不-1,補(bǔ)碼可以表不~1；

B.三種機(jī)器數(shù)均可表示-1；

C.三種機(jī)器數(shù)均可表示一1,且三種機(jī)器數(shù)的表示范圍相同；

D.三種機(jī)器數(shù)均不可表示一1。

147.變址尋址方式中，操作數(shù)的有效地址是_Co

A.基址寄存器內(nèi)容加上形式地址（位移量）；

B.程序計(jì)數(shù)器內(nèi)容加上形式地址；

C.變址寄存器內(nèi)容加上形式地址；

D.以上都不對(duì)。

148.向量中斷是—C—o

A.外設(shè)提出中斷；

B.由硬件形成中斷服務(wù)程序入口地址；

C.由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址

D.以上都不對(duì).

149.一個(gè)節(jié)拍信號(hào)的寬度是指_Co

A.指令周期；

B.機(jī)器周期；

C.時(shí)鐘周期；

D.存儲(chǔ)周期。

150.將微程序存儲(chǔ)在EPROM中的控制器是_A控制器。

A.靜態(tài)微程序；

B.毫微程序；

C.動(dòng)態(tài)微程序；

D.微程序。

151.隱指令是指—D—.

A.操作數(shù)隱含在操作碼中的指令；

B.在一個(gè)機(jī)器周期里完成全部操作的指令；

C.指令系統(tǒng)中已有的指令；

D.指令系統(tǒng)中沒(méi)有的指令。

152.當(dāng)用一個(gè)16位的二進(jìn)制數(shù)表示浮點(diǎn)數(shù)時(shí)，下列方案中第一B_種最好。

A.階碼取4位（含階符1位），尾數(shù)取12位（含數(shù)符1位）；

B.階碼取5位（含階符1位），尾數(shù)取11位（含數(shù)符1位）；

C.階碼取8位（含階符1位），尾數(shù)取8位（含數(shù)符1位）；

D.階碼取6位（含階符1位），尾數(shù)取12位（含數(shù)符1位）.

153.DMA方式—B—o

A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU請(qǐng)求中斷處理數(shù)據(jù)傳送；

D.內(nèi)無(wú)中斷機(jī)制。

154.在中斷周期中，由—D―將允許中斷觸發(fā)器置“0”.

A.關(guān)中斷指令；

B.機(jī)器指令；

C.開(kāi)中斷指令；

D.中斷隱指令.

155.在單總線結(jié)構(gòu)的CPU中，連接在總線上的多個(gè)部件_B.

A.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù),并且只有一個(gè)可以從總線接收數(shù)據(jù);

B.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)

據(jù)；

C.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；

D.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù).

156.三種集中式總線控制中，_A方式對(duì)電路故障最敏感.

A.鏈?zhǔn)讲樵儯?/p>

B.計(jì)數(shù)器定時(shí)查詢；

C,獨(dú)立請(qǐng)求；

D.以上都不對(duì)。

157.一個(gè)16Kx8位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_Do

A.48；

B.46；

C.17；

D.22.

158.在間址周期中,—C—.

A.所有指令的間址操作都是相同的；

B.凡是存儲(chǔ)器間接尋址的指令，它們的操作都是相同的；

C.對(duì)于存儲(chǔ)器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；

D.以上都不對(duì)。

159.下述說(shuō)法中—B—是正確的。

A.EPROM是可改寫(xiě)的，因而也是隨機(jī)存儲(chǔ)器的一種；

B.EPROM是可改寫(xiě)的，但它不能用作為隨機(jī)存儲(chǔ)器用；

C.EPROM只能改寫(xiě)一次，故不能作為隨機(jī)存儲(chǔ)器用；

D.EPROM是可改寫(xiě)的，但它能用作為隨機(jī)存儲(chǔ)器用。

160.打印機(jī)的分類方法很多，若按能否打印漢字來(lái)區(qū)分，可分為_(kāi)C.

A.并行式打印機(jī)和串行式打印機(jī)；

B.擊打式打印機(jī)和非擊打式打印機(jī)；

C.點(diǎn)陣式打印機(jī)和活字式打印機(jī)；

D.激光打印機(jī)和噴墨打印機(jī)。

161.用戶與計(jì)算機(jī)通信的界面是_Bo

A.CPU；

B.外圍設(shè)備；

C.應(yīng)用程序；

D.系統(tǒng)程序。

162.零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來(lái)自

―C―O

A.立即數(shù)和棧頂；

B.暫存器；

C.棧頂和次棧頂；

D.程序計(jì)數(shù)器自動(dòng)加+1。

163.水平型微指令的特點(diǎn)是—A—.

A.一次可以完成多個(gè)操作；

B.微指令的操作控制字段不進(jìn)行編碼；

C.微指令的格式簡(jiǎn)短；

D.微指令的格式較長(zhǎng).

164.有些計(jì)算機(jī)將一部分軟件永恒地存于只讀存儲(chǔ)器中，稱之為—C—.

A.硬件；

B.軟件；

C.固件；

D.輔助存儲(chǔ)器。

165.主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用_A,主機(jī)與設(shè)備是串行工作的。

A.程序查詢方式；

B.中斷方式；

C.DMA方式；

D.通道。

166.計(jì)算機(jī)中有關(guān)ALU的描述,_D—是正確的。

A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算；

B.只做加法；

C.能存放運(yùn)算結(jié)果；

D.以上答案都不對(duì)。

167.所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指—B_.

A.地址線、數(shù)據(jù)線和控制線三組傳輸線。

B.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；

C.I/O總線、主存總線和系統(tǒng)總線三組傳輸線；

D.以上都不對(duì)。

168.集中式總線控制中，—A―方式對(duì)電路故障最敏感。

A.鏈?zhǔn)讲樵儯?/p>

B.計(jì)數(shù)器定時(shí)查詢；

C.獨(dú)立請(qǐng)求；

D.總線式。

169.某一RAM芯片，其容量為512X8位,除電源和接地端外，該芯片引出線的最

少數(shù)目是—C—0

A.21；

B.17；

C.19；

D.20o

170.活動(dòng)頭磁盤存儲(chǔ)中，信息寫(xiě)入或讀出磁盤是_B_進(jìn)行的.

A,并行方式；

B.串行方式；

C.串并方式；

D.并串方式。

171.以下敘述—C—是正確的.

A.外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到CPU的響應(yīng)；

B.外部設(shè)備一旦發(fā)出中斷請(qǐng)求,CPU應(yīng)立即響應(yīng)；

C.中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求；

D.程序查詢用于鍵盤中斷。

172.下列—D—種說(shuō)法有誤差.

A.任何二進(jìn)制整數(shù)都可用十進(jìn)制表示；

B.任何二進(jìn)制小數(shù)都可用十進(jìn)制表示；

C.任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；

D.任何十進(jìn)制小數(shù)都可用二進(jìn)制表示。

173.堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元,

如果進(jìn)棧操作的動(dòng)作順序是(SP-1)-SP,(A)-MSP,那么出棧操作的動(dòng)

作順序應(yīng)為_(kāi)Ao

A.(MSP)-A,(SP)+1-SP;

B.(SP)+1/SP,(MSP)-A；

C.(SP)-1-SP,(MSP)-A；

D.以上都不對(duì)。

174.指令寄存器的位數(shù)取決于_B.

A.存儲(chǔ)器的容量；

B.指令字長(zhǎng)；

C.機(jī)器字長(zhǎng)；

D.存儲(chǔ)字長(zhǎng).

175.在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于

_A_o

A.同步控制；

B.異步控制；

C.聯(lián)合控制；

D.人工控制.

176.下列敘述中―B—是正確的。

A.控制器產(chǎn)生的所有控制信號(hào)稱為微指令；

B.微程序控制器比硬連線控制器更加靈活；

C.微處理器的程序稱為微程序；

D.指令就是微指令。

177.CPU中的譯碼器主要用于_B.

A.地址譯碼；

B.指令譯碼；

C.選擇多路數(shù)據(jù)至ALU；

D.數(shù)據(jù)譯碼.

178.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_Ao

A.PC；

B.地址寄存器；

C.累加器；

D.ALUo

179.通道程序是由—B―組成.

A.I/O指令;

B.通道控制字(或稱通道指令)；

C.通道狀態(tài)字；

D.微程序。

180.在磁盤和磁帶兩種磁表面存儲(chǔ)器中,存取時(shí)間與存儲(chǔ)單元的物理位置有關(guān),

按存儲(chǔ)方式分,—B—。

A.二者都是串行存??；

B.磁盤是部分串行存取，磁帶是串行存取；

C.磁帶是部分串行存取，磁盤是串行存??；

D.二者都是并行存取。

二、填空題

1.完成一條指令一般分為取指周期和執(zhí)行周期，前者完成取指令和分

析指令操作，后者完成執(zhí)行指令操作。

2.常見(jiàn)的數(shù)據(jù)傳送類指令的功能可實(shí)現(xiàn)寄存器和寄存器之間，或寄存

器和存儲(chǔ)器之間的數(shù)據(jù)傳送。

3.微指令格式可分為垂直型和水平型兩類，其中垂直型微指令用較長(zhǎng)

的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。

4.在Cache一主存的地址映象中，全相聯(lián)映像靈活性強(qiáng)，組相聯(lián)映像成本最

高。

5.若采用硬件向量法形成中斷服務(wù)程序的入口地址，則CPU在中斷周期需完成

保護(hù)程序斷點(diǎn)、硬件關(guān)中斷和向量地址送至PC操作。

6.指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞?，其指令地址由一程?/p>

計(jì)數(shù)器—給出，另一種是跳躍—尋址方式，其指令地址由指令本身給出。

7.在一個(gè)有四個(gè)過(guò)程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過(guò)程段的時(shí)間分別是

Tl=60ns,T2=50ns,T3=90ns,T4=80ns.則加法器流水線的時(shí)鐘周期至

少為90ns。如果采用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的

時(shí)間為280ns.

8.一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須增加。尾數(shù)右移1

位，階碼加1.

9.存儲(chǔ)器由m（m=l,2,4,8?）個(gè)模塊組成，每個(gè)模塊有自己的地址和數(shù)據(jù)寄

存器，若存儲(chǔ)器采用模m編址，存儲(chǔ)器帶寬可增加到原來(lái)的m倍.

10.按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括保護(hù)現(xiàn)場(chǎng)、開(kāi)中斷、設(shè)備服務(wù)、

恢復(fù)現(xiàn)場(chǎng)和中斷返回幾部分。

11.I/O與主機(jī)交換信息的方式中，程序查詢方式和中斷方式都需通過(guò)程序

實(shí)現(xiàn)數(shù)據(jù)傳送，其中程序查詢方式體現(xiàn)CPU與設(shè)備是串行工作的.

12.設(shè)n=8（不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns,則原碼一位

乘最多需1600ns,補(bǔ)碼Booth算法最多需1700ns.

13.對(duì)于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字中不明確給出操作數(shù)的地

址，其中一個(gè)操作數(shù)通常隱含在累加器中。

14.設(shè)浮點(diǎn)數(shù)階碼為4位（含1位階符），用移碼表示，尾數(shù)為16位（含1位數(shù)

符），用補(bǔ)碼規(guī)格化表示，則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為l.llliOo11……1

（15個(gè)1）,真值為（十進(jìn)制表示）；對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)器數(shù)

形式為0,000;1.01……1（14個(gè)1），真值為（十進(jìn)制表示）。

15.在總線的異步通信方式中，通信的雙方可以通過(guò)不互鎖、半互鎖和

全互鎖三種類型聯(lián)絡(luò)。

16.在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，若某機(jī)有38條機(jī)器

指令，通?？蓪?duì)應(yīng)41個(gè)微程序。

17.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)

制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127（1-2-

23）,最小正數(shù)為2—129,最大負(fù)數(shù)為2—128（-2-1—2-23）,最

小負(fù)數(shù)為-2.

18.在總線復(fù)用的CPU中，地址線和數(shù)據(jù)線共用一組總線，必須采用

分時(shí)控制的方法，先給地址信號(hào)，并用地址鎖存信號(hào)將其保存。

19.微指令格式可分為垂直型和水平型兩類，其中垂直型微指令

用較長(zhǎng)的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。

20.如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到緩存第i

mod128塊。

21.I/O和CPU之間不論是采用串行傳送還是并行傳送，它們之間的聯(lián)絡(luò)方式（定

時(shí)方式）可分為立即響應(yīng)異步定時(shí)同步定時(shí)三種。

22.32位字長(zhǎng)的浮點(diǎn)數(shù)，其中階碼8位（含1位階符），基值為2,尾數(shù)24位（含1

位數(shù)符），則其對(duì)應(yīng)的最大正數(shù)是2127（1-2-23）,最小的絕對(duì)值是

2-127*2—23;若機(jī)器數(shù)采用補(bǔ)碼表示，且尾數(shù)為規(guī)格化形式，則對(duì)應(yīng)的最小正

數(shù)是2—128*2-1，最小負(fù)數(shù)是一2127。（均用十進(jìn)制表示）

23.CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫指令周期，它通常包含

若干個(gè)機(jī)器周期，而后者又包含若干個(gè)節(jié)拍。機(jī)器周期和節(jié)拍組成多

級(jí)時(shí)序系統(tǒng)。

24.假設(shè)微指令的操作控制字段共18位,若采用直接控制,則一條微指令最多可

同時(shí)啟動(dòng)18個(gè)微操作命令。若采用字段直接編碼控制，并要求一條微指令能

同時(shí)啟動(dòng)3個(gè)微操作，則微指令的操作控制字段應(yīng)分3段,若每個(gè)字段的微操作

數(shù)相同，這樣的微指令格式最多可包含192個(gè)微操作命令.

25.一個(gè)8體低位交叉的存儲(chǔ)器，假設(shè)存取周期為T,CPU每隔（T=8）時(shí)間

啟動(dòng)一個(gè)存儲(chǔ)體，則依次從存儲(chǔ)器中取出16個(gè)字共需823存取周期。

26.I/O與主機(jī)交換信息的控制方式中，程序查詢方式CPU和設(shè)備是串行工作

的。DMA和程序中斷方式CPU和設(shè)備是并行工作的，前者傳送與主程序是并

行的,后者傳送和主機(jī)是串行的.

27.DMA的數(shù)據(jù)塊傳送可分為預(yù)處理、數(shù)據(jù)傳送和后處理階段。

28.設(shè)n=16（不包括符號(hào)位），機(jī)器完成一次加和移位各需100ns,則原碼一

位乘最多需3200ns,補(bǔ)碼Booth算法最多需3300ns。

29.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量

（用補(bǔ)碼表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（pc）+l-pc。

設(shè)當(dāng)前指令地址為3008H,要求轉(zhuǎn)移到300FH,則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)

為05H。若當(dāng)前指令地址為300FH,要求轉(zhuǎn)移到3004H,則該轉(zhuǎn)移指令第二字

節(jié)的內(nèi)容為F3Ho

30.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1位數(shù)符），

用補(bǔ)碼規(guī)格化表示,則對(duì)應(yīng)其最大正數(shù)的機(jī)器數(shù)形式為1,1111111;0o11……1

（23個(gè)1）,真值為2127（1-2-23）（十進(jìn)制表示）；對(duì)應(yīng)其絕對(duì)值最小負(fù)數(shù)的機(jī)

器數(shù)形式為0,0000000；lo01……1（22個(gè)1）,真值為-2-128（2—1+2

—23）（十進(jìn)制表示）。

31.I/O的編址方式可分為不統(tǒng)一編址和統(tǒng)一編址兩大類,前者需有獨(dú)立

的I/O指令，后者可通過(guò)訪存指令和設(shè)備交換信息。

32.在微程序控制器中，一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，若某機(jī)有35條機(jī)器

指令，通?？蓪?duì)應(yīng)38個(gè)微程序。

36.設(shè)24位長(zhǎng)的浮點(diǎn)數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾

數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是231

（1-2-17）,非零最小正數(shù)真值是（2-33）,絕對(duì)值最大的負(fù)數(shù)真值是（一231）,

絕對(duì)值最小的負(fù)數(shù)真值是2-31（-2-『2—17）（均用十進(jìn)制表示）。

37.變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供基地址，

指令提供形式地址；而在變址尋址中，變址寄存器提供形式地址，指令

提供基地址。

38.影響流水線性能的因素主要反映在訪存沖突和相關(guān)問(wèn)題兩個(gè)方

面。

39.運(yùn)算器的技術(shù)指標(biāo)一般用機(jī)器字長(zhǎng)和運(yùn)算速度表示.

40.緩存是設(shè)在CPU和主存之間的一種存儲(chǔ)器，其速度與CPU速度匹配,

其容量與緩存中數(shù)據(jù)的命中率有關(guān)。

42.設(shè)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)，均為24位，若某指令系統(tǒng)可完成108種操作，操

作碼長(zhǎng)度固定，且具有直接、間接（一次間址）、變址、基址、相對(duì)、立即等尋

址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占7位，

尋址特征位占3位,可直接尋址的范圍是214,一次間址的范圍是224.

44.在寫(xiě)操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作寫(xiě)直達(dá)法，若每次只

暫時(shí)寫(xiě)入Cache,直到替換時(shí)才寫(xiě)入主存的方法稱作寫(xiě)回法。

45.I/O與主機(jī)交換信息的方式中，程序查詢方式和中斷方式都需通過(guò)

程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式體現(xiàn)CPU與設(shè)備是串行工作的。

46.在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是

停止CPU訪問(wèn)主存、周期挪用和DMA和CPU交替訪問(wèn)主存.

47.設(shè)n=8（不包括符號(hào)位），則原碼一位乘需做8次移位和最多8次加

法，補(bǔ)碼Booth算法需做8次移位和最多9次加法。

48.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制

補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127（1-2-23）,

最小正數(shù)為2-129,最大負(fù)數(shù)為2-128（-2-1—2-23）,最小負(fù)數(shù)為一

2127o

49.一個(gè)總線傳輸周期包括申請(qǐng)分配階段、尋址階段、傳輸階段和結(jié)束階

段四個(gè)階段。

50.CPU采用同步控制方式時(shí)，控制器使用機(jī)器周期和節(jié)拍組成的多極時(shí)

序系統(tǒng)。

三、計(jì)算題

已知：A=-11/16,B=-7/16求：［A+B］補(bǔ)。（課本P241）

設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含一位符號(hào)位在內(nèi)），若4=+15,B=+24,求［A-B］

補(bǔ)并還原成真值。（課本P238）

已知：兩浮點(diǎn)數(shù)x=0.1101X210,y=0o1011X201求：x+y.（課本P271）

答:x、y在機(jī)器中以補(bǔ)碼表示為［x］補(bǔ)=00,10；00o1101［y］補(bǔ)=00,01；00。

1011

①對(duì)階［△（補(bǔ)=［jx］補(bǔ)一［jy］補(bǔ)=00,10+11,11=00,01即Aj=1表示y

的階碼比x的階碼小1因此將y的尾數(shù)向右移1位階碼相應(yīng)加1,即［y］'

補(bǔ)=00,10;00o0101這時(shí)［y］'補(bǔ)的階碼與［x］補(bǔ)的階碼相等階差為0

表示對(duì)階完畢。

②求和00。1101［Sx］'補(bǔ)［Sy］'補(bǔ)0

1.0010［Sx+Sy］'補(bǔ)即［x+y］補(bǔ)=00,10；01.0010

③右規(guī)運(yùn)算結(jié)果兩符號(hào)位不等表示尾數(shù)之和絕對(duì)值大于1需右規(guī)即將

尾數(shù)之和向右移1位階碼加1故得［x+y］#=00,11；00.1001則x+y=

0.1001X211

設(shè)某機(jī)主頻為8MHz,每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5

個(gè)機(jī)器周期，試問(wèn)該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若機(jī)器主頻不變，但

每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平

均指令執(zhí)行速度又是多少M(fèi)IPS?

答：根據(jù)主頻為8MHz,得時(shí)鐘周期為1/8=0.125NS,機(jī)器周期為0.125X2=0.25RS,

指令周期為0.25x2.5=0.6252。（2分）

（1）平均指令執(zhí)行速度為1/0.625=L6MIPS。（1分）

（2）若機(jī)器主頻不變，機(jī)器周期含4個(gè)時(shí)鐘周期，每條指令平均含5個(gè)機(jī)器周期，則指令

周期為0125X4X5=2.5NS,故平均指令執(zhí)行速度為1/2.5=0.4MIPS。（2分）

設(shè)x=+11/16,y=+7/16,試用變形補(bǔ)碼計(jì)算x+y。（課本P241）

設(shè)機(jī)器A的主頻為8MHz,機(jī)器周期含4個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速

度是0.4MIPS,試求該機(jī)的平均指令周期和機(jī)器周期。每個(gè)指令周期包含幾個(gè)機(jī)

器周期?如果機(jī)器B的主頻為12MHz,且機(jī)器周期也含4個(gè)時(shí)鐘周期，試問(wèn)B機(jī)

的平均指令執(zhí)行速度為多少M(fèi)IPS?

設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），設(shè)A=9/64,B=13/32,計(jì)算［A+B］補(bǔ),

并還原成真值。（參照課本P238）

設(shè)浮點(diǎn)數(shù)字長(zhǎng)為32位，欲表示±6萬(wàn)的十進(jìn)制數(shù)，在保證數(shù)的最大精

度條件下，除階符、數(shù)符各取1位外，階碼和尾數(shù)各取幾位？按這樣分

酉己,該浮點(diǎn)數(shù)溢出的條件是什么？

【解】因?yàn)?16=65536

則±6萬(wàn)的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示。

對(duì)于尾數(shù)為16位的浮點(diǎn)數(shù)，因16需用5位二進(jìn)制數(shù)表示，即

（16）+=（10000）二，

故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)

取32-1—1—5=25位。

按這樣分配，當(dāng)階碼大于+31Ht,浮點(diǎn)數(shù)溢出，需中斷處理.］

四、問(wèn)答題

（一）、

1.已知帶返轉(zhuǎn)指令的含義如下圖所示，寫(xiě)出機(jī)器在完成帶返轉(zhuǎn)指令時(shí)，取指階

段和執(zhí)行階段所需的全部微操作命令及節(jié)