《數(shù)字電子技術(shù)》全冊配套課件

《數(shù)字電子技術(shù)》全冊配套課件2024/9/42024/9/4數(shù)字電子技術(shù)

DigitalElectronicsTechnology2024/9/4一、教材與參考書教材：數(shù)字電子技術(shù)基礎(chǔ)（第五版），閻石，高等教育出版社，2006

參考書：

電子技術(shù)基礎(chǔ)（數(shù)字部分第四版），康華光，高等教育出版社，2000

前言Introduction2024/9/43教學(xué)安排

總學(xué)時：72學(xué)時（實驗18學(xué)時）

學(xué)分：3.5學(xué)分

期末總評：考試：70％平時成績：30％

地點：光電工程學(xué)院1217房間時間：每周五下午2：30----5：00

其他非上課時間(提前手機信息聯(lián)系）答疑2024/9/4信息時代，數(shù)字電路的應(yīng)用體現(xiàn)在各個方面：通信，計算機，消費類電子，互聯(lián)網(wǎng)，儀器等；學(xué)好數(shù)字電路是許多其他相關(guān)課程的基礎(chǔ)：光電子技術(shù)、光輻射與探測器、光存儲原理與應(yīng)用、光電顯示、集成光電子學(xué)機器視覺、自動控制原理、傳感技術(shù)、微型計算機原理與應(yīng)用、測控儀器設(shè)計、光電檢測技術(shù)、計算機圖像處理、精密檢測技術(shù) 電子信息類的許多專業(yè)研究生入學(xué)考試課程；走上工作崗位后，必備的專業(yè)基礎(chǔ)知識之一。本課程的重要性2024/9/4

內(nèi)容簡介數(shù)字電子技術(shù)基礎(chǔ)知識：數(shù)制和碼制、邏輯代數(shù)基礎(chǔ)（卡諾圖）門電路：二極管門電路、CMOS門電路、TTL門電路組合邏輯：分析與設(shè)計、組合邏輯器件、競爭-冒險時序邏輯：觸發(fā)器、分析與設(shè)計、時序邏輯器件波形產(chǎn)生與整形：施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、555定時器半導(dǎo)體存儲器：ROM、RAM可編程邏輯器件：PAL、GAL、EPLD、CPLD、FPGAD/A、A/D轉(zhuǎn)換2024/9/4邏輯代數(shù)基礎(chǔ)－－設(shè)計、分析數(shù)字電路的工具集成邏輯門－－數(shù)字電路的工作原理組合邏輯電路－－基本數(shù)字電路之一時序邏輯電路－－基本數(shù)字電路之二半導(dǎo)體存儲器－－數(shù)字信息的存儲可編程邏輯器件－－數(shù)字電路設(shè)計的重要器件A/D、D/A轉(zhuǎn)換電路－－數(shù)字、模擬電路的紐帶課程結(jié)構(gòu)2024/9/4

強調(diào)基本概念的掌握；課程中的數(shù)字電路分析和設(shè)計不難，但要掌握方法；習(xí)題非常重要；學(xué)會看書；強調(diào)課堂聽講；學(xué)習(xí)方法提示2024/9/4模擬電路與數(shù)字電路1.模擬量和模擬信號tv(t)0模擬量：在一定范圍內(nèi)取值連續(xù)的物理量，如：溫度、壓力、距離和時間等。模擬信號：表示模擬量的電信號。2024/9/4

模擬電路與數(shù)字電路tv(t)001011001Ts2.數(shù)字量和數(shù)字信號數(shù)字量：在時間上和數(shù)量上都是離散的物理量，如：自動生產(chǎn)線上的零件記錄量，臺階的階數(shù)。

數(shù)字信號：表示數(shù)字量的電信號。思考題：離散信號一定是數(shù)字信號嗎？2024/9/4

數(shù)字量例：計算機處理的數(shù)字圖像

黑(0)～白(256)2024/9/4什么是數(shù)字電路

處理數(shù)字信號的電路2024/9/43.模/數(shù)轉(zhuǎn)換Analog

signalA/D0.2VRef.Voltage+5Vtvs(t)采樣vq(t)t量化v(t)t0.2模擬信號00001010編碼模擬電路與數(shù)字電路2024/9/4

模擬電路與數(shù)字電路4.模擬電路和數(shù)字電路的比較（1）晶體管工作狀態(tài)數(shù)字電路：開關(guān)狀態(tài)。模擬電路：放大狀態(tài)。

vGSiDO可變電阻區(qū)恒流區(qū)夾斷區(qū)2024/9/4模擬電路與數(shù)字電路（2）特點模擬電路：可以精確地表示物理量和逼近真實世界。

數(shù)字電路（1）數(shù)字電路的基本工作信號是用1和0表示的二進制的數(shù)字信號，反映在電路上就是高電平和低電平。（2）通用性強。結(jié)構(gòu)簡單、設(shè)計技術(shù)成熟、容易制造，便于集成及系列化生產(chǎn)，價格便宜。（3）具有“邏輯思維”能力。數(shù)字電路能對輸入的數(shù)字信號進行各種算術(shù)運算和邏輯運算、邏輯判斷，故又稱為數(shù)字邏輯電路。（4）可存儲、可編程、可再現(xiàn)結(jié)果。（5）抗干擾性強，便于和計算機連接。2024/9/41）按電路結(jié)構(gòu)分類

組合邏輯電路(實時邏輯電路）：電路的輸出信號只與當時的輸入信號有關(guān)，而與電路原來的狀態(tài)無關(guān)。

時序邏輯電路（記憶邏輯電路）：電路的輸出信號不僅與當時的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。數(shù)字電路的分類2024/9/4集成度：每塊集成電路芯片中包含的元器件數(shù)目小規(guī)模集成電路(SmallScaleIC，SSI)中規(guī)模集成電路(MediumScaleIC，MSI)大規(guī)模集成電路(LargeScaleIC，LSI)超大規(guī)模集成電路(VeryLargeScaleIC，VLSI)特大規(guī)模集成電路(UltraLargeScaleIC，ULSI)巨大規(guī)模集成電路(GiganticScaleIC，GSI）

按集成電路規(guī)模分類2024/9/4越來越大的設(shè)計越來越短的推向市場的時間越來越低的價格大量使用計算機輔助設(shè)計工具多層次的設(shè)計表述當前數(shù)字電路設(shè)計的趨勢2024/9/4END2024/9/41.1概述1.數(shù)制定義：多位數(shù)碼中每一位的構(gòu)成方法以及從低位到高位的進位規(guī)則。數(shù)字信號往往是以二進制數(shù)碼給出的。當數(shù)碼表示數(shù)值時，可以進行算術(shù)運算（加、減、乘、除）。常見的數(shù)制有十進制、二進制、十六進制等。2.碼制數(shù)碼還可以表示不同的事物或狀態(tài)，此時，稱這些數(shù)碼為代碼。定義：編制代碼遵循一定的規(guī)則。2024/9/41.2幾種常用的數(shù)制2.十進制（Decimal）由0、1…9十個數(shù)碼組成，進位規(guī)則:逢十進一，借一當十；計數(shù)基數(shù)為10，按權(quán)展開式：加權(quán)和基數(shù)r

2第i位系數(shù)ki權(quán)重ri1.進位計數(shù)制

例：542.6=5·102+4·101+2·100+6·10-12024/9/41.2幾種常用的數(shù)制3.二進制（Binary）由0、1兩個數(shù)碼組成，進位規(guī)則是逢二進一，借一當二，計數(shù)基數(shù)為2，按權(quán)展開式：

例：4.八進制（Octal）由0、1…7八個數(shù)碼組成，進位規(guī)則是逢八進一，計數(shù)基數(shù)為8，按權(quán)展開式：2024/9/41.2幾種常用的數(shù)制5.十六進制（Hexadecimal）由0、1…9、A、B、C、D、E、F十六個數(shù)碼組成，進位規(guī)則是逢十六進一，計數(shù)基數(shù)為16，按權(quán)展開式：

例：

例：2024/9/4十進制二進制八進制十六進制00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F1.2幾種常用的數(shù)制2024/9/41.3不同數(shù)制間的轉(zhuǎn)換1.二、八、十六進制到十進制的轉(zhuǎn)換

例：2024/9/41.3不同數(shù)制間的轉(zhuǎn)換2.十進制到二、八、十六進制的轉(zhuǎn)換十進制數(shù)為整數(shù)時

以十進制數(shù)D除以r2024/9/41.3不同數(shù)制間的轉(zhuǎn)換

則其商整數(shù)部分為Q，而其余數(shù)為第1位系數(shù)k0；按照同樣方法，以其商Q除以r得到第2位系數(shù)k1；如此重復(fù)進行，直至其商小于基數(shù)r為止，得到所轉(zhuǎn)換進制的所有系數(shù)。179822(382(680(217910=2638

1791611(3160(B17910=B316

179289(1244(1222(0211(025(122(112(002(1(LSB)(MSB)17910=101100112

2024/9/4例：將(117)10轉(zhuǎn)換為

二進制、八進制、十六進制數(shù)1.3不同數(shù)制間的轉(zhuǎn)換(117)10=（1110101）2=（165）8=（75）162024/9/41.3不同數(shù)制間的轉(zhuǎn)換十進制數(shù)為小數(shù)時

以十進制數(shù)D乘以r

則其整數(shù)部分為小數(shù)點后的第1位系數(shù)k-1，按照同樣方法，以乘積的小數(shù)部分P乘以r得到小數(shù)的第2位系數(shù)k-2；如此重復(fù)進行，直至其小數(shù)部分為0或達到規(guī)定的轉(zhuǎn)換精度為止，得到所轉(zhuǎn)換進制的各位系數(shù)。2024/9/41.3不同數(shù)制間的轉(zhuǎn)換0.726

20)0.904

21)0.452

21)0.808

20.72610

0.1011102

例：將(0.726)10轉(zhuǎn)換為二進制和八進制數(shù)（保留6位有效數(shù)字）。1)0.616

21)0.232

20)0.4640.726

86)0.464

85)0.808

83)0.712

80.72610

0.56355485)0.696

85)0.568

84)0.5442024/9/4例：（188.875）10轉(zhuǎn)換為二、八、十六進制數(shù)1.3不同數(shù)制間的轉(zhuǎn)換解：（188.875）10

=(10111100.111)2

=(274.7)8

=(BC.E)162024/9/41.3不同數(shù)制間的轉(zhuǎn)換3.A516=11.101001013.二進制到八、十六進制的轉(zhuǎn)換1000110011102=4.八、十六進制到二進制的轉(zhuǎn)換5.678=101.1101111000110011102=10.10110012=010.1011001002=2.544810.10110012=0010.101100102=2.B2161000110011102=431681000110011102=8CE162024/9/41.3不同數(shù)制間的轉(zhuǎn)換十進制二進制八進制十六進制00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F2024/9/41.4二進制算術(shù)運算1.加法運算二進制加法運算法則（3條）：①0＋0＝0②0＋1＝1＋0＝1③1＋1＝10（逢二進一）例：求(1011011)2＋(1010.11)2＝?

1011011

＋)

1010.11

1100101.11則(1011011)2＋(1010.11)2＝(1100101.11)22024/9/41.4二進制算術(shù)運算2.減法運算二進制減法運算法則（3條）：①

0－0＝1－1＝0②0－1＝1（借一當二）③1－0＝1

例：求(1010110)2－(1101.11)2＝?

1010110

－)

1101.11

1001000.01則(1010110)2－(1101.11)2＝(1001000.01)22024/9/41.4二進制算術(shù)運算3.乘法運算二進制乘法運算法則（3條）：①

0×0＝0②

0×1＝1×0＝0③1×1＝1

例：求(1011.01)2×(101)2＝?

1011.01

×)

101

101101

000000

＋)101101

111000.01則(1011.01)2×(101)2＝(111000.01)2

可見，二進制乘法運算可歸結(jié)為“加法與移位”。2024/9/41.4二進制算術(shù)運算4.除法運算二進制除法運算法則（3條）：①

0÷0＝0②

0÷1＝0③1÷1＝1

例：求(100100.01)2÷(101)2＝? 111.01 101)100100.01

-)

101

1000

-)

101

110

-)

101

101

-)

101

0

則(100100.01)2÷(101)2＝(111.01)2

可見，二進制除法運算可歸結(jié)為“減法與移位”。2024/9/41.4二進制算術(shù)運算5.反碼、補碼和補碼運算乘/除法運算轉(zhuǎn)換為加法/減法和移位運算，故加、減、乘、除運算可歸結(jié)為用加、減、移位三種操作來完成。但在計算機中為了節(jié)省設(shè)備和簡化運算，一般只有加法器而無減法器，這就需要將減法運算轉(zhuǎn)化為加法運算，從而使得算術(shù)運算只需要加法和移位兩種操作。引進補碼的目的就是為了將減法運算轉(zhuǎn)化為加法運算。2024/9/4二進制算術(shù)運算的特點 算術(shù)運算：

1：和十進制算數(shù)運算的規(guī)則相同

2：逢二進一

特點：加、減、乘、除全部可以用移位和相加這兩種操作實現(xiàn)。簡化了電路結(jié)構(gòu)

所以數(shù)字電路中普遍采用二進制算數(shù)運算2024/9/4反碼、補碼和補碼運算

二進制數(shù)的正、負號也是用0/1表示的。在定點運算中，最高位為符號位（0為正，1為負）如+57=（00111001）

-57=（10111001）2024/9/4二進制數(shù)的補碼：最高位為符號位（0為正，1為負）正數(shù)的補碼和它的原碼相同負數(shù)的補碼=數(shù)值位逐位求反(反碼)+1

如+5=（00101）

-5=（11011）在定點運算中，通過補碼將減一個數(shù)用加上該數(shù)的補碼來實現(xiàn)2024/9/410–5=510+7－12=5（舍棄進位）

7+5=12產(chǎn)生進位的模

7是-5對模數(shù)12的補碼2024/9/41011–0111=0100

（11-7=4）1011+1001=10100 =0100（舍棄進位）（11+9－16=4）1001+0111=241001是-0111對模24

（16）的補碼2024/9/4兩個補碼表示的二進制數(shù)相加時的符號位討論例：用二進制補碼運算求出13＋10、13－10、－13＋10、－13－10結(jié)論：將兩個加數(shù)的符號位和來自最高位數(shù)字位的進位相加，結(jié)果就是和的符號解：2024/9/41.4二進制算術(shù)運算原碼在二進制數(shù)的前面增加一位符號位，0表示正，1表示負，所得到的二進制碼稱為原碼。補碼

n位（不包括符號位）二進制數(shù)N，正數(shù)（符號位為0）的補碼和原碼相同，負數(shù)（符號位為1）的補碼等于2n-N。2024/9/41.4二進制算術(shù)運算反碼

n位（不包括符號位）二進制數(shù)N，正數(shù)的反碼和原碼相同，負數(shù)的反碼等于各位分別取反（1變?yōu)?，0變?yōu)?），符號位保持不變。由反碼求二進制負數(shù)的補碼二進制負數(shù)的反碼+1，即得其補碼，符號位保持不變。2024/9/41.4二進制算術(shù)運算由補碼實現(xiàn)二進制的減法運算二進制數(shù)的減法運算可以通過加上減數(shù)的補碼實現(xiàn)。所以，二進制數(shù)的加、減運算：[X1+X2]COMP=[X1]COMP+[X2]COMP十進制數(shù)（+36）

+（－38）

-2

原碼

0100100+1100110

？補碼

0100100+1011010

1111110[1100110

]COMP=

[1100110

]INV+1=

1011001+1

=1011010[1111110]COMP=[1111110]INV+1=1000001+1=10000102024/9/41.5幾種常用的編碼1.用一個四位二進制代碼表示一位十進制數(shù)字的編碼方法

十進制數(shù)8421碼2421碼余3碼00000000000111000100010100200100010010130011001101104010001000111501011011100060110110010017011111011010810001110101191001111111002024/9/41.5幾種常用的編碼恒權(quán)碼

8421碼和2421碼每一位的十進制數(shù)稱之為這一位的權(quán)，是固定不變的，稱為恒權(quán)碼。

例1.(1001)8421BCD=(?)10(1001)8421BCD=1

8+04+02+11=(9)102.(1011)2421=(?)10(1011)2421=1

2+04+12+11=(5)108421碼又稱BCD碼（BinaryCodedDecimal)2024/9/41.5幾種常用的編碼自補碼

2421碼和余3碼的0-9、1-8、2-7、3-6、4-5互為反碼，稱為自補碼。十進制數(shù)8421碼2421碼余3碼00000000000111000100010100200100010010130011001101104010001000111501011011100060110110010017011111011010810001110101191001111111002024/9/41.5幾種常用的編碼2.格雷碼（GrayCode）十進制數(shù)格雷碼十進制數(shù)格雷碼00000811001000191101200111011113001011111040110121010501111310116010114100170100151000四位格雷碼的編碼表2024/9/41.5幾種常用的編碼格雷碼的特點（1）任意兩個相鄰數(shù)所對應(yīng)的格雷碼之間只有一位不同，其余位都相同。（2）為鏡像碼,除首位不同,后面各位互為鏡像。

011位格雷碼01100011000111102位格雷碼2024/9/41.5幾種常用的編碼3位格雷碼000111102位格雷碼1111000111101011010000000000010110101101111011003.ASCII碼（AmericanStandardCodeforInformationInterchange，美國信息交換標準代碼）P15，表1.5.32024/9/4（3）字符碼

字符碼：專門用來處理數(shù)字、字母及各種符號的二進制代碼。最常用的：美國標準信息交換碼ASCII碼。用7位二進制數(shù)碼來表示字符?？梢员硎?7＝128個字符。2024/9/4表1-5美國標準信息交換碼（ASCII碼）2024/9/4例題：

（光電工程學(xué)院2009年電子技術(shù)研究生試題）（10000111）8421BCD=()2

=()8

=()10=()162024/9/4作業(yè)P17-181.11.2—1.15的（1）、（3）2024/9/4第二章邏輯代數(shù)基礎(chǔ)2024/9/41.邏輯與邏輯運算邏輯：事物間的因果關(guān)系。邏輯運算：邏輯狀態(tài)按照指定的某種因果關(guān)系進行推理的過程。2.邏輯代數(shù)與邏輯變量邏輯代數(shù)：是描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法，是進行邏輯分析與綜合的數(shù)學(xué)工具。因為它是英國數(shù)學(xué)家喬治·布爾(GeorgeBoole)于1849年提出的，所以又稱為布爾代數(shù)。邏輯變量：邏輯代數(shù)中的變量。邏輯變量的取值范圍僅為“0”和“1”，且無大小、正負之分。2.1概述2024/9/4

安理會由５個常任理事國和１０個非常任理事國組成。５個常任理事國是中國、法國、俄羅斯、英國、美國。

每個理事國都有１個投票權(quán)，程序問題要至少９票才能通過。常任理事國對實質(zhì)問題都擁有否決權(quán)，只要有１票反對就不能通過。這就是“大國一致”規(guī)則，通常稱為“否決”權(quán)。非常任理事國無否決權(quán)。實際上，在程序問題上，安理會常任理事國也擁有否決權(quán)。因為安理會會員國就該問題是“程序問題”還是“實質(zhì)問題”產(chǎn)生分歧時候，就可以把該問題認定為“實質(zhì)問題”，有人稱其為“雙重否決權(quán)”。2.1概述2024/9/42.2三種基本的邏輯運算1.與邏輯（AND）

當決定某一事件的全部條件都具備時，該事件才會發(fā)生，這樣的因果關(guān)系稱為與邏輯。

設(shè)定邏輯變量并狀態(tài)賦值：邏輯變量：A和B，對應(yīng)兩個開關(guān)的狀態(tài)。1－閉合，0－斷開；邏輯函數(shù)：Y，對應(yīng)燈的狀態(tài)，1－燈亮，0－燈滅。開關(guān)A開關(guān)B燈Y斷開斷開滅斷開閉合滅閉合斷開滅閉合閉合亮串聯(lián)開關(guān)電路功能表ABY000010100111與邏輯的真值表描述邏輯關(guān)系的圖表稱為真值表與邏輯表達式

Y=A·B（邏輯乘）ABY2024/9/42.2三種基本的邏輯運算2.或邏輯（OR）

當決定某一事件的所有條件中，只要有一個具備，該事件就會發(fā)生，這樣的因果關(guān)系叫做或邏輯。開關(guān)A開關(guān)B燈Y斷開斷開滅斷開閉合亮閉合斷開亮閉合閉合亮并聯(lián)開關(guān)電路功能表ABY000011101111或邏輯的真值表或邏輯表達式

Y=A+B（邏輯加）或邏輯符號ABY2024/9/42.2三種基本的邏輯運算3.非邏輯（NOT）

當某一條件具備了，事情不會發(fā)生；而此條件不具備時，事情反而發(fā)生。這種邏輯關(guān)系稱為非邏輯或邏輯非。電路功能表開關(guān)A燈Y斷開亮閉合滅非邏輯的真值表AY0110非邏輯表達式

Y=A=A’（邏輯非）非邏輯符號AY2024/9/42.2三種基本的邏輯運算4.復(fù)合邏輯與非真值表XYFXYF001101011110&XYFXYF001101011000XYF或非真值表XYF≥12024/9/42.2三種基本的邏輯運算異或真值表XYF001101010110XYF001101011001同或真值表BAF=1BAFF=X⊙Y=X’·Y’+X·YBAFBAF=與或非2024/9/42.3邏輯代數(shù)基本與常用公式1.基本公式（P24）序號公式序號公式規(guī)律1A0=010A+0=A01律2A1=A11A+1=101律31’=0;0’=1（公理）12(A’)’=A還原律4AA=A13A+A=A重疊律5AA’=014A+A’=1互補律6AB=BA15A+B=B+A交換律7A（BC）=（AB）C16A+（B+C）=（A+B）+C結(jié)合律8A（B+C）=AB+AC17A+（BC）=（A+B)(A+C)分配律9(AB)’=A’+B’18(A+B)’=A’B’反演律德摩根（De.Morgan）定理2024/9/42.常用公式（P25）序號公式規(guī)律19A+AB=A吸收律20A+A’B=A+B吸收律21AB+AB’=A22A（A+B）=A23AB+A’C+BC=AB+A’CAB+A’C+BCD=AB+A’C吸收律24A（AB）’=AB’；A’（AB）’=A’2.3邏輯代數(shù)基本與常用公式2024/9/4常用公式的證明需記憶2024/9/41.代入定理

在任何一個含有變量A的邏輯等式中，若以一函數(shù)式取代該等式中所有A的位置，該等式仍然成立。2.4邏輯代數(shù)的基本定理例：(A+B)’=A’·B’(A·B)’=A’+B’

(A+B+C)’=A’·(B+C)’=A’·B’·C’

(A·B·C)’=A’+(B·C)’=A’+B’+C’

分別代入：B+C→B

B·C

→B

德摩根（De.Morgan）定理也適應(yīng)于多變量的情況2024/9/42.反演定理

在一個邏輯式Y(jié)中,若將其中所有的“+”變成“·”，“·”變成“+”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變量變成原變量，所得函數(shù)式即為原函數(shù)式的反邏輯式，記作：Y’。例：已知Y=AB’+(C+D’)E’，求Y’。解：

Y’=(AB’+(C+D’)E’)’=(A’+B)(C’D+E)2.4邏輯代數(shù)的基本定理2024/9/42.4邏輯代數(shù)的基本定理2.反演定理

在一個邏輯式Y(jié)中,若將其中所有的“+”變成“·”，“·”變成“+”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變量變成原變量，所得函數(shù)式即為原函數(shù)式的反邏輯式，記作：Y’。1、優(yōu)先次序：“（）”>“·”>“＋”；2、不屬于單個變量上的反號應(yīng)保留。2024/9/4

對偶式：在一個邏輯式Y(jié)中,若將其中所有的“+”變成“·”，“·”變成“+”，“0”變成“1”，“1”變成“0”，所得函數(shù)式即為原函數(shù)式的對偶式，記作：YD。3.對偶定理

若兩個函數(shù)式相等，那么它們的對偶式也相等。2.4邏輯代數(shù)的基本定理首先寫出等式兩邊的對偶式

A+（BC）=（A+B)(A+C)例：A(B+C）和AB+AC根據(jù)乘法分配率，這兩個對偶式相等，即A(B+C）=AB+AC由對偶定理可得原來的兩式也相等2024/9/41.邏輯函數(shù)

輸出和輸入（邏輯）變量之間的函數(shù)關(guān)系。2.5邏輯函數(shù)及其表示方法Y=F（A，B，C，…）2.邏輯函數(shù)的表示方法邏輯真值表、邏輯函數(shù)式、邏輯圖、波形圖和卡諾圖。

（1）邏輯真值表：是由輸出變量取值與對應(yīng)的輸入變量取值所構(gòu)成的表格。列寫方法是：

a)找出輸入、輸出變量，并用相應(yīng)的字母表示；

b)列出所有輸入變量可能的取值，計算對應(yīng)的輸出值，并以表格形式列寫出來。2024/9/42.5邏輯函數(shù)及其表示方法

例：三人表決電路，當輸入變量A、B、C中有兩個或兩個以上取值為1時，輸出為1；否則，輸出為0。三人表決電路的真值表2024/9/42.5邏輯函數(shù)及其表示方法

（2）邏輯函數(shù)式

是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯運算符號連接起來的式子，又稱函數(shù)式或邏輯式。

例：三人表決電路：

（3）邏輯圖是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關(guān)系用與、或、非等邏輯符號表示出來的圖形。例：三人表決電路邏輯圖2024/9/42.5邏輯函數(shù)及其表示方法

（4）波形圖（P31）（5）各種表示方法之間的轉(zhuǎn)換真值表→邏輯式邏輯式→真值表邏輯式→邏輯圖邏輯圖→邏輯式2024/9/42.5邏輯函數(shù)及其表示方法（5）各種表示方法之間的轉(zhuǎn)換

由真值表求邏輯表達式

1）把真值表中邏輯函數(shù)值為1的變量組合挑出來；

2）若輸入變量為1，則寫成原變量，若輸入變量為0，則寫成反變量；

3）把每個組合中各個變量相乘，得到一個乘積項；

4）將各乘積項相加，就得到相應(yīng)的邏輯表達式。2024/9/42.5邏輯函數(shù)及其表示方法

由邏輯表達式列出真值表按照邏輯表達式，對邏輯變量的各種取值進行計算，求出相應(yīng)的函數(shù)值，再把變量取值和函數(shù)值一一對應(yīng)列成表格。2024/9/42.5邏輯函數(shù)及其表示方法

由邏輯函數(shù)式求邏輯電路

1）畫出所有的邏輯變量；

2）用“非門”對變量中有“非”的變量取“非”；

3）用“與門”對有關(guān)變量的乘積項，實現(xiàn)邏輯乘；

4）用“或門”對有關(guān)的乘積項，實現(xiàn)邏輯加；2024/9/42.5邏輯函數(shù)及其表示方法

由邏輯圖求邏輯表達式

由輸入到輸出逐級推導(dǎo)，按照每個門的符號寫出每個門的邏輯函數(shù)，直到最后得到整個邏輯電路的表達式。BABY=AB+ABABA1&AB&1≥12024/9/42024/9/42024/9/42.5邏輯函數(shù)及其表示方法3.邏輯函數(shù)的兩種標準形式

（1）最小項和的形式——積之和（“與—或”表達式）最小項：設(shè)m為包含n個因子的乘積項，且這n個因子以原變量形式或者反變量形式在m中出現(xiàn)且只出現(xiàn)一次，稱m為n變量的一個最小項。n變量共有2n個最小項。

最小項的編號規(guī)則：把最小項m取值為1的輸入變量取值看作二進制數(shù)，其對應(yīng)的十進制數(shù)即為該最小項的編號，記作mi

。2024/9/4（1）最小項(舉例）具備以上條件的乘積項共八個，我們稱這八個乘積項為三變量A、B、C的最小項。

設(shè)A、B、C是三個邏輯變量，若由這三個邏輯變量按以下規(guī)則構(gòu)成乘積項：①每個乘積項都只含三個因子，且每個變量都是它的一個因子；②每個變量都以反變量(A、B、C)或以原變量(A、B、C)的形式出現(xiàn)一次，且僅出現(xiàn)一次。AB是三變量函數(shù)的最小項嗎？ABBC是三變量函數(shù)的最小項嗎？2024/9/4三變量最小項真值表2024/9/4（2）最小項的性質(zhì)①對于任意一個最小項，只有一組變量取值使它的值為1，而變量取其余各組值時，該最小項均為0；②任意兩個不同的最小項之積恒為0；③變量全部最小項之和恒為1。2024/9/4最小項也可用“mi”

表示，下標“i”即最小項的編號。編號方法：把最小項取值為1所對應(yīng)的那一組變量取值組合當成二進制數(shù)，與其相應(yīng)的十進制數(shù)，就是該最小項的編號。三變量最小項的編號表2024/9/4（3）最小項表達式任何一個邏輯函數(shù)都可以表示為最小項之和的形式——標準與或表達式。而且這種形式是惟一的，就是說一個邏輯函數(shù)只有一種最小項表達式。例1-7將Y=AB+BC展開成最小項表達式。解：或：2024/9/42.5邏輯函數(shù)及其表示方法將函數(shù)式化成最小項和的形式的方法為：該函數(shù)式中的每個乘積項缺哪個因子，就乘以該因子加上其反變量，展開即可。2024/9/42.5邏輯函數(shù)及其表示方法例：將函數(shù)式化成最小項和的形式。解：

2024/9/42.5邏輯函數(shù)及其表示方法

（2）最大項積的形式——和之積（“或—與”表達式）最大項：設(shè)M為包含n個因子的和，且這n個因子以原變量形式或者反變量形式在M中出現(xiàn)且只出現(xiàn)一次，稱M為n個變量的一個最大項。n個變量共有2n個最大項。

最大項的編號規(guī)則：把最大項M值為0的輸入變量取值看作二進制數(shù)，其對應(yīng)的十進制數(shù)即為該最大項的編號，記作Mi

。2024/9/42.5邏輯函數(shù)及其表示方法三變量的最大項編號表2024/9/42.5邏輯函數(shù)及其表示方法最大項的性質(zhì)：

a)對應(yīng)任意一組輸入變量取值，有且只有一個最大項值為0；

b)任意兩個最大項之和為1；

c)全體最大項之積為0；

d)只有一個變量不同的兩個最大項相乘，可合并為一項，并消去一個不同因子。將函數(shù)式化成最大項積的形式的方法為：首先化成最小項和的形式，然后直接寫成除了這些最小項編號以外的最大項積的形式。2024/9/42.5邏輯函數(shù)及其表示方法例：將函數(shù)式化成最大項積的形式。解：利用基本公式A+BC=(A+B)(A+C)2024/9/42.5邏輯函數(shù)及其表示方法4.邏輯函數(shù)形式的變換

其他表達式與非-與非式：CABAF=或-與非式：或非-或式：與或式：2024/9/4復(fù)習(xí)邏輯代數(shù)有哪三種基本運算？分別對應(yīng)的開關(guān)電路圖？真值表？邏輯表達式？邏輯圖？Y=A⊕B實現(xiàn)怎樣的邏輯功能？什么是邏輯函數(shù)？有哪些表示方法？基本公式有幾個？常用公式有幾個？三個基本定理分別是什么？2024/9/4在任何一個邏輯等式（如F＝W）中，如果將等式兩端的某個變量（如B）都以一個邏輯函數(shù)（如Y=BC）代入，則等式仍然成立。這個規(guī)則就叫代入規(guī)則。運算規(guī)則(復(fù)習(xí)）

（1）代入規(guī)則推廣利用代入規(guī)則可以擴大公式的應(yīng)用范圍。理論依據(jù)：任何一個邏輯函數(shù)也和任何一個邏輯變量一樣，只有邏輯0和邏輯1兩種取值。因此，可將邏輯函數(shù)作為一個邏輯變量對待。2024/9/4

（2）反演規(guī)則運用反演規(guī)則時，要注意運算的優(yōu)先順序（先括號、再相與，最后或），必要時可加或減擴號。對任何一個邏輯表達式Y(jié)作反演變換，可得Y的反函數(shù)Y。這個規(guī)則叫做反演規(guī)則。反演變換：“﹒”→“﹢”“﹢”→“﹒”“0”→“1”“1”→“0”，原變量→反變量反變量→原變量2024/9/4對任何一個邏輯表達式Y(jié)作對偶變換，可得Y的對偶式Y(jié)D。

（3）對偶規(guī)則

運用對偶規(guī)則時，同樣應(yīng)注意運算的優(yōu)先順序，必要時可加或減擴號。對偶變換：“﹒”→“﹢”“﹢”→“﹒”“0”

→

“1”“1”

→“0”2024/9/4利用對偶定理，可以使要證明和記憶的公式數(shù)目減少一半?；閷ε际綄ε级ɡ恚喝舻仁結(jié)=W成立，則等式Y(jié)D=WD也成立。2024/9/4（1）化簡的意義

例：用非門和與非門實現(xiàn)邏輯函數(shù)

解：直接將表達式變換成與非－與非式：

可見，實現(xiàn)該函數(shù)需要用兩個非門、四個兩輸入端與非門、一個五輸入端與非門。電路較復(fù)雜?！?×4×1兩次求反反演律2.6邏輯函數(shù)的化簡方法2024/9/4若將該函數(shù)化簡并作變換：

可見，實現(xiàn)該函數(shù)需要用兩個非門和一個兩輸入端與非門即可。電路很簡單。×2×12024/9/4（2）邏輯函數(shù)的多種表達式形式與-或表達式與非-與非表達式或-與非表達式或非-或表達式兩次求反并用反演律反演律反演律2024/9/4由以上分析可知，邏輯函數(shù)有很多種表達式形式，但形式最簡潔的是與或表達式，因而也是最常用的。（3）邏輯函數(shù)的最簡標準由于與或表達式最常用，因此只討論最簡與或表達式的最簡標準。最簡與或表達式為：

①與項（乘積項）的個數(shù)最少；②每個與項中的變量最少。2024/9/42.6邏輯函數(shù)的化簡方法2.公式化簡法1.最簡與或表達式

表達式中的乘積項最少；乘積項中含的變量少。

并項：利用AB+AB’=A將兩項并為一項，且消去一個變量B。

吸收：利用A+AB=A消去多余的項AB。

消項：利用AB+A’C+BC=AB+A’C、AB+A’C+BCD=AB+A’C消去多余項BC或BCD。

消元：利用A+A’B=A+B消去多余變量A’。

配項：利用A+A=A或A+A’=1進行配項。2024/9/42.6邏輯函數(shù)的化簡方法并項：利用AB+AB’=A將兩項并為一項，消去變量B。吸收：利用A+AB=A消去多余的項AB。2024/9/42.6邏輯函數(shù)的化簡方法消項：利用AB+A’C+BC=AB+A’C、AB+A’C+BCD=AB+A’C消去多余項BC或BCD。消元：利用A+A’B=A+B消去多余變量A’。2024/9/42.6邏輯函數(shù)的化簡方法配項：利用A+A=A或A+A’=1進行配項。2024/9/4

公式化簡法評價：特點：目前尚無一套完整的方法，能否以最快的速度進行化簡，與我們的經(jīng)驗和對公式掌握及運用的熟練程度有關(guān)。優(yōu)點：變量個數(shù)不受限制。缺點：結(jié)果是否最簡有時不易判斷。

下面將介紹與公式化簡法優(yōu)缺點正好互補的卡諾圖化簡法。當變量個數(shù)超過5時人工進行卡諾圖化簡較困難，但它是一套完整的方法，只要按照相應(yīng)的方法就能以最快的速度得到最簡結(jié)果。2.6邏輯函數(shù)的化簡方法2024/9/4

卡諾圖是把最小項按照一定規(guī)則排列而構(gòu)成的方框圖。構(gòu)成卡諾圖的原則是：

①N變量的卡諾圖有2N個小方塊（最小項）；

②最小項排列規(guī)則：幾何相鄰的必須邏輯相鄰。

邏輯相鄰：兩個最小項,只有一個變量的形式不同,其余的都相同。邏輯相鄰的最小項可以合并。

幾何相鄰的含義：一是相鄰——緊挨的；二是相對——任一行或一列的兩頭；三是相重——對折起來后位置相重。

（1）卡諾圖及其構(gòu)成原則

2.6邏輯函數(shù)的化簡方法2024/9/42.6邏輯函數(shù)的化簡方法

邏輯函數(shù)的卡諾圖化表示法3.卡諾圖化簡法

用各小方塊表示n變量的全部最小項，并使具有邏輯相鄰性的最小項在幾何位置上也相鄰地排列起來，所得圖形稱為n變量最小項的卡諾圖。二變量卡諾圖三變量卡諾圖

2024/9/42.6邏輯函數(shù)的化簡方法五變量卡諾圖四變量卡諾圖函數(shù)式轉(zhuǎn)換成卡諾圖：首先將該函數(shù)式化成最小項和的形式；然后將該函數(shù)式中包含的最小項在卡諾圖相應(yīng)位置處填1，其余位置處填0。

邏輯函數(shù)式和卡諾圖之間的相互轉(zhuǎn)換2024/9/42.6邏輯函數(shù)的化簡方法2024/9/42.6邏輯函數(shù)的化簡方法卡諾圖化簡圈“1”的原則：yz1111x00011110011111yzx000111100111

每次所圈最小項（卡諾圖中的1）個數(shù)盡量多，但所圈1的的個數(shù)應(yīng)為2i個；11111111yzwx00011110000111102024/9/42.6邏輯函數(shù)的化簡方法

每個圈至少包括一個沒有被圈過的1；11111111yzwx0001111000011110

所有1至少被圈過一次。1111yzx00011110011111111111yzwx00011110000111102024/9/42.6邏輯函數(shù)的化簡方法合并最小項規(guī)則：

在所圈的最小項中，變量取值全是0的，在表達式中以反變量的形式出現(xiàn)；變量取值全是1的，在表達式中以原變量的形式出現(xiàn)；變量取值既有0也有1的，在表達式中不出現(xiàn)。

所圈的2i個相鄰的最小項，可以消去i個變量取值既有0也有1的變量。例：化簡下列邏輯函數(shù)。(1)F=∑x,y,z(1,2,5,7)1111yzx00011110012024/9/42.6邏輯函數(shù)的化簡方法1111yzx000111100112024/9/4復(fù)習(xí)卡諾圖化簡法的特點？步驟？什么叫邏輯相鄰？正確圈組的原則？2024/9/42.6邏輯函數(shù)的化簡方法無關(guān)項：約束項和任意項統(tǒng)稱為無關(guān)項。約束：指具體的邏輯問題對輸入變量取值所加的限制。約束項：不允許出現(xiàn)的輸入變量取值所對應(yīng)的最小項。約束條件：可以用全部約束項之和等于0表示。任意項：是指在某些輸入變量取值下，函數(shù)值是0還是1都不影響電路的邏輯功能，這些輸入變量取值所對應(yīng)的最小項稱為任意項。

具有無關(guān)項的邏輯函數(shù)的卡諾圖化簡2024/9/4

具有無關(guān)項的邏輯函數(shù)及其化簡①無關(guān)項的概念對應(yīng)于輸入變量的某些取值下，輸出函數(shù)的值可以是任意的(隨意項、任意項)，或者這些輸入變量的取值根本不會（也不允許）出現(xiàn)(約束項)，通常把這些輸入變量取值所對應(yīng)的最小項稱為無關(guān)項或任意項，在卡諾圖中用符號“×”表示，在標準與或表達式中用∑d（）表示。例：當8421BCD碼作為輸入變量時，禁止碼1010～1111這六種狀態(tài)所對應(yīng)的最小項就是無關(guān)項。2024/9/4②具有無關(guān)項的邏輯函數(shù)及其化簡因為無關(guān)項的值可以根據(jù)需要取0或取1，所以在用卡諾圖化簡邏輯函數(shù)時，充分利用無關(guān)項，可以使邏輯函數(shù)進一步得到簡化。2024/9/4A（紅）B（黃）C（綠）F000000100101X11x10011X1x11Xx111x例：十字路口的交通燈，A，B，C分別表示紅、黃、綠燈的狀態(tài)（燈亮為1，燈滅為0）；用F表示停車與否（停車為1，通行為0），F(xiàn)為A、B、C的邏輯函數(shù)。邏輯函數(shù)：約束條件：2024/9/4例1-12設(shè)ABCD是十進制數(shù)X的二進制編碼，當X≥5時輸出Y為1，求Y的最簡與或表達式。表1-20例1-12的真值表XABCDY00

000010

001020

010030

011040

100050

101160

110170

111181

000191

0011/1010×/1011×/1100×/1101×/1110×/1111×解：列真值表，見表1-20所示。畫卡諾圖并化簡。2024/9/4圖1-20例1-12的卡諾圖充分利用無關(guān)項化簡后得到的結(jié)果要簡單得多。注意：當圈組后，圈內(nèi)的無關(guān)項已自動取值為1，而圈外無關(guān)項自動取值為0。利用無關(guān)項化簡結(jié)果為：Y＝A＋BD＋BC2024/9/4例1-13化簡邏輯函數(shù)Y(A,B,C,D)=∑m(1,2,5,6,9)+d(10,11,12,13,14,15)式中d表示無關(guān)項。圖1-21例1-13的卡諾圖解：畫函數(shù)的卡諾圖并化簡。結(jié)果為：Y＝CD＋CD

2024/9/42.6邏輯函數(shù)的化簡方法例：試用卡諾圖法化簡具有無關(guān)項的邏輯函數(shù)：2024/9/42.6邏輯函數(shù)的化簡方法例：試用卡諾圖法化簡具有無關(guān)項的邏輯函數(shù)：yzd1d00011110dddd1111wx000111102024/9/4本章小結(jié)

數(shù)字電路的輸入變量和輸出變量之間的關(guān)系可以用邏輯代數(shù)來描述，最基本的邏輯運算是與運算、或運算和非運算。2024/9/4邏輯函數(shù)有四種最常用表示方法：真值表、邏輯表達式、邏輯圖和卡諾圖。這四種方法之間可以互相轉(zhuǎn)換。真值表和卡諾圖是邏輯函數(shù)的最小項表示法，它們具有惟一性。而邏輯表達式和邏輯圖都不是惟一的。使用這些方法時，應(yīng)當根據(jù)具體情況選擇最適合的一種方法表示所研究的邏輯函數(shù)。2024/9/4

本章介紹了兩種邏輯函數(shù)化簡法。公式化簡法是利用邏輯代數(shù)的公式和規(guī)則，經(jīng)過運算，對邏輯表達式進行化簡。它的優(yōu)點是不受變量個數(shù)的限制，但是否能夠得到最簡的結(jié)果，不僅需要熟練地運用公式和規(guī)則，而且需要有一定的運算技巧。卡諾圖化簡法是利用邏輯函數(shù)的卡諾圖進行化簡，其優(yōu)點是方便直觀，容易掌握，但變量個數(shù)較多時（五個以上），則因為圖形復(fù)雜，不宜使用。在實際化簡邏輯函數(shù)時，將兩種化簡方法結(jié)合起來使用，往往效果更佳。2024/9/4作業(yè)P58-652.1（1）、（3）、（5）；2.2（1）、（3）；2.3-2.7的（2）；2.8;2.10-2.20的（1）、（3）；2.22、2.23、2.25的（1）、（3）；2024/9/4第三章門電路2024/9/4本章學(xué)習(xí)要求1、重點掌握CMOS門和TTL門電路的外部特性2、外部特性包括兩個方面：

邏輯功能和外部電氣特性2024/9/4二極管及三極管的開關(guān)特性

數(shù)字電路中的晶體二極管、三極管和MOS管工作在開關(guān)狀態(tài)。導(dǎo)通狀態(tài)：相當于開關(guān)閉合截止狀態(tài)：相當于開關(guān)斷開。

邏輯變量←→兩狀態(tài)開關(guān)：在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開關(guān)有兩種狀態(tài)：閉合、斷開。半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。2024/9/4

(1)靜態(tài)特性：斷開時，開關(guān)兩端的電壓不管多大，等效電阻ROFF=無窮，電流IOFF=0。閉合時，流過其中的電流不管多大，等效電阻RON=0，電壓UAK=0。

(2)動態(tài)特性：開通時間ton=0

關(guān)斷時間toff=0理想開關(guān)的開關(guān)特性：2024/9/4客觀世界中，沒有理想開關(guān)。乒乓開關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想開關(guān)，但動態(tài)特性很差，無法滿足數(shù)字電路一秒鐘開關(guān)幾百萬次乃至數(shù)千萬次的需要。半導(dǎo)體二極管、三極管和MOS管做為開關(guān)使用時，其靜態(tài)特性不如機械開關(guān)，但動態(tài)特性很好。2024/9/41.門電路

是用以實現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對應(yīng)。門電路主要有：與門、或門、與非門、或非門、異或門等。3.1概述3.正負邏輯

正邏輯：用高電平代表1、低電平代表0。在數(shù)字電路中，一般采用正邏輯系統(tǒng)。

負邏輯：用高電平代表0、低電平代表1。2.高低電平

高電平：數(shù)字電路中較高電平代表電壓數(shù)值的范圍。

低電平：數(shù)字電路中較低電平代表電壓數(shù)值的范圍。2024/9/44.集成電路

IC（IntegratedCircuits）：將元、器件制作在同一硅片上，以實現(xiàn)電路的某些功能。

SSI（Small-ScaleIntegration）：

10個門電路。

MSI（Medium-ScaleIntegration）：10~100個門電路。

LSI（Large-ScaleIntegration）：1000~10000個門電路。

VLSI（VeryLarge-ScaleIntegration）：

10000個門電路。tvVHVLPositiveLogic10tvVHVLNegativeLogic103.1概述2024/9/43.2半導(dǎo)體二極管門電路1.半導(dǎo)體二極管的開關(guān)特性

用來接通或斷開電路的開關(guān)器件應(yīng)具有兩種工作狀態(tài)：一種是接通（要求其阻抗很小，相當于短路），另一種是斷開（要求其阻抗很大，相當于開路）。二極管具有單向?qū)щ娦裕赫驅(qū)?，反向截止，相當于一個受電壓控制的電子開關(guān)。

二極管加正向電壓時導(dǎo)通，伏安特性很陡、壓降很?。ü韫転?.7V，鍺管為0.3V），可以近似看作是一個閉合的開關(guān)。二極管加反向電壓時截止，反向電流很小（nA級），可以近似看作是一個斷開的開關(guān)。把uD<UT=0.5V看成是硅二極管的截止條件。2024/9/43.2半導(dǎo)體二極管門電路2024/9/43.2半導(dǎo)體二極管門電路

在低速脈沖電路中，二極管開關(guān)由接通到斷開，或由斷開到接通所需要的轉(zhuǎn)換時間通常是可以忽略的。然而在數(shù)字電路中，二極管開關(guān)經(jīng)常工作在高速通斷狀態(tài)。由于PN結(jié)中存儲電荷的存在，二極管開關(guān)狀態(tài)的轉(zhuǎn)換不能瞬間完成，需經(jīng)歷一個過程。tre=ts+tf叫做反向恢復(fù)時間。該現(xiàn)象說明，二極管在輸入負跳變電壓作用下，開始仍然是導(dǎo)通的，只有經(jīng)過一段反向恢復(fù)時間tre之后，才能進入截止狀態(tài)。由于tre的存在，限制了二極管的開關(guān)速度。2024/9/42.動態(tài)特性：若輸入信號頻率過高，二極管會雙向?qū)?，失去單向?qū)щ娮饔?。因此高頻應(yīng)用時需考慮此參數(shù)。二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r間。通常后者所需的時間長得多。

反向恢復(fù)時間tre

：二極管從導(dǎo)通到截止所需的時間。一般為納秒數(shù)量級（通常tre≤5ns）。2024/9/43.2半導(dǎo)體二極管門電路2.二極管與門3.二極管或門ABY2024/9/43.2.2二極管與門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為02024/9/43.2.3二極管或門加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為02024/9/4二極管構(gòu)成的門電路的缺點電平有偏移帶負載能力差只用于IC內(nèi)部電路2024/9/43.3CMOS門電路MOS門電路：以MOS管作為開關(guān)元件構(gòu)成的門電路。

MOS門電路，尤其是CMOS門電路具有制造工藝簡單、集成度高、抗干擾能力強、功耗低、價格便宜等優(yōu)點，得到了十分迅速的發(fā)展。MOS管有NMOS管和PMOS管兩種。當NMOS管和PMOS管成對出現(xiàn)在電路中，且二者在工作中互補，稱為CMOS管(意為互補Complementary-Symmetry)。MOS管有增強型和耗盡型兩種。在數(shù)字電路中，多采用增強型。ComplementaryMetalOxideSemiconductorFET2024/9/4N溝道P溝道增強型耗盡型N溝道P溝道N溝道P溝道（耗盡型）FET場效應(yīng)管JFET結(jié)型MOSFET絕緣柵型(IGFET)場效應(yīng)管分類：復(fù)習(xí)模電2024/9/41.4.2絕緣柵型場效應(yīng)管MOSFETMetal-OxideSemiconductorFieldEffectTransistor

由金屬氧化物和半導(dǎo)體制成。稱為金屬氧化物-半導(dǎo)體場效應(yīng)管，或簡稱MOS場效應(yīng)管。特點：輸入電阻可達1010

以上。類型N溝道P溝道增強型耗盡型增強型耗盡型UGS=0時漏源間存在導(dǎo)電溝道稱耗盡型場效應(yīng)管；UGS=0時漏源間不存在導(dǎo)電溝道稱增強型場效應(yīng)管。復(fù)習(xí)模電2024/9/4一、N溝道增強型MOS場效應(yīng)管

結(jié)構(gòu)P型襯底N+N+BGSDSiO2源極S漏極D襯底引線B柵極G圖1.4.7

N溝道增強型MOS場效應(yīng)管的結(jié)構(gòu)示意圖SGDB復(fù)習(xí)模電2024/9/41.工作原理

絕緣柵場效應(yīng)管利用UGS

來控制“感應(yīng)電荷”的多少，改變由這些“感應(yīng)電荷”形成的導(dǎo)電溝道的狀況，以控制漏極電流ID。2.工作原理分析(1)UGS=0

漏源之間相當于兩個背靠背的PN結(jié)，無論漏源之間加何種極性電壓，總是不導(dǎo)電。SBD復(fù)習(xí)模電2024/9/4(2)

UDS=0，0<UGS<UGS(th)P型襯底N+N+BGSD

柵極金屬層將聚集正電荷，它們排斥P型襯底靠近SiO2

一側(cè)的空穴，形成由負離子組成的耗盡層。使UGS

耗盡層變寬。VGS---------(3)

UDS=0，UGS≥UGS(th)由于吸引了足夠多P型襯底的電子，會在耗盡層和SiO2之間形成可移動的表面電荷層——---N型溝道反型層、N型導(dǎo)電溝道。UGS升高，N溝道變寬。因為UDS=0，所以ID=0。UGS(th)

或UT為開始形成反型層所需的UGS，稱開啟電壓。復(fù)習(xí)模電2024/9/4(4)

UDS對導(dǎo)電溝道的影響(UGS>UT)導(dǎo)電溝道呈現(xiàn)一個楔形。漏極形成電流ID

。b.UDS=UGS–UT，

UGD=UT靠近漏極溝道達到臨界開啟程度，出現(xiàn)預(yù)夾斷。c.UDS>UGS–UT，

UGD<UT一方面、UDS增大時、夾斷區(qū)變寬，溝道電阻變大；另一方面、DS兩端電壓增大。這樣，電流ID可以基本不變a.UDS<UGS–UT，即UGD=UGS–UDS>UTP型襯底N+N+BGSDVGGVDDP型襯底N+N+BGSDVGGVDDP型襯底N+N+BGSDVGSVDD夾斷區(qū)復(fù)習(xí)模電2024/9/4DP型襯底N+N+BGSVGSVDDP型襯底N+N+BGSDVGSVDDP型襯底N+N+BGSDVGSVDD夾斷區(qū)圖1.4.9

UDS

對導(dǎo)電溝道的影響(a)

UGD>UT(b)

UGD=UT(c)

UGD<UT在UDS>UGS–UT時，對應(yīng)于不同的uGS就有一個確定的iD

。此時，可以把iD近似看成是uGS控制的電流源。復(fù)習(xí)模電2024/9/43.特性曲線與電流方程(a)轉(zhuǎn)移特性(b)輸出特性UGS<UT，iD=0；

UGS

≥

UT，形成導(dǎo)電溝道，隨著UGS的增加，ID

逐漸增大。(當UGS>UT

時)三個區(qū)：可變電阻區(qū)、恒流區(qū)(或飽和區(qū))、夾斷區(qū)。UT2UTIDOuGS/ViD/mAO圖1.4.10(a)圖1.4.10(b)iD/mAuDS