第2章典型微處理器

第2章典型微處理器

2.18086CPU內(nèi)部結(jié)構(gòu)

2.28086CPU的引腳功能

2.380x86/Pentium系列CPU技術(shù)發(fā)展

2.18086CPU內(nèi)部結(jié)構(gòu)2.1.1 8086CPU的內(nèi)部功能結(jié)構(gòu)1.Intel8086CPU的組成結(jié)構(gòu)Intel8086CPU從功能上分為總線接口單元BIU（BusInterfaceUnit）和執(zhí)行單元EU（ExecuteUnit）兩部分，見圖2-1。Intel8086CPU采用指令流水線結(jié)構(gòu)，訪問存儲(chǔ)器與執(zhí)行指令的操作分別由BIU和EU分別承擔(dān)，EU和BIU分工合作、并行操作。返回下一頁(yè)2.18086CPU內(nèi)部結(jié)構(gòu)2.寄存器結(jié)構(gòu)（1）通用寄存器（GeneralRegister）數(shù)據(jù)寄存器共有AX、BX、CX、DX4個(gè)，均可作為16位寄存器使用，也可作為獨(dú)立8位寄存器使用，如AH、AL、BH、BL、CH、CL、DH、DL。它們具有良好的通用特性，可選用編程。有少數(shù)指令，隱含使用寄存器。(2）段寄存器（SegmentRegister）8086CPU將存儲(chǔ)器分段管理，把將要運(yùn)行的程序各模塊分別放在不同的存儲(chǔ)段中。每個(gè)存儲(chǔ)段用一個(gè)段寄存器來(lái)指示它的首地址（即段首址），同時(shí)給出訪問存儲(chǔ)單元的偏移量。通用寄存器的特定、隱含使用見表2-1。上一頁(yè)返回下一頁(yè)2.18086CPU內(nèi)部結(jié)構(gòu)（3）指令指針寄存器IP（InstructionPointer）IP是指令的地址指針寄存器。在程序運(yùn)行期間，CPU自動(dòng)修改IP的值，使它始終保持正在執(zhí)行指令的下一條指令代碼的起始地址的偏移量。（4）標(biāo)志寄存器（FlagsRegister）16位標(biāo)志寄存器的作用反映CPU在程序運(yùn)行時(shí)的某些狀態(tài)，該寄存器又稱為程序狀態(tài)字PSW（ProgramStatusWord）寄存器，該寄存器中有9個(gè)標(biāo)志位，其中6個(gè)標(biāo)志位（CF，PF，AF，ZF，SF，OF）作為狀態(tài)標(biāo)志，記載了剛剛執(zhí)行完算術(shù)運(yùn)算或邏輯運(yùn)算指令后的某些特征。另外3個(gè)標(biāo)志位（TF，IF，DF）作為控制標(biāo)志，對(duì)執(zhí)行的指令時(shí)起控制作用。圖2-3中除指明控制標(biāo)志位外，其余均為狀態(tài)標(biāo)志位。上一頁(yè)返回下一頁(yè)2.18086CPU內(nèi)部結(jié)構(gòu)2.1.2 存儲(chǔ)器組織1．存儲(chǔ)器的組成存儲(chǔ)器是由若干存儲(chǔ)單元組成的存儲(chǔ)整體。每個(gè)存儲(chǔ)單元的唯一地址編號(hào)稱為物理地址（PhysicalAddress）。8086CPU共有20根地址線，可直接尋址220=1MB內(nèi)存空間，地址范圍是00000H～0FFFFFH。8086/8088存儲(chǔ)器相鄰字節(jié)地址單元數(shù)據(jù)構(gòu)成一個(gè)字?jǐn)?shù)據(jù)，用低地址值的字節(jié)單元地址作為該字單元地址，一個(gè)字?jǐn)?shù)據(jù)的高/低8位存儲(chǔ)在高/低地址字節(jié)單元中。1MB存儲(chǔ)空間劃分成若干段，每個(gè)段限長(zhǎng)64KB，都是可獨(dú)立尋址邏輯單元。每個(gè)段在物理存儲(chǔ)器中的段基址是16的整數(shù)倍。各個(gè)邏輯段在物理存儲(chǔ)器中可以是鄰接、間隔、部分重疊和完全重疊的。一個(gè)物理存儲(chǔ)單元可映像到一個(gè)或多個(gè)邏輯段。上一頁(yè)返回下一頁(yè)2.18086CPU內(nèi)部結(jié)構(gòu)2．邏輯地址與物理地址8086/8088系列微機(jī)的存儲(chǔ)單元都有物理地址和邏輯地址（LogicalAddress）兩個(gè)地址。CPU與存儲(chǔ)器之間的數(shù)據(jù)交換使用物理地址，程序設(shè)計(jì)使用邏輯地址，不直接使用物理地址，這有利于存儲(chǔ)器的動(dòng)態(tài)管理。一個(gè)邏輯地址由段基址和偏移量（OFFSET）兩部分組成，偏移量表示某存儲(chǔ)單元與它所在段的段基址之間的字節(jié)距離，通常將根據(jù)尋址方式計(jì)算出的偏移量稱為有效地址EA（EffectiveAddress）。CPU訪問存儲(chǔ)器時(shí)，BIU把邏輯地址轉(zhuǎn)換成物理地址。轉(zhuǎn)換方法為：將邏輯地址中的段基址左移４位，形成20位的段首址；加16位的偏移量，產(chǎn)生20位的物理地址。上一頁(yè)返回下一頁(yè)2.18086CPU內(nèi)部結(jié)構(gòu)3．堆棧設(shè)置與操作堆棧（Stack）主要用于暫存數(shù)據(jù)和保護(hù)現(xiàn)場(chǎng)數(shù)據(jù)，應(yīng)用于過(guò)程調(diào)用或中斷處理時(shí)的斷點(diǎn)信息暫存。堆棧是由特定存儲(chǔ)單元構(gòu)成的一個(gè)存儲(chǔ)區(qū)，堆棧數(shù)據(jù)操作遵循先進(jìn)后出（FILO——FirstInLastOut）原則。堆棧的基本結(jié)構(gòu)見圖2-4。（1）堆棧設(shè)置采用軟件方法設(shè)置堆棧。用軟件在存儲(chǔ)器中劃出一塊特定存儲(chǔ)區(qū)域作為堆棧區(qū)。堆棧區(qū)的一端固定，另一端浮動(dòng)，固定端叫棧底（Bottom），占用低地址，浮動(dòng)端叫棧頂（Top），占用高地址；數(shù)據(jù)存取在棧頂進(jìn)行，堆棧指針SP指示現(xiàn)行堆棧棧頂數(shù)據(jù)位置，堆棧結(jié)構(gòu)見圖2-4。上一頁(yè)返回下一頁(yè)2.18086CPU內(nèi)部結(jié)構(gòu)8086CPU尋址的堆棧是由堆棧段寄存器指定的一段存儲(chǔ)區(qū)。通常，堆棧段中所包含的存儲(chǔ)單元字節(jié)數(shù)就是堆棧深度（即堆棧長(zhǎng)度）。棧底是堆棧段最大單元地址，棧頂由堆棧指針SP指向，SP值是段基址與棧頂之間的偏移量，SP的初始化值是堆棧的深度。8086CPU尋址的堆棧最大64KB，如用戶程序要擴(kuò)大堆棧區(qū)域或更換堆棧區(qū)（已設(shè)置幾個(gè)堆棧段），可用重新設(shè)置堆棧段寄存器SS的辦法來(lái)實(shí)現(xiàn)。在用戶程序中每次更換堆棧段寄存器時(shí)，必須給SP賦新值。8086/8088的堆棧操作對(duì)象是字?jǐn)?shù)據(jù)。上一頁(yè)返回下一頁(yè)2.18086CPU內(nèi)部結(jié)構(gòu)（2）堆棧操作堆棧的基本操作有設(shè)置堆棧、進(jìn)棧和出棧三種操作。堆棧的設(shè)置主要是對(duì)堆棧段寄存器SS和堆棧指針SP的賦值。進(jìn)棧就是把字?jǐn)?shù)據(jù)壓入堆棧。出棧是從堆棧頂部彈出一個(gè)字?jǐn)?shù)據(jù)送回寄存器或字存儲(chǔ)單元中。

上一頁(yè)返回2.2 8086CPU的引腳功能2.2.18086/8088的引腳信號(hào)和功能8086和8088的引腳信號(hào)圖如圖2-5所示。8086/8088各引腳信號(hào)的功能如下：

AD15～AD0（AddressDataBus）地址/數(shù)據(jù)復(fù)用引腳在8086中作為地址和數(shù)據(jù)的復(fù)用引腳，在總線周期的T1狀態(tài)用來(lái)輸出要訪問的存儲(chǔ)器或I/O端口地址。T2～T3

狀態(tài)，則是傳輸數(shù)據(jù)。在8088中，A8～15是單純的地址輸出引腳。

A19/S6～A16/S3（Address/Status）地址狀態(tài)復(fù)用引腳NMI（Non-MaskableInterrupt）非屏蔽中斷引腳返回下一頁(yè)2.2 8086CPU的引腳功能NTR（InterruptRequest）可屏蔽中斷請(qǐng)求信號(hào)引腳CPU在執(zhí)行每條指令的最后一個(gè)時(shí)鐘周期會(huì)對(duì)INTR信號(hào)進(jìn)行采樣，如果CPU中的中斷允許標(biāo)志IF為１，且又接收到INTR引腳為高電平信號(hào)輸入，則CPU就在結(jié)束當(dāng)前指令后，響應(yīng)中斷請(qǐng)求，進(jìn)入相應(yīng)的中斷處理子程序。Read）讀信號(hào)引腳CLK（Clock）時(shí)鐘引腳（BusHighEnable/Status）高８位數(shù)據(jù)總線允許狀態(tài)復(fù)用引腳8086的引腳上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能2.2.2 8086芯片構(gòu)成最大/最小系統(tǒng)1．最小工作模式當(dāng)8086/8088的第33腳MN/MX接+5V時(shí)，就處于最小工作模式下，此時(shí)第24～31腳的信號(hào)功能和作用為：⑴ INTA（InterruptAcknowledge）中斷響應(yīng)信號(hào)中斷響應(yīng)信號(hào)輸出引腳，反映8086/8088CPU是否接受外設(shè)送到INTR引腳的中斷請(qǐng)求信號(hào)。INTA信號(hào)實(shí)際上是位于連續(xù)周期中的兩個(gè)負(fù)脈沖，在每個(gè)總線周期的T2﹑T3

和Tw

狀態(tài)，INTA端為低電平。第一個(gè)負(fù)脈沖通知外設(shè)的接口，它發(fā)出的中斷請(qǐng)求已允許，外設(shè)接口收到第二個(gè)負(fù)脈沖后，往數(shù)據(jù)總線上放中斷類型碼，從而CPU便得到了有關(guān)此中斷請(qǐng)求的詳盡信息。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能(2) ALE（AddressLatchEnable）地址鎖存允許信號(hào)地址鎖存允許信號(hào)輸出引腳，在任何一個(gè)總線周期的T1

狀態(tài)，ALE輸出高電平有效信號(hào)，表示當(dāng)前在地址/數(shù)據(jù)復(fù)用總線上輸出的是地址信息，地址鎖存器8282/8283用ALE作鎖存信號(hào)，進(jìn)行地址鎖存。特別要注意的是在構(gòu)成最小系統(tǒng)時(shí)，ALE端不能被浮空。⑶ DEN（DataEnable）數(shù)據(jù)允許信號(hào)數(shù)據(jù)允許信號(hào)輸出引腳，低電平有效，8286/8287總線收發(fā)器將DEN作為輸出允許信號(hào)。打開或者關(guān)閉總線收發(fā)器。⑷ DT/R（DataTransmit/Receive）數(shù)據(jù)收發(fā)數(shù)據(jù)發(fā)送或者接受信號(hào)輸出引腳。為總線收發(fā)器8286/8287提供數(shù)據(jù)傳送方向控制信息。如DT/R為高電平，則進(jìn)行數(shù)據(jù)發(fā)送；如DT/R為低電平，則進(jìn)行數(shù)據(jù)接收。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能⑸ M/IO（Memory/InputandOutput）存儲(chǔ)器/輸入或輸出控制信號(hào)存儲(chǔ)器或輸入輸出控制信號(hào)輸出引腳，高電平時(shí)，表示CPU和存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸；低電平時(shí)，表示CPU和輸入/輸出設(shè)備之間進(jìn)行數(shù)據(jù)傳輸。⑹ WR（Write）寫信號(hào)⑺ HOLD（HoldRequest）總線保持請(qǐng)求信號(hào)⑻ HLDA（HoldAcknowledge）總線保持響應(yīng)信號(hào)該信號(hào)與HOLD信號(hào)配合使用。當(dāng)HLDA有效時(shí)，表示CPU對(duì)其它主部件的總線請(qǐng)求做出響應(yīng)，與此同時(shí)，所有與三態(tài)門相接的CPU的引腳呈現(xiàn)高阻抗，從而讓出了系統(tǒng)總線。

上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能

圖2-6是8086在最小模式下的典型配置。在8086的最小模式中，硬件包括：一片8284A時(shí)鐘發(fā)生器；三片8282或74LS373地址鎖存器；兩片8286/8287作為總線收發(fā)器，用以增加數(shù)據(jù)總線的驅(qū)動(dòng)能力。在總線周期的前半部分，CPU送出地址信號(hào)，為配合存儲(chǔ)器、I/O接口電路讀寫時(shí)序的要求，地址必須鎖存，CPU送出高電平允許地址鎖存信號(hào)ALE。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能除了地址信號(hào)外，BHE信號(hào)也需要鎖存。在后面的時(shí)序圖上，將會(huì)看到地址/數(shù)據(jù)總線是復(fù)用的，而BHE和S7（在當(dāng)前芯片設(shè)計(jì)中，S7未被賦予意義）也是復(fù)用的，所以在總線周期前半部分中輸出地址信號(hào)和BHE信號(hào)。在總線周期的后半部分中改變含義，因?yàn)橛辛随i存器對(duì)地址和進(jìn)行鎖存，所以在總線周期的后半部分，地址和數(shù)據(jù)同時(shí)出現(xiàn)在系統(tǒng)的地址總線和數(shù)據(jù)總線上；同樣，此時(shí)BHE也在鎖存器輸出端呈現(xiàn)有效電平，于是確保了CPU對(duì)鎖存器和I/O設(shè)備的正常讀/寫操作。8282是8位典型鎖存器芯片，可用8D觸發(fā)器74LS373完全代換，而8086系統(tǒng)采用20位地址，加上信號(hào)，所以，需要三片8282作為地址鎖存器。8282與CPU的連接如圖2-7所示。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能當(dāng)一個(gè)系統(tǒng)中所含的外設(shè)接口較多時(shí)，數(shù)據(jù)總線上需要有發(fā)送器和接收器來(lái)增加驅(qū)動(dòng)能力。發(fā)送器和接收器簡(jiǎn)稱為收發(fā)器，也稱為總線驅(qū)動(dòng)器。Intel系統(tǒng)的典型收發(fā)器為8位的8286芯片，可用雙向驅(qū)動(dòng)門74LS245來(lái)替換，顯然8088系統(tǒng)，只用一片8286就可構(gòu)成數(shù)據(jù)總線收發(fā)器，而8086系統(tǒng)中，則要用兩片8286。8088與8282連接如圖2-8所示，在設(shè)計(jì)系統(tǒng)總線時(shí)，有時(shí)希望提供給各部件數(shù)據(jù)信號(hào)的相位正好和CPU的原始數(shù)據(jù)信號(hào)相反；反過(guò)來(lái)也一樣，也就需要將外部數(shù)據(jù)信號(hào)反一個(gè)相位再提供給CPU。為了滿足這種要求，INTEL公司又提供了另一種功能和8286相仿的芯片8287。在這樣的系統(tǒng)中，一般對(duì)地址信號(hào)也要求反一個(gè)相位。這時(shí)，地址鎖存器就不用8282，而是采用Intel公司的另一種芯片8283，其功能和8282相仿，但提供的輸出信號(hào)相位相反。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能最小模式系統(tǒng)中，信號(hào)M/IO、RD和WR組合起來(lái)決定了系統(tǒng)中數(shù)據(jù)傳輸?shù)姆绞?。其組合方式和對(duì)應(yīng)功能如表2-7所示。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能2.最大工作模式由前知，8086CPU在最大工作模式下有多個(gè)處理器在工作，此時(shí)就必須增設(shè)總線控制器8288和總線仲裁器8289，實(shí)現(xiàn)總線使用權(quán)的交接和總線優(yōu)先權(quán)的仲裁。1）最大工作模式的狀態(tài)信號(hào)最大工作模式的典型配置見圖2-10。這時(shí)，8086/8088的MN/MX引腳接地。最大工作模式時(shí)，8086/8088的第24～31引腳的信號(hào)含義如下：(1) QS1

和QS0（InstructionQueueStatus）指令隊(duì)列狀態(tài)信號(hào)在最大工作模式時(shí)，第24及25引腳作為QS1

及QS0

信號(hào)輸出端，這兩個(gè)信號(hào)提供總線周期的前一個(gè)狀態(tài)中指令隊(duì)列的狀態(tài)。QS1

及QS0

的組合功能見表2-8。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能(2)S2、S1及S2（BusCycleStatus）總線周期狀態(tài)信號(hào)在最大工作模式時(shí)，第26～28引腳為、及信號(hào)輸出端。它們提供當(dāng)前總線周期中所進(jìn)行的數(shù)據(jù)傳輸過(guò)程類型。由總線控制器8288根據(jù)這些信號(hào)對(duì)存儲(chǔ)器及I/O進(jìn)行控制。其對(duì)應(yīng)的操作見表2-9。(3)（Lock）總線封鎖信號(hào)在最大工作模式時(shí)，第29引腳為總線封鎖信號(hào)輸出端。當(dāng)為低電平時(shí)，其它總線主控部件都不能占用總線。在DMA期間，LOCK端被浮空而處于高阻狀態(tài)。(4)（Request/Grant）總線請(qǐng)求信號(hào)（輸入）/總線請(qǐng)求允許信號(hào)在最大工作模式時(shí)，第30及31引腳分別為總線請(qǐng)求信號(hào)輸入端/總線請(qǐng)求允許信號(hào)輸出端，可供CPU以外兩個(gè)協(xié)處理器用來(lái)發(fā)出使用總線請(qǐng)求和接收CPU對(duì)總線請(qǐng)求信號(hào)的回答信號(hào)。這兩個(gè)應(yīng)答信號(hào)都是雙向的。的優(yōu)先級(jí)比的高。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能2）總線控制器82888288總線控制器的內(nèi)部結(jié)構(gòu)及引腳排列見圖2-118288產(chǎn)生的ALE、DT/R及DEN信號(hào)與最小工作模式時(shí)相同，但DEN信號(hào)的極性相反。8288產(chǎn)生的總線命令是由8086的總線狀態(tài)信號(hào)、及所決定的。這些信號(hào)所產(chǎn)生的總線命令見表2-10。（3）總線仲裁控制器8289多處理器系統(tǒng)中必須采用總線仲裁器8289來(lái)確定總線使用權(quán)，并將總線使用權(quán)賦給優(yōu)先級(jí)別較高的處理器使用。在解決總線爭(zhēng)用的問題上，8289采用并行優(yōu)先權(quán)仲裁、串行優(yōu)先權(quán)仲裁和循環(huán)優(yōu)先權(quán)仲裁方式三種優(yōu)先權(quán)處理方法。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能2.2.3 8086CPU的主要操作功能1.系統(tǒng)的復(fù)位和啟動(dòng)操作8086的復(fù)位和啟動(dòng)操作通過(guò)在RESET引腳施加觸發(fā)信號(hào)來(lái)執(zhí)行，見圖2-12。當(dāng)RESET引腳接收到高電平后的第一個(gè)時(shí)鐘周期的上升沿，即圖2-12的①時(shí)，8086/8088進(jìn)入內(nèi)部RESET階段。再過(guò)一個(gè)時(shí)鐘周期，所有三態(tài)輸出線就被設(shè)置成高阻狀態(tài)，并且一直維持高阻狀態(tài)，直到RESET信號(hào)回到低電平。但在進(jìn)入高阻狀態(tài)的前半個(gè)時(shí)鐘周期，即在前一個(gè)時(shí)鐘周期的低電平期間，見圖2-12，這些三態(tài)輸出線被設(shè)置成無(wú)作用狀態(tài)。等到時(shí)鐘信號(hào)又成為高電平時(shí)，三態(tài)輸出線才進(jìn)入高阻狀態(tài)。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能當(dāng)8086/8088進(jìn)入內(nèi)部RESET時(shí)，CPU結(jié)束現(xiàn)行操作，維持在復(fù)位狀態(tài)，這時(shí)CPU各內(nèi)部寄存器都被設(shè)為初值，見表2-11。復(fù)位狀態(tài)的代碼段寄存器CS和指令指針寄存器IP分別被初始化為FFFFH和0000H。所以，8086/8088在復(fù)位之后再重新啟動(dòng)時(shí)，便從內(nèi)存的FFFF0H處開始執(zhí)行指令，使系統(tǒng)在啟動(dòng)時(shí)，能自動(dòng)進(jìn)入系統(tǒng)程序。在復(fù)位時(shí)，標(biāo)志寄存器被清零，系統(tǒng)程序處于啟動(dòng)狀態(tài)，需要通過(guò)指令設(shè)置有關(guān)標(biāo)志。復(fù)位信號(hào)RESET從高電平到低電平的跳變將觸發(fā)CPU內(nèi)部的復(fù)位邏輯電路，經(jīng)過(guò)7個(gè)時(shí)鐘周期之后，CPU就啟動(dòng)而恢復(fù)正常工作，即從FFFF0H處開始執(zhí)行程序。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能2.總線讀操作和總線寫操作8086CPU與存儲(chǔ)器或外設(shè)之間的數(shù)據(jù)交換通過(guò)總線操作實(shí)現(xiàn)，基本時(shí)序用總線周期描述，一個(gè)總線周期至少包含4個(gè)時(shí)鐘周期，時(shí)鐘周期由時(shí)鐘頻率來(lái)確定。（1）最小模式的總線讀操作8086/8088最小工作模式總線讀操作時(shí)序見圖2-13。一個(gè)基本的讀操作周期包含4個(gè)狀態(tài)，即T1、T2、T3和T4。在存儲(chǔ)器和外設(shè)速度較慢時(shí)，要在T3

之后插入一個(gè)或數(shù)個(gè)等待狀態(tài)Tw。上一頁(yè)返回下一頁(yè)2.2 8086CPU的引腳功能（2）最小工作模式下的總線寫操作總線寫操作發(fā)生的過(guò)程與總線讀操作完全類似，一個(gè)基本的寫操作周期包含T1～T4

四個(gè)狀態(tài)。但當(dāng)存儲(chǔ)器和外設(shè)較慢時(shí)，在T3和T4狀態(tài)之間，可能插入幾個(gè)等待狀態(tài)Tw。不同是是CPU控制信號(hào)為WR，數(shù)據(jù)是從CPU輸出到存儲(chǔ)器或者外設(shè)，具體時(shí)序見圖2-14。上一頁(yè)返回2.3 80x86/Pentium系列CPU技術(shù)發(fā)展2.3.1 80x86/Pentium系列CPU的功能結(jié)構(gòu)1.8038680386是32位80x86/Pentium系列CPU中的首個(gè)32位處理器。80386擁有32位數(shù)據(jù)線和32位地址線，內(nèi)部寄存器與數(shù)據(jù)線32位，段寄存器為16位。80386CPU首次將32位的寄存器組引入80x86體系結(jié)構(gòu)的CPU中，能夠用于計(jì)算和尋址操作。每個(gè)32位寄存器的低半部分與8086/8088、80286的16位寄存器具有相同特性，完全向下兼容。80386提供虛擬8086方式，以便在新32位CPU上最有效執(zhí)行為8086CPU編寫的程序。80386的功能結(jié)構(gòu)如圖2-15所示。返回下一頁(yè)2.3 80x86/Pentium系列CPU技術(shù)發(fā)展80386由6個(gè)能并行操作的功能部件組成，即總線接口部件、代碼預(yù)取部件、指令譯碼部件、存儲(chǔ)器管理部件、指令執(zhí)行與控制部件。這些部件按流水線結(jié)構(gòu)設(shè)計(jì)，指令的預(yù)取、譯碼、執(zhí)行等步驟由各自的處理部件并行處理。可同時(shí)處理多條指令，提高微處理器的處理速度。存儲(chǔ)器管理部件MMU由分段部件和分頁(yè)機(jī)構(gòu)組成。分段部件通過(guò)提供尋址機(jī)構(gòu)對(duì)邏輯地址空間進(jìn)行管理，實(shí)現(xiàn)任務(wù)之間的隔離，也可以實(shí)現(xiàn)指令和數(shù)據(jù)區(qū)的再定位。80386微處理器首次將分頁(yè)機(jī)制引入到80x86結(jié)構(gòu)中，定長(zhǎng)4KB的頁(yè)為虛擬存儲(chǔ)管理提供了基礎(chǔ)，較8086/8088上一頁(yè)返回下一頁(yè)2.3 80x86/Pentium系列CPU技術(shù)發(fā)展2.8048680486是將386CPU、80387FPU和片上Cache集成在一個(gè)芯片上，使得32位80x86/Pentium系列CPU結(jié)構(gòu)更加完善。相對(duì)于80386CPU，80486的是將80386的指令譯碼和執(zhí)行部件擴(kuò)展成五級(jí)流水，增強(qiáng)了并行處理能力；增加8KB高速緩存Cache，提高了CPU存儲(chǔ)器訪問效率。已實(shí)現(xiàn)Cache技術(shù)的CPU如表2-12所示；總線接口部件更加復(fù)雜，支持外部二級(jí)高速緩存L2和多處理器系統(tǒng)；首次將80387FPU集成在同一個(gè)芯片上。80486從功能結(jié)構(gòu)來(lái)奠定了后續(xù)發(fā)展的32位80x86/Pentium系列CPU的基本結(jié)構(gòu)。上一頁(yè)返回下一頁(yè)2.3 80x86/Pentium系列CPU技術(shù)發(fā)展3.PentiumPentium系列的最后一個(gè)處理器把MMX技術(shù)引入CPU結(jié)構(gòu)。MMX技術(shù)用單指令多數(shù)據(jù)流（SIMD）執(zhí)行方式在包含64位MMX寄存器中的包裝的整型數(shù)據(jù)上執(zhí)行并行計(jì)算。此技術(shù)在多媒體、數(shù)據(jù)壓縮等方面極大增強(qiáng)了32位80x86/Pentium系列CPU的性能。4.PentiumPro、PentiumIIPentiumPro是基于超標(biāo)量微結(jié)構(gòu)的首個(gè)處理器。全新微結(jié)構(gòu)使其性能明顯超過(guò)奔騰處理器。PentiumPro具有三路超標(biāo)量，允許每個(gè)時(shí)鐘周期執(zhí)行三條指令，引入動(dòng)態(tài)執(zhí)行概念（微數(shù)據(jù)流分析、超順序執(zhí)行、分支預(yù)測(cè)和推理執(zhí)行）。PentiumPro擁有16KBL1和256KBL2。PentiumPro擴(kuò)展地址總線至36位，可尋址64GB物理地址空間，此外PentiumPro還支持多處理器系統(tǒng)。PentiumII是將把MMX技術(shù)加至PentiumPro系列的處理器。擁有32KBL1和512KB/1MBL2。PentiumIIXeon處理器支持運(yùn)行在“全時(shí)鐘速度”后沿總線上的2MBL2，以滿足中高性能服務(wù)器與工作站的要求。上一頁(yè)返回下一頁(yè)2.3 80x86/Pentium系列CPU技術(shù)發(fā)展5.PentiumIII、PentiumⅣPentiumIII引進(jìn)流SIMD擴(kuò)展（SSE）至32位系統(tǒng)結(jié)構(gòu)。SSE擴(kuò)展把由MMX引進(jìn)的SIMD執(zhí)行模式擴(kuò)展為新的128位寄存器和能在包裝的單精度浮點(diǎn)數(shù)上執(zhí)行SIMD操作。PentiumⅣ是最新的32位CPU，是第一個(gè)基于NetBurst

微結(jié)構(gòu)的CPU。NetBurst

微結(jié)構(gòu)是32位微結(jié)構(gòu)，它允許處理器能在比以前的32位CPU更高的時(shí)鐘速度和性能等級(jí)上進(jìn)行操作。PentiumⅣCPU主要有以下高級(jí)特性：IntelNetBurst

微結(jié)構(gòu)的首次實(shí)現(xiàn)：包括快速的執(zhí)行引擎、Hyper流水線技術(shù)、高級(jí)的動(dòng)態(tài)執(zhí)行、創(chuàng)新的新Cache子系統(tǒng)；流SIMD擴(kuò)展2（SSE2）：用144條新指令擴(kuò)展IntelMMX技術(shù)和SSE擴(kuò)展，包括支持128位SIMD整數(shù)算術(shù)操作、128位SIMD雙精度浮點(diǎn)操作、Cache和存儲(chǔ)管理等操作；400MHzNetBurst

微結(jié)構(gòu)系統(tǒng)總線：提供每秒3.2G字節(jié)的吞吐率（比PentiumIII處理器快三倍）；兼容與已在32位80x86/Pentium系列CPU系統(tǒng)結(jié)構(gòu)上所運(yùn)行的已存在的應(yīng)用程序和操作系統(tǒng)。上一頁(yè)返回下一頁(yè)2.3 80x86/Pentium系列CPU技術(shù)發(fā)展2.3.2 80x86/Pentium系列CPU的指令系統(tǒng)1.PentiumMMX引入的指令通過(guò)對(duì)圖形、視頻、音頻等各種多媒體處理程序的分析，發(fā)現(xiàn)它們具有共同的特性：小的整數(shù)數(shù)據(jù)類型（圖像像素8位整型數(shù)據(jù)，音頻采用16位）；小的高度重復(fù)的循環(huán)體；頻繁的乘法與累加；高計(jì)算量的算法；高度的并行操作。為此開發(fā)了采用MMX技術(shù)的PentiumCPU，充分發(fā)掘現(xiàn)有80x86體系結(jié)構(gòu)的特點(diǎn)，特別是其整型數(shù)據(jù)并行操作的潛力，大大增強(qiáng)了32位CPU的多媒體處理性能。上一頁(yè)返回下一頁(yè)2.3 80x86/Pentium系列CPU技術(shù)發(fā)展2.SSE指令、SSE2指令MMX技術(shù)在其32位系統(tǒng)結(jié)構(gòu)中引入了單指令多數(shù)據(jù)功能（SIMD）以及64位MMX寄存器和64位包裝的數(shù)據(jù)類型，允許在包裝的整數(shù)上執(zhí)行SIMD操作。SSE擴(kuò)展了32位體系結(jié)構(gòu)的所有執(zhí)行模式：保護(hù)模式、實(shí)地址模式以及虛擬8086模式。PentiumⅢ把流SIMD擴(kuò)展（SSE）引入至32位系統(tǒng)結(jié)構(gòu)。在處理器中增加了8個(gè)128位的SSE寄存器。SSE擴(kuò)展把由MMX引進(jìn)的SIMD執(zhí)行模式擴(kuò)展為新的128位寄存器和能在包裝的單精度浮點(diǎn)數(shù)上執(zhí)行SIMD操作。流SIMD擴(kuò)展（2SSE2）：用144條新指令擴(kuò)展MMX技術(shù)和SSE擴(kuò)展，它支持128位SIM