第2章-集成邏輯門電路

集成邏輯門集成邏輯門電路是構(gòu)成數(shù)字電路的基本單元。本章導讀：TTL和CMOS集成邏輯門電路的工作原理、邏輯功能和外特性；其它功能的集成邏輯門電路；邏輯符號、邏輯功能及其應(yīng)用；一般故障的診斷與排除。學習重點：TTL集成電路的外部特性；TTL、CMOS集成電路的應(yīng)用。第2章集成邏輯門電路

數(shù)字電路中使用的兩個電壓稱為邏輯電平，在大多數(shù)情況下，邏輯高電平用1表示，邏輯低電平用0表示。2.1

邏輯電平和數(shù)字波形2.1.1

邏輯電平

波形是電壓隨時間變化的曲線。當電壓值在高電平和低電平之間轉(zhuǎn)換時，就產(chǎn)生了數(shù)字波形。2.1.2

數(shù)字波形數(shù)字波形由脈沖序列組成

時序波形提供了數(shù)字系統(tǒng)工作必需的精確時序節(jié)拍。時序波形有時也稱為時鐘，因為它是最基本的時序信號。一、時序波形

數(shù)據(jù)波形與時序波形不同的是：數(shù)據(jù)波形包含二進制信息，沒有定義脈沖寬度和周期。

二、數(shù)據(jù)波形

集成電路是將若干個晶體管、二極管和電阻集成并封裝在一起的器件。與分立電路相比，集成電路使數(shù)字電路的體積大大縮小，功耗降低，工作速度和可靠性得到提高。2.2

集成邏輯門電路2.2.1數(shù)字集成電路的封裝及引腳

DIP封裝的集成電路引腳編號方法：芯片的一端有半月形缺口(有些是一個小圓點，凹口或一個斜切角)用來指示引腳編號的起始位置；起始標志朝左，緊鄰這個起始引腳標志的左下方引腳為第1腳，其他

引腳按逆時針方式順序排列。2.2.2數(shù)字集成電路的連線及邏輯圖在連線時應(yīng)注意以下幾點：1.要使集成電路正常工作，必須要給集成電路提供合適的電源。對于74LS系列的集成電路，要在電源端(Vcc)和地(GND)之間加5V直流電源；而CMOS器件在VDD端與VSS端之間加3~15V直流電源。2.集成電路插入IC插座后，輸入端接邏輯電平開關(guān)，輸出端接邏輯電平顯示，若IC中有多個相同門時，先測試其中任意一個門電路的邏輯關(guān)系，接線方法如圖2-4所示。由于CMOS門電路的內(nèi)部結(jié)構(gòu)不同，3.為了方便畫圖，原理圖中沒有按引腳的排序畫，操作時請注意引腳編號。接好線后，分別設(shè)定輸入量，觀察輸出結(jié)果。如果需要處理的信息多于單個芯片所提供的邏輯單元數(shù)量，可以對芯片進行級聯(lián)。4.使用芯片時要注意區(qū)分輸入、輸出是高電平有效還是低電平有效。

2.2.3常用門電路的邏輯功能及測試

74LS08為四2輸入與門電路，圖(a)表示了四個與門的輸入、輸出對應(yīng)關(guān)系。其中14腳接+5V電源，7腳接地。測試其邏輯功能的接線方法如圖所示。將測試結(jié)果記錄在表中，判斷是否滿足Y=AB的邏輯功能。真值表一、與門電路74LS32是四2輸入或門電路，圖(a)為其引腳排列圖。測試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，判斷是否滿足Y=A+B的邏輯功能。真值表二、或門電路

74LS04是六反相器，引腳排列如圖(a)所示，測試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，判斷是否滿足的其邏輯功能。真值表三、非門電路

74LS00是四2輸入與非門電路，如圖(a)所示為其引腳排列圖，測試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，判斷是否滿足的其邏輯功能。真值表四、與非門電路

74LS02是四2輸入或非門電路，其引腳排列如圖(a)，測試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。真值表五、或非門電路

74LS86是四2輸入異或門電路，引腳排列如圖(a)所示，測試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，判斷是否滿足的其邏輯功能。真值表六、異或門電路

74LS20是雙4輸入與非門電路，引腳排列如圖(a)所示，測試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。七、與非門電路

74LS51是雙2路2-2輸入與或非門電路，引腳排列如圖(a)所示，測試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。八、與或非門電路

CMOS與非門與TTL與非門雖然內(nèi)部結(jié)構(gòu)不同，但其邏輯功能完全一致。圖(a)給出了CD4011引腳排列。請按照圖(b)接線，測試其邏輯功能，并填入表中。真值表九、CMOS與非門1.歸納異或門、與或非門分別在什么輸入情況下輸出低電平？什么情況下輸出高電平？2.如果要用74LS51實現(xiàn)與非、或非邏輯功能，應(yīng)如何搭接電路？畫出原理圖。想一想能對兩個1位二進制數(shù)相加而求得和及進位的邏輯電路稱為半加器。設(shè)兩個加數(shù)分別用Ai、Bi表示，本位和數(shù)用Si表示，向高位的進位用Ci表示。半加器的邏輯表達式為2.2.4集成門電路構(gòu)成的數(shù)字加法器一、半加器半加器的邏輯圖及接線圖：能對兩個1位二進制數(shù)相加并考慮低位來的進位，即相當于3個1位二進制數(shù)相加，求得和及進位的邏輯電路稱為全加器。設(shè)兩個加數(shù)分別用Ai、Bi表示，低位來的進位用Ci-1表示，本位和數(shù)用Si表示，向高位的進位用Ci表示，全加器的真值表，如表所示。全加器的真值表二、全加器實現(xiàn)全加器的邏輯圖方法一

邏輯表達式為：

實現(xiàn)全加器的邏輯圖方法二

邏輯表達式為

TTL與非門輸出電壓uO與輸入電壓ui的關(guān)系稱為電壓傳輸特性。如圖所示為74LS系列與非門的電壓傳輸特性曲線。

分為三個區(qū)域：截止區(qū)、轉(zhuǎn)折區(qū)和飽和區(qū)。2.3

集成邏輯門外特性電路2.3.1TTL與非門電壓傳輸特性一、電壓傳輸特性1.輸出高電平UOH。74LS系列門電路UOH=3.6V。一般手冊中給出UOH的最小值UOHmin，74LS系列門電路UOHmin=2.7V。2.輸出低電平UOL

。74LS系列門電路UOL=0.35V。一般手冊中給出UOL的最大值UOLmax，74LS系列門電路UOLmax=0.5V。3.閾值電壓UTH。閾值電壓也稱為門限電壓或門檻電壓，是輸出電壓由高電平變?yōu)榈碗娖交蛴傻碗娖阶優(yōu)楦唠娖降姆纸缇€。它的含義是：對與非門電路，當ui>UTH時，uo=UOL；ui<UTH時，uo=UOH

。74LS系列門電路UTH≈1V。二、常用名詞和參數(shù)4.關(guān)門電平UOFF。UOFF是TTL與非門電路輸出高電平時，輸入端允許輸入的最大低電平值。即為保證TTL輸出高電平，應(yīng)滿足ui≤UOFF，UOFF的確切值因每一器件而異。一般手冊中給出輸入低電平最大值UiLmax代替UOFF。74LS系列門電路UiLmax=0.8V。5.開門電平UON。UON是TTL與非門電路輸出低電平時，輸入端允許輸入的最小高電平值。即為保證TTL輸出低電平，應(yīng)滿足ui≥UON，UON的確切值因每一器件而異。一般手冊中給出輸入高電平最小值UiHmin代替UON

。74LS系列門電路UiHmin=2V。6.噪聲容限。噪聲容限是指輸入電平受噪聲干擾時，為保證電路維持原輸出電平，允許疊加在原輸入電平上的最大噪聲電平。因輸入低電平和輸入高電平時允許疊加噪聲電平不同，噪聲容限可分為低電平噪聲容限UNL和高電平噪聲容限UNH。其中：高電平噪聲容限UNH=UiH–UON低電平噪聲容限UNH=UOFF–UiL對于74LS系列門電路，有UNH=0.7V，UNL=0.3V。UNL越大，說明門電路輸入低電平時，抗正向干擾的能力越強。UNH越大，說明門電路輸入高電平時，抗負向干擾的能力越強。反映輸入電壓ui隨輸入端對地外接電阻Ri變化的曲線，稱為輸入負載特性。2.3.2TTL與非門輸入負載特性

TTL與非門輸出端外接的負載通常為同類門電路。這類負載主要有兩種形式：一類是灌電流負載，外接負載的電流從輸出端流入與非門；另一類是拉電流負載，負載電流從與非門的輸出端流向外接負載。下面分兩種情況討論。2.3.3TTL與非門輸出負載特性

與非門輸出uO為低電平UOL時，帶灌電流負載。

當輸入都為高電平時，與非門的輸出uO為低電平UOL，這時，各個外接負載門的輸入低電平電流IiL，由VCC經(jīng)負載灌入輸出端，形成了輸出低電平電流IOL。當外接負載門的個數(shù)增加時，流入輸出端的電流隨之增大，輸出低電平UOL稍有上升，只要不超過輸出低電平允許的上限值UOLmax，與非門的正常邏輯功能就不會被破壞。74LS系列門電路灌電流負載輸出特性如圖(a)所示。設(shè)與非門輸出低電平時，允許最大灌電流為IOLmax，每個負載門輸入低電平電流為IiL時，則輸出端外接灌電流負載門的個數(shù)NOL

為：一、帶灌電流負載特性

與非門輸出uO為高電平UOH時，帶拉電流負載。

當輸入有低電平時，輸出uO為高電平UOH。與非門輸出高電平電流IOH

從輸出端流向各個外接負載門。當外接負載門的個數(shù)增多時，被拉出的電流增大，與非門的高電平隨之下降，只要不超出允許的高電平下限值UOHmin，與非門的正常邏輯功能就不會被破壞。74LS系列門電路拉電流負載輸出特性如圖

(b)所示。設(shè)與非門輸出高電平允許的最大電流為IOHmax，每個負載門輸入高電平電流為IiH，二、帶拉電流負載特性則輸出端外接拉電流負載門的個數(shù)NOH為:

標準TTL門電路（74××系列）的輸入端最大吸收電流或源電流為：

IiL

低電平輸入電流為-1.6mA。

IiH

高電平輸入電流為40μA。注意：負號表示電流流出。標準TTL門電路的輸出端最大吸收電流或源電流為：

IOL

低電平輸出電流為16mA。

IOH

高電平輸出電流為-400μA（有些為-800μA）。注意：這兩個參數(shù)并不是門電路輸出端實際的輸入、輸出電流值，而是吸收電流或源電流的最大允許值；實際的輸出電流由所連接負載的門數(shù)和類型來確定。標準TTL門電路輸出端最多可以連接邏輯門的數(shù)量為10（扇出系數(shù)為10）。扇出系數(shù)根據(jù)IiL/IOL或IOH/IiH的較小值來確定。2.3.4TTL與非門輸入輸出電流和扇出系數(shù)在TTL與非門中，由于與非門的開關(guān)時間及電路分布電容的存在，使與非門在信號傳輸過程中總有一定的延遲時間，如圖所示。2.3.5TTL與非門傳輸延遲時間

輸出電壓uO的波形滯后于輸入電壓ui波形的時間稱作傳輸延遲時間。從輸入電壓ui波形上升沿0.5Uim到輸出電壓uO下降沿0.5UOm之間的時間，稱作導通延遲時間，用tpHL表示。從輸入電壓ui下降沿0.5Uim處到輸出電壓uO上升沿0.5UOm之間的時間，稱作截止延遲時間，用tpLH表示。平均延遲時間tpd為tpHL和tpLH的平均值。

典型TTL與非門的tpd≈10ns，產(chǎn)品規(guī)定tpd≤50ns。

數(shù)字電路的另外一項需要考慮的工作特性是功率損耗。IC的功率損耗等于芯片電源端(Vcc到地)提供的總功率。電源Vcc端輸入的電流稱為供電電流Icc。供電電流給定的兩個值為：ICCH和ICCL，用于表示輸出高電平和低電平時的供電電流，由于輸出總在高電平和低電平之間切換，假設(shè)占空比為50%(高電平和低電平各占一半)，可以使用Icc的平均值來確定功率損耗：PD=Vcc·Icc(平均值)。74LS系列的典型值2mW。2.3.6功率損耗1.TTL集成電路

測量電路如圖所示。將測量數(shù)據(jù)填入自己建立的表格中，并畫出曲線。2.3.7門電路參數(shù)測試

一、電壓傳輸特性曲線的測試2.COM集成電路

測量電路如圖所示。將測量數(shù)據(jù)填入自己建立的表格中，并畫出曲線。二、其他參數(shù)測試

1.扇出系數(shù)N的測試扇出系數(shù)N：當電路所接負載為同型號的組件時所能帶動的最多個數(shù)。測量電路見圖。逐漸調(diào)節(jié)RW，使IL增大至UOL=0.3V時，讀出IL值，N=IL/IIS

2.CD4001平均傳輸時間tpd的測量

TTL集電極開路與非門也叫OC門。圖為其邏輯符號。OC門工作時需要輸出端Z和電源VCC之間外接一個上拉負載電阻R。其邏輯表達式為：2.3.8其他功能的邏輯門電路一、集電極開路與非門(OC門)和CMOS漏極開路與非門(OD門)

OC門的應(yīng)用：實現(xiàn)線與。線與就是將幾個門的輸出端直接相連，實現(xiàn)與的功能。所以，集電極開路與非門很容易實現(xiàn)線與，因而擴展了TTL與非門的功能。兩個OC與非門輸出端相連后經(jīng)電阻R接電源VCC的電路。兩個OC門線與時其邏輯功能為：可見，當兩個OC門輸出都為高電平1時，輸出Z才為高電平1，否則輸出Z為低電平0。

用作驅(qū)動電路。直接驅(qū)動LED、繼電器、脈沖變壓器等。在輸入都為高電平時，輸出才為低電平，LED亮；OC門輸出高電平時，LED暗。說明：CMOS集成門電路也有類似TTL的OC門(稱為OD門，漏極開路)門，其作用與TTL的OC門、三態(tài)門相同。所謂三態(tài)門，就是具有高電平、低電平和高阻抗三種輸出狀態(tài)的門電路。

當EN=1時，使與非門能正常工作，即輸出，故EN端又稱使能端；當EN=0時，輸出端呈現(xiàn)高阻抗，這時稱EN高電平有效三態(tài)門的主要用途是實現(xiàn)用同一根導線輪流傳送n個不同的數(shù)據(jù)或控制信號，如圖所示。同樣，用三態(tài)輸出門可構(gòu)成雙向總線，它可通過EN的不同取值控制數(shù)據(jù)的雙向傳輸。二、三態(tài)輸出門(TSL門)

圖中是CMOS傳輸門的邏輯符號。其中

和

為互補控制端，其低電平為0V，高電平為VDD，輸入電壓ui在0~VDD范圍內(nèi)變化。由于MOS管的結(jié)構(gòu)是對稱的，因此傳輸門具有雙向性，也稱雙向開關(guān)，即CMOS傳輸門的輸出端和輸入端也可互換使用。

三、CMOS傳輸門2.4

數(shù)字集成電路的使用2.4.1數(shù)字集成電路簡介下表列出了TTL及CMOS器件型號組成的符號及意義。

為了提高電路工作的可靠性，除了要求電路本身具有一定的噪聲容限外，還要采取必要的抑制干擾的措施。如電源要加濾波電路，退耦電路；布線合理。2.4.2數(shù)字集成電路使用注意事項一、電源電壓及抗干擾

具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出端不允許直接并聯(lián)使用。輸出端不允許直接接電源VCC或直接接地。使用時，輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。三態(tài)輸出門的輸出端可并聯(lián)使用，但在同一時刻只能有一個門工作，其他門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和VCC之間應(yīng)接負載電阻RL。輸出端所接負載，不能超過規(guī)定的扇出系數(shù)。CMOS電路輸出端不允許直接與電源VDD或與地(VSS)相連。二、輸出端的連接

TTL集成門電路使用時，對于閑置輸入端(不用的輸入端)一般不得懸空，主要是防止干擾信號從懸空輸入端引入電路，使電路工作不可靠。對于閑置輸入端的處理以不改變電路邏輯狀態(tài)及工作穩(wěn)定為原則。

三、閑置輸入端的處理并聯(lián)使用剪斷或懸空直接接地注：

CMOS電路的閑置輸入端絕對不允許懸空對74系列的TTL電路，輸入的高電平不小于2.4V，低電平不大于0.8V。當輸出高電平時，輸出端不能碰地，否則會因電流過大而燒壞；輸出低電平時，輸出端不能碰電源VCC，同樣也會將TTL門電路燒壞。不同系列集成門電路在同一系列中使用時，由于它們使用的電源電壓、輸入/輸出電平的高低不同，因此需加電平轉(zhuǎn)換電路。四、調(diào)試中應(yīng)注意的問題1.若它們的電源電壓相同(VDD=VCC=5V)，則電源可直接連接，但由于TTL電路輸出高電平為3.4V，而CMOS電路要求輸入高電平為3.5V，因此可在TTL電2.5

集成門電路的實踐應(yīng)用2.5.1接口電路

一、當TTL門電路的輸出端與CMOS門電路的輸入端連接時路的輸出端與電源之間接一個電阻RL以提高TTL電路的輸出電平，如圖(a)所示。2.若CMOS電路的電源VDD高于TTL電路的電源VCC，要選用具有電平偏移功能的CMOS電路，如CC4049。其輸入端兼容TTL電路電平，而其輸出端為CMOS電路電平，如圖(b)所示。3.TTL電路也可以采用OC門作為CMOS電路的驅(qū)動門，只要將OC門的外接電阻RL接到CMOS電路的電源VDD上即可，如圖(c)所示。

若它們的電源電壓相同，可以直接連接。但CMOS電路的驅(qū)動電流較小，而TTL電路的輸入短路電流較大。當CMOS電路輸出低電平時，不能承受這樣大的灌電流，因此可采用電平轉(zhuǎn)換器作為緩沖驅(qū)動，如圖(a)、(b)所示。另外，也可采用漏極開路的驅(qū)動器，如圖(c)所示。CD40107電路可驅(qū)動10個TTL電路負載。二、CMOS門電路的輸出端與TTL門電路的輸入端連接2.5.2集成門電路的實踐應(yīng)用一、電路功能分析

TTL與非門組成圖所示的電路。試測定該電路的功能，結(jié)果填入真值表中。例2-1

利用組合邏輯進行汽車警告蜂鳴器的設(shè)計。警告蜂鳴器的觸發(fā)規(guī)則如下：若“前大燈亮起且駕駛員車門打開”或者“鑰匙處于點火位置且車門打開”，則觸發(fā)蜂鳴器。解：汽車警告蜂鳴器的邏輯功能可用圖表示。

則表達式可以寫成：F=AD+CD二、實踐應(yīng)用或者寫成：F=D(A+C)

可以僅使用兩個邏輯門來實現(xiàn)汽車警告蜂鳴器。

其簡化的邏輯電路如下圖所示。1.直觀檢查6.斷開反饋線檢查2.測量電阻7.改變輸入狀態(tài)，觀察輸出狀態(tài)3.靜態(tài)測量4.部件替代5.逐級跟蹤檢查2.6

故障診斷2.6.1與門和或門的故障

一、故障檢查

當與門輸入端開路相當于高電平時，輸出將取決于另一個輸入端的信號。例如，若一個2輸入與門有一個開路輸入（高電平），另一輸入端接入數(shù)字波形，則其輸出類似于輸入的數(shù)字波形，如圖(a)所示。當或門輸入端開路相當于高電平時，無論另一個輸入是什么，其輸出將持續(xù)高電平。例如，若一個2輸入或門有一個開路輸入（高電平）。另一輸入端接如數(shù)字波形，則其輸出總是高電平，如圖(b)所示。二、輸入端開路