![EDA技術(shù)項目教程-基于VHDL與FPGA 課件 項目1 數(shù)據(jù)比較器的設(shè)計與實現(xiàn)_第1頁](http://file4.renrendoc.com/view7/M00/30/31/wKhkGWcZwyKAH6G2AAEdC7GlEik409.jpg)
![EDA技術(shù)項目教程-基于VHDL與FPGA 課件 項目1 數(shù)據(jù)比較器的設(shè)計與實現(xiàn)_第2頁](http://file4.renrendoc.com/view7/M00/30/31/wKhkGWcZwyKAH6G2AAEdC7GlEik4092.jpg)
![EDA技術(shù)項目教程-基于VHDL與FPGA 課件 項目1 數(shù)據(jù)比較器的設(shè)計與實現(xiàn)_第3頁](http://file4.renrendoc.com/view7/M00/30/31/wKhkGWcZwyKAH6G2AAEdC7GlEik4093.jpg)
![EDA技術(shù)項目教程-基于VHDL與FPGA 課件 項目1 數(shù)據(jù)比較器的設(shè)計與實現(xiàn)_第4頁](http://file4.renrendoc.com/view7/M00/30/31/wKhkGWcZwyKAH6G2AAEdC7GlEik4094.jpg)
![EDA技術(shù)項目教程-基于VHDL與FPGA 課件 項目1 數(shù)據(jù)比較器的設(shè)計與實現(xiàn)_第5頁](http://file4.renrendoc.com/view7/M00/30/31/wKhkGWcZwyKAH6G2AAEdC7GlEik4095.jpg)
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
EDA項目教程
——基于VHDL與FPGA主編:于潤偉本章要點
可編程邏輯器件QuartusⅡ軟件的圖形輸入方式QuartusⅡ軟件LPM宏單元庫項目2數(shù)據(jù)運算器的設(shè)計與實現(xiàn)2.1可編程邏輯器件20世紀(jì)70年代中期,出現(xiàn)了可編程邏輯陣列(ProgrammableLogicArray,PLA)器件20世紀(jì)70年代末期,出現(xiàn)了可編程陣列邏輯(ProgrammableArrayLogic,PAL)器件20世紀(jì)80年代初期,Lattice公司最先發(fā)明了通用陣列邏輯(GenericArrayLogic,GAL)20世紀(jì)80年代中期,Altera公司(已被Intel收購)推出了可擦除可編程邏輯器件(ErasablePLD,EPLD)現(xiàn)場可編程門陣列(FPGA)是Xilinx公司(已被AMD收購)在1985年首家推出的20世紀(jì)80年代末期,復(fù)雜可編程邏輯器件(CPLD)由Lattice公司提出20世紀(jì)末期,出現(xiàn)了片上可編程系統(tǒng)SOPC器件1.早期PLD的編程工藝
早期PLD主要包括可編程邏輯陣列(PLA)、可編程陣列邏輯(PAL)和通用陣列邏輯(GAL)。采用熔絲編程工藝,其原理是在器件可以編程的互連節(jié)點上設(shè)置有相應(yīng)的熔絲。在編程時,對需要去除連接的節(jié)點上通以編程電流燒掉熔絲,而需要保持連接的節(jié)點則不通電保留熔絲,編程結(jié)束后器件內(nèi)熔絲的分布情況就決定了器件邏輯功能。
早期的PLD只允許編程一次,不利于設(shè)計調(diào)試與修改。但是,其抗干擾能力強、工作速度快,集成度與可靠性都很高,并且價格相對低廉。2.1.2編程工藝(1)EPROM:采用浮柵編程技術(shù),在斷電時存儲的數(shù)據(jù)不會丟失,保存10年,其電荷損失不大于10%。擦除EPROM時,需要將器件放在紫外線或X射線下照射10~20分鐘。其缺點是擦除時間較長,且需要專門的器件。(2)EEPROM:采用隧道浮柵編程技術(shù),其編程和擦除都是通過在MOS管的漏極和控制柵上,加一定幅度和極性的電脈沖實現(xiàn),不需要紫外線照射。EEPROM的擦除和寫入都是逐點進行的,對每一個點先擦后寫,需要花費一定的時間。與EPROM相比,具有擦除方便、速度快的優(yōu)點,因而受到用戶的歡迎。(3)FlashROM:采用沒有隧道的浮柵編程技術(shù),柵極靠襯底較近,是E2PROM編程器件的改進型。擦寫過程與EEPROM基本一致,但擦除不是逐點進行,而是一次全部擦除,然后再逐點改寫,所以其速度比E2PROM編程器件還要快。2.CPLD的編程工藝(1)反熔絲(Antifuse)
反熔絲技術(shù)是通過擊穿介質(zhì)達到連通線路的目的。(2)靜態(tài)存儲器(SRAM)
每個連接點用一個靜態(tài)觸發(fā)器控制的開關(guān)代替熔絲,當(dāng)觸發(fā)器被置1時,開關(guān)接通;置0時,開關(guān)斷開。在系統(tǒng)不加電時,編程數(shù)據(jù)存儲在片外的E2PROM器件、FlashROM器件、硬盤或軟盤中。在系統(tǒng)上電時,把這些編程數(shù)據(jù)立即寫入到FPGA中,從而實現(xiàn)對FPGA的動態(tài)配置;系統(tǒng)掉電時,片內(nèi)的編程數(shù)據(jù)將全部丟失。3.FPGA的編程工藝1.邏輯資源量的選擇2.芯片速度的選擇3.器件功耗的選擇2.1.3器件的選用(1)FPGA是“時序豐富”型的,更適合于完成時序邏輯,CPLD是“邏輯豐富”型的,更適合于完成各種算法和組合邏輯,即FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。(2)FPGA主要通過改變內(nèi)部連線的布線來編程,CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程。又由于CPLD有專用連線連接宏單元,信號到每個宏單元的延時相同并且延時最短,所以CPLD比FPGA有較大的時間可預(yù)測性,可以預(yù)測管腳到管腳的最大延遲時間。(3)CPLD主要是基于E2PROM或FlashROM存儲器編程,其優(yōu)點是在系統(tǒng)斷電后,編程信息不丟失,且無需外部存儲器芯片,使用簡單。FPGA大部分是基于SRAM編程,其優(yōu)點是可進行任意次數(shù)的編程,其缺點是編程信息需存放在外部存儲器上,每次上電時,需從器件的外部存儲器或計算機中將編程數(shù)據(jù)寫入SRAM。4.FPGA與CPLD應(yīng)用比較2.2.1半加器
只考慮兩個加數(shù)本身的相加,不考慮來自低位的進位,這樣的加法運算稱為半加,實現(xiàn)這種運算的邏輯電路稱為半加器。半加器可對兩個一位二進制數(shù)進行加法運算,同時產(chǎn)生進位。1.題目要求
利用QuartusⅡ軟件的圖形輸入方式,
設(shè)計一位二進制半加器,完成編譯和波形仿真后,下載到實驗平臺驗證電路功能。2.電路設(shè)計
設(shè)半加器的輸入端為A(被加數(shù))和B(加數(shù));輸出端為S(和)和C(進位)。2.2加法器的設(shè)計半加器的題目要求列出真值表
(1)在計算機的E盤,建立文件夾作為項目文件夾。(2)啟動QuartusⅡ,單擊【CreateaNewProject】按鈕打開新項目建立向?qū)?,也可以單擊菜單File→New→NewQuartusIIProject,在新項目建立向?qū)υ捒蛑蟹謩e輸入項目文件夾、項目名和頂層設(shè)計實體名。項目名為HalfAdd、頂層設(shè)計實體名也為HalfAdd。(3)由于采用圖形輸入方式,在添加文件對話框的Filename中輸入HalfAdd.bdf,然后單擊【Add】按鈕,添加該文件。(4)在器件設(shè)置對話框中,根據(jù)實驗箱或開發(fā)板上使用的器件決定選擇的芯片系列和具體元件,本書選擇CycloneⅣE系列的EP4CE10E22C8芯片。(5)單擊【Finish】按鈕,關(guān)閉新項目建立向?qū)А?.建立項目(1)編輯。單擊File→New選項,選中BlockDiagram/SchematicFile,單擊【OK】按鈕,打開圖形編輯器窗口。(2)打開圖形文件編輯窗口,根據(jù)半加器的邏輯表達式,依次輸入1個XOR(異或門)、1個AND2(與門)、2個INPUT(輸入管腳)和2個OUTPUT(輸出管腳),按照邏輯關(guān)系將其連接。4.編輯與編譯(1)單擊File→New選項,選中UniversityProgramVWF選項,單擊【OK】按鈕,建立波形輸入文件。(2)單擊Edit→SetEndTime選項,設(shè)定仿真時間為1us;單擊Edit→GridSize…選項,設(shè)定仿真時間周期為40ns。將波形文件以HalfAdd為名稱存入文件夾E:\EXAM221文件夾下。(3)雙擊波形編輯器“Name”下的空白處,打開插入管腳或總線對話框。(4)單擊該對話框的【NodeFind…】按鈕,打開管腳搜索對話框,選中Pins:all,然后單擊【list】按鈕。在下方的NodesFinder窗口中會出現(xiàn)設(shè)計項目的所有端口管腳名。5.波形仿真(5)選中輸入端口節(jié)點A、B和輸出信號節(jié)點S、C后,單擊窗口中間的方向按鈕,將管腳進入窗口右側(cè)的選擇區(qū),單擊【OK】按鈕;回到插入管腳或總線對話框,再次單擊【OK】按鈕。(6)調(diào)整波形坐標(biāo)間距后,選中輸入管腳A,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入40,單位選ns;選中輸入管腳B,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入80,單位選ns。(7)單擊菜單欄中的Simulation→RunFunctionalSimulation選項或工具欄中的
按鈕,啟動仿真。仿真結(jié)果如圖所示(1)單擊標(biāo)題欄中的Assignments→PinPlanner選項,出現(xiàn)管腳規(guī)劃窗口。(2)在Location輸入框中,雙擊鼠標(biāo),再單擊出現(xiàn)的彈出式菜單的下拉式箭頭,出現(xiàn)的下拉菜單列出所選用芯片的所有可用管腳,可根據(jù)所使用的實驗箱或開發(fā)板的管腳分配情況鎖定管腳。將輸入信號管腳鎖定為按鍵、輸出管腳鎖定為發(fā)光二極管。(3)單擊標(biāo)題欄中的Processing→StartCompilation選項,再次啟動全程編譯。編譯成功后,就可以將設(shè)計的程序下載到可編程邏輯芯片中。6.編程(4)使用電纜將計算機和實驗箱連接,接通實驗箱電源。單擊Tools→Programmer選項,在編程窗口中進行硬件配置,可選擇LPT1接口輸出的ByteBlasterMV、ByteBlasterⅡ或USB-Blaster編程器等硬件類型,編程方式選中JTAG編程方式。(5)單擊【AddFiles】按鈕,在彈出的對話框中,再打開output_files文件夾,單擊選中HalfAdd.sof文件,再單擊【Start】按鈕,即可開始對芯片編程。(6)如果建立項目時選定的芯片和實驗箱適配板上的芯片不同,下載會失敗。這時可單擊Project→Add/RemoveFilesinProject…,打開設(shè)置對話框,單擊右上角的【Device】按鈕,重新選擇器件,重新編譯,重新鎖定管腳,再次編譯后即可重新下載。輸入信號為按鍵按下輸入信號為1,按鍵指示燈亮;按鍵抬起輸入信號為0,按鍵指示燈暗。輸出信號為1時,信號燈亮;輸出信號為0時,信號燈暗。測試結(jié)果如表2-2所示。7.電路測試測試結(jié)果完全正確的電路,可以生成符號元件,該元件可作為獨立的器件供其他設(shè)計項目調(diào)用?;氐綀D形編輯器窗口,單擊File→Create/Update→CreateSymbolFilesforCurrentFile選項,在彈出的對話框中將此符號文件按默認(rèn)名稱(即HalfAdd)保存,擴展名為.bsf。8.生成符號元件不僅考慮兩個一位二進制數(shù)的相加,而且還考慮來自低位進位的運算電路,稱為全加器。全加器有3個輸入端、2個輸出端。1.題目要求
利用QuartusⅡ軟件的圖形輸入方式,設(shè)計一位二進制全加器,完成編譯和波形仿真后,下載到實驗平臺驗證電路功能。2.電路設(shè)計
設(shè)全加器的輸入端為A(被加數(shù))、B(加數(shù))、Ci(低位進位);輸出端為S(和)和Co(進位)。2.2.2全加器根據(jù)全加器的題目要求列出真值表(1)在計算機的E盤,建立文件夾作為項目文件夾。(2)啟動QuartusⅡ,單擊【CreateaNewProject】按鈕打開新項目建立向?qū)?,也可以單擊菜單File→New→NewQuartusIIProject,在新項目建立向?qū)υ捒蛑蟹謩e輸入項目文件夾、項目名和頂層設(shè)計實體名。項目名為ComAdd、頂層設(shè)計實體名也為ComAdd。(3)由于采用圖形輸入方式,在添加文件對話框的Filename中輸入ComAdd.bdf,然后單擊【Add】按鈕,添加該文件。(4)在器件設(shè)置對話框中,根據(jù)實驗箱或開發(fā)板上使用的器件決定選擇的芯片系列和具體元件,本書選擇CycloneⅣE系列的EP4CE10E22C8芯片。(5)單擊【Finish】按鈕,關(guān)閉新項目建立向?qū)А?.建立項目4.編輯與編譯(1)編輯。單擊File→New選項,選中BlockDiagram/SchematicFile,單擊【OK】按鈕,打開圖形編輯器窗口。(2)打開圖形文件編輯窗口,依次輸入2個XOR(異或門)、3個AND2(與門)、1個OR3(或門)、3個INPUT(輸入管腳)和2個OUTPUT(輸出管腳),按照邏輯關(guān)系將其連接(1)單擊File→New選項,選中UniversityProgramVWF選項,單擊【OK】按鈕,建立波形輸入文件。(2)單擊Edit→SetEndTime選項,設(shè)定仿真時間為1us;單擊Edit→GridSize…選項,設(shè)定仿真時間周期為40ns。將波形文件以ComAdd為名稱存入文件夾E:\EXAM222文件夾下。(3)雙擊波形編輯器“Name”下的空白處,打開插入管腳或總線對話框。(4)單擊該對話框的【NodeFind…】按鈕,打開管腳搜索對話框,選中Pins:all,然后單擊【list】按鈕。在下方的NodesFinder窗口中會出現(xiàn)設(shè)計項目的所有端口管腳名。5.波形仿真(5)選中輸入端口節(jié)點A、B、Ci和輸出信號節(jié)點S、Co后,單擊窗口中間的方向按鈕,將管腳進入窗口右側(cè)的選擇區(qū),單擊【OK】按鈕;回到插入管腳或總線對話框,再次單擊【OK】按鈕。(6)調(diào)整波形坐標(biāo)間距后,選中輸入管腳A,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入80,單位選ns;選中輸入管腳B,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入160,單位選ns;選中輸入管腳Ci,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入320,單位選ns。(7)單擊菜單欄中的Simulation→RunFunctionalSimulation選項或工具欄中的
按鈕,啟動仿真。使用調(diào)整焦距工具調(diào)整波形坐標(biāo)間距,仿真結(jié)果如圖2-6所示1)單擊標(biāo)題欄中的Assignments→PinPlanner選項,出現(xiàn)管腳規(guī)劃窗口。(2)在Location輸入框中,雙擊鼠標(biāo),再單擊出現(xiàn)的彈出式菜單的下拉式箭頭,出現(xiàn)的下拉菜單列出所選用芯片的所有可用管腳,可根據(jù)所使用的實驗箱或開發(fā)板的管腳分配情況鎖定管腳。將輸入信號管腳鎖定為按鍵、輸出管腳鎖定為發(fā)光二極管。(3)單擊標(biāo)題欄中的Processing→StartCompilation選項,再次啟動全程編譯。編譯成功后,就可以將設(shè)計的程序下載到可編程邏輯芯片中。6.編程(4)使用電纜將計算機和實驗箱連接,接通實驗箱電源。單擊Tools→Programmer選項,在編程窗口中進行硬件配置,可選擇USB-Blaster編程器等硬件類型,編程方式選中JTAG編程方式。(5)單擊【AddFiles】按鈕,在彈出的對話框中,再打開output_files文件夾,單擊選中ComAdd.sof文件,再單擊【Start】按鈕,即可開始對芯片編程。(6)如果建立項目時選定的芯片和實驗箱適配板上的芯片不同,下載會失敗。這時可單擊Project→Add/RemoveFilesinProject…,打開設(shè)置對話框,單擊右上角的【Device】按鈕,重新選擇器件,重新編譯,重新鎖定管腳,再次編譯后即可重新下載。輸入信號為按鍵按下輸入信號為1,按鍵指示燈亮;按鍵抬起輸入信號為0,按鍵指示燈暗。輸出信號為1時,信號燈亮;輸出信號為0時,信號燈暗。7.電路測試測試結(jié)果完全正確的電路,可以生成符號元件,該元件可作為獨立的器件供其他設(shè)計項目調(diào)用?;氐綀D形編輯器窗口,單擊File→Create/Update→CreateSymbolFilesforCurrentFile選項,在彈出的對話框中將此符號文件按默認(rèn)名稱(即ComAdd)保存,擴展名為.bsf。8.生成符號元件四位加法器是可以對2個四位二進制數(shù)進行加法運算,并考慮來自低位的進位。1.題目要求
利用QuartusⅡ軟件的圖形輸入方式,設(shè)計四位加法器,完成編譯和波形仿真后,下載到實驗平臺驗證電路功能。2.電路設(shè)計
四位加法器可以在半加器和全加器的基礎(chǔ)上進行,利用1個半加器和3個全加器分別運算四位二進制數(shù)的每個數(shù)位。其應(yīng)具備的管腳為輸入端:A[3..0]、B[3..0];輸出端:S[3..0]、Bit(Bit=1代表進位)。2.2.3四位加法器(1)在計算機的E盤,建立文件夾作為項目文件夾。(2)啟動QuartusⅡ,單擊【CreateaNewProject】按鈕打開新項目建立向?qū)?,也可以單擊菜單File→New→NewQuartusIIProject,在新項目建立向?qū)υ捒蛑蟹謩e輸入項目文件夾、項目名和頂層設(shè)計實體名,項目名為FCAdd、頂層設(shè)計實體名也為FCAdd。(3)采用圖形輸入方式,在添加文件對話框的Filename中輸入FCAdd.bdf,然后單擊【Add】按鈕,添加該文件。3.建立項目(4)由于需要使用先前生成的半加器元件HalfAdd.bsf和全加器元件ComAdd.bsf,可單擊添加文件對話框的Filename右側(cè)的按鈕,找到HalfAdd.bdf,單擊【Add】按鈕添加該文件;再找到的ComAdd.bdf,再次單擊【Add】按鈕,添加該文件。(5)在器件設(shè)置對話框中,根據(jù)實驗箱或開發(fā)板上使用的器件決定選擇的芯片系列和具體元件,本書選擇CycloneⅣE系列的EP4CE10E22C8芯片。(6)單擊【Finish】按鈕,關(guān)閉新項目建立向?qū)А#?)編輯。單擊File→New選項,選中BlockDiagram/SchematicFile,單擊【OK】按鈕,打開圖形編輯器窗口。(2)雙擊圖形文件編輯窗口的編輯區(qū),打開元件輸入對話框。單擊元件輸入對話框中Name輸入框右側(cè)按鈕,在彈出的“打開”對話框選擇HalfAdd.bsf文件;再選擇ComAdd.bsf文件,并復(fù)制成3個,再依次輸入2個INPUT(輸入管腳)和2個OUTPUT(輸出管腳)。4.編輯與編譯(3)命名節(jié)點線:選中與總線連接的節(jié)點線(在線上單擊),即可輸入節(jié)點線名稱,但需要注意連接信號輸入、輸出端的節(jié)點線,其名稱要與相應(yīng)管腳的名稱對應(yīng)。例如與管腳A[3..0]相連的4條節(jié)點線分別命名為A[0]、A[1]、A[2]、A[3],不同的節(jié)點線名代表總線的數(shù)據(jù)分配關(guān)系。還要注意輸入的節(jié)點線名稱的顏色與節(jié)點線的顏色必須相同,不同就是沒有選中,需要重新做。(4)更改連線類型:選中連線單擊右鍵,在彈出的下拉菜單中選擇BusLine(總線)或NodeLine(節(jié)點線)選項。傳送兩個以上信號時,必須選用總線。(1)單擊File→New選項,選中UniversityProgramVWF選項,單擊【OK】按鈕,建立波形輸入文件。(2)單擊Edit→SetEndTime選項,設(shè)定仿真時間為1us;單擊Edit→GridSize…選項,設(shè)定仿真時間周期為40ns。將波形文件以HalfAdd為名稱存入文件夾當(dāng)前文件夾下。(3)雙擊波形編輯器“Name”下的空白處,打開插入管腳或總線對話框。(4)單擊該對話框的【NodeFind…】按鈕,打開管腳搜索對話框,選中Pins:all,然后單擊【list】按鈕。在下方的NodesFinder窗口中會出現(xiàn)設(shè)計項目的所有端口管腳名。5.波形仿真(5)選中輸入端口節(jié)點A、B和輸出信號節(jié)點S、Bit后,單擊窗口中間的方向按鈕,將管腳進入窗口右側(cè)的選擇區(qū),單擊【OK】按鈕;回到插入管腳或總線對話框,再次單擊【OK】按鈕。(6)調(diào)整波形坐標(biāo)間距后,選中輸入管腳A,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入80,單位選ns;選中輸入管腳B,單擊波形編輯按鈕
,并在Startvalue輸入框內(nèi)輸入“0101”,在Countevery輸入框內(nèi)輸入80,單位選ns。(7)單擊菜單欄中的Simulation→RunFunctionalSimulation選項或工具欄中的
按鈕,啟動仿真。使用調(diào)整焦距工具調(diào)整波形坐標(biāo)間距,仿真結(jié)果如圖所示(1)單擊Assignments→AssignmentsEditor選項,出現(xiàn)配置編輯器窗口,單擊Category輸入框右側(cè)的下拉按鈕,從中選擇Pin選項,根據(jù)使用實驗箱的具體情況鎖定管腳。注意:多位管腳需要按位鎖定,例如管腳A需要分別鎖定A[3]、A[2]、A[1]、A[0],不要鎖定A。管腳B、S與A的處理相同。(2)再次編譯成功后,就可以將鎖定的管腳信息加入到設(shè)計文件中。(3)使用電纜將計算機和實驗箱連接,接通實驗箱電源。單擊Tools→Programmer選項,編程方式選中JTAG編程方式。(4)在編程窗口中,單擊選中FCAdd.sof文件,再單擊【Start】按鈕,即可開始對芯片編程。6.編程輸入信號A(例如1001)和B(例如0101),輸出信號S應(yīng)該為1110、輸出信號Bit應(yīng)該為0(表示沒有進位);改變A和B,再觀察輸出信號S和Bit。7.電路測試LPM(LibraryParameterizedModules)即參數(shù)化的宏功能模塊庫。應(yīng)用這些功能模塊庫可以大大提高IC設(shè)計的效率。調(diào)用LPM庫函數(shù)非常方便,既可以在圖形輸入法中直接調(diào)用,也可以在HDL源文件中調(diào)用。2.3.1乘法器的設(shè)計1.題目要求
利用QuartusⅡ軟件的圖形輸入方式,設(shè)計一個能實現(xiàn)3位二進制數(shù)和4位二進制數(shù)乘法運算的電路,完成編譯和波形仿真后,下載到實驗平臺驗證電路功能。2.電路設(shè)計
使用LPM庫函數(shù)實現(xiàn)。2.3LPM宏單元庫(1)在計算機的E盤,建立文件夾作為項目文件夾。(2)啟動QuartusⅡ,單擊【CreateaNewProject】按鈕打開新項目建立向?qū)В部梢詥螕舨藛蜦ile→New→NewQuartusIIProject,在新項目建立向?qū)υ捒蛑蟹謩e輸入項目文件夾、項目名和頂層設(shè)計實體名。項目名為EXMULT、頂層設(shè)計實體名也為EXMULT。(3)由于采用圖形輸入方式,在添加文件對話框的Filename中輸入EXMULT.bdf,然后單擊【Add】按鈕,添加該文件。(4)在器件設(shè)置對話框中,根據(jù)實驗箱或開發(fā)板上使用的器件決定選擇的芯片系列和具體元件,本書選擇CycloneⅣE系列的EP4CE10E22C8芯片。(5)單擊【Finish】按鈕,關(guān)閉新項目建立向?qū)А?.建立項目(1)雙擊圖形編輯窗口右側(cè)的Library→BasicFunctions→Arithmetic→LPM_MULT,打開保存IP變量對話框,如圖所示。4.生成乘法運算模塊(2)單擊【OK】按鈕。在彈出的MegaWizardPlug_1對話框中按照題意,被乘數(shù)是3位、乘數(shù)是4位,乘積是7位。如圖所示。(3)單擊【Next】按鈕。彈出MegaWizardPlug_2對話框,從上到下依次為乘數(shù)是否設(shè)置為常數(shù)(以及常數(shù)值)、乘運算的類型(無符號或有符號)、乘運算的實現(xiàn)方式(缺省、部分器件自帶的乘法電路、邏輯單元)。(4)單擊【Next】按鈕。彈出MegaWizardPlug_3對話框,上一條為是否使用流水線功能,如使用可以需要設(shè)置時鐘、復(fù)位端和使能端;下一條為優(yōu)化方式,可選(缺省、面積和速度)。(5)單擊【Next】按鈕。彈出MegaWizardPlug_4對話框,確定仿真模式。(6)單擊【Next】按鈕。彈出MegaWizardPlug_5對話框,確定生成文件的類型。(7)單擊【Finish】按鈕。彈出QuartusⅡIPFiles對話框。5.編輯與編譯(1)編輯。單擊File→New選項,選中BlockDiagram/SchematicFile,單擊【OK】按鈕,打開圖形編輯器窗口。(2)雙擊圖形文件編輯窗口的編輯區(qū),打開元件輸入對話框。單擊元件輸入對話框中Name輸入框右側(cè)按鈕,在彈出的“打開”對話框選擇MULT.bsf文件,再依次輸入2個INPUT(輸入管腳)和1個OUTPUT(輸出管腳)。(1)單擊File→New選項,選中UniversityProgramVWF選項,單擊【OK】按鈕,建立波形輸入文件。(2)單擊Edit→SetEndTime選項,設(shè)定仿真時間為2us;單擊Edit→GridSize…選項,設(shè)定仿真時間周期為100ns。將波形文件以EXMULT為名稱存入文件夾當(dāng)前文件夾下。(3)雙擊波形編輯器“Name”下的空白處,打開插入管腳或總線對話框。(4)單擊該對話框的【NodeFind…】按鈕,打開管腳搜索對話框,選中Pins:all,然后單擊【list】按鈕。在下方的NodesFinder窗口中會出現(xiàn)設(shè)計項目的所有端口管腳名。(5)選中輸入端口節(jié)點A、B和輸出信號節(jié)點S后,單擊窗口中間的方向按鈕,將管腳進入窗口右側(cè)的選擇區(qū),單擊【OK】按鈕;回到插入管腳或總線對話框,再次單擊【OK】按鈕。6.波形仿真(6)調(diào)整波形坐標(biāo)間距后,選中輸入管腳A,在管腳名右側(cè)的B000(取值)上雙擊,打開管腳參數(shù)對話框,將其設(shè)置為UnsignedDecimal(無符號十進制)(7)單擊【OK】按鈕。選中輸入管腳A,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入100,單位選ns;選中輸入管腳B,單擊波形編輯按鈕
,并在Countevery輸入框內(nèi)輸入200,單位選ns;選中輸出管腳S,在管腳名右側(cè)的B0000000(取值)上雙擊,打開管腳參數(shù)對話框,將其設(shè)置為UnsignedDecimal(無符號十進制)。
(8)單擊菜單欄中的Simulation→RunFunctionalSimulation選項或工具欄中的
按鈕,啟動仿真。使用調(diào)整焦距工具調(diào)整波形坐標(biāo)間距。(1)單擊標(biāo)題欄中的Assignments→PinPlanner選項,出現(xiàn)管腳規(guī)劃窗口。(2)在Location輸入框中,雙擊鼠標(biāo),再單擊出現(xiàn)的彈出式菜單的下拉式箭頭,出現(xiàn)的下拉菜單列出所選用芯片的所有可用管腳,可根據(jù)所使用的實驗箱或開發(fā)板的管腳分配情況鎖定管腳。將輸入信號管腳鎖定為按鍵、輸出管腳鎖定為發(fā)光二極管。(3)單擊標(biāo)題欄中的Processing→StartCompilation選項,再次啟動全程編譯。編譯成功后,就可以將設(shè)計的程序下載到可編程邏輯芯片中。7.編程(4)使用電纜將計算機和實驗箱連接,接通實驗箱電源。單擊Tools→Programmer選項,在編程窗口中進行硬件配置,可選擇LPT1接口輸出的ByteBlasterMV、ByteBlasterⅡ或USB-Blaster編程器等硬件類型,編程方式選中JTAG編程方式。(5)單擊【AddFiles】按鈕,在彈出的對話框中,再打開output_files文件夾,單擊選中EXMULT.sof文件,再單擊【Start】按鈕,即可開始對芯片編程。(6)如果建立項目時選定的芯片和實驗箱適配板上的芯片不同,下載會失敗。這時可單擊Project→Add/RemoveFilesinProject…,打開設(shè)置對話框,單擊右上角的【Device】按鈕,重新選擇器件,重新編譯,重新鎖定管腳,再次編譯后即可重新下載。按照二進制乘法運算規(guī)則驗證電路。例如輸入信號A為“101”(十進制數(shù)字5)、輸入信號B為“1011”(十進制數(shù)字11),輸出信號應(yīng)該為“0110111”(十進制數(shù)字55)。測試時注意二進制數(shù)字的高、低位的排列順序。8.電路測試1.題目要求
利用QuartusⅡ軟件的圖形輸入方式,設(shè)計一個能實現(xiàn)4位二進制數(shù)和十進制常數(shù)(數(shù)值=3)的除法運算的電路,完成編譯和波形仿真后,下載到實驗平臺驗證電路功能。2.電路設(shè)計
使用LPM庫函數(shù)實現(xiàn)。3.建立項目(1)在計算機的E盤,建立文件夾作為項目文件夾。2.3.2除法器的設(shè)計(2)啟動QuartusⅡ,單擊【CreateaNewProject】按鈕打開新項目建立向?qū)?,也可以單擊菜單File→New→NewQuartusIIProject,在新項目建立向?qū)υ捒蛑蟹謩e輸入項目文件夾、項目名和頂層設(shè)計實體名。項目名為EXMULT、頂層設(shè)計實體名也為EXDID。(3)由于采用圖形輸入方式,在添加文件對話框的Filename中輸入EXDID.bdf,然后單擊【Add】按鈕,添加該文件。(4)在器件設(shè)置對話框中,根據(jù)實驗箱或開發(fā)板上使用的器件決定選擇的芯片系列和具體元件,本書選擇CycloneⅣE系列的EP4CE10E22C8芯片。(5)單擊【Finish】按鈕,關(guān)閉新項目建立向?qū)?。?)雙擊圖形編輯窗口右側(cè)的Library→BasicFunctions→Arithmetic→LPM_DIVIDE,打開保存IP變量對話框。4.生成除法運算模塊(2)單擊【OK】按鈕。在彈出的MegaWizardPlug_1對話框中按照題意,被除數(shù)是4位、除數(shù)是2位,商是4位、余數(shù)是2位。(3)單擊【Next】按鈕。彈出MegaWizardPlug_2對話框,上一條為是否使用流水線功能,如使用可以需要設(shè)置時鐘、復(fù)位端和使能端;左下一條為優(yōu)化方式,可選(缺省、面積和速度)、右下一條為是否總是返回正的余數(shù)。(4)單擊【Next】按鈕。彈出MegaWizardPlug_3對話框,確定仿真模式。(5)單擊【Next】按鈕。彈出MegaWizardPlug_4對話框,確定生成文件的類型,單擊單選按鈕DIV.bsf。(6)單擊【Finish】按鈕。彈出QuartusⅡIPFiles對話框。5.生成常數(shù)模塊(1)雙擊圖形編輯窗口右側(cè)的Library→BasicFunctions→Miscellaneous→LPM_CONSTANT,打開保存IP變量對話框.(2)單擊【OK】按鈕。在彈出的MegaWizardPlug_1對話框中按照題意,除數(shù)是十進制數(shù)字3,數(shù)據(jù)寬帶2bits。(1)編輯。單擊File→New選項,選中BlockDiagram/SchematicFile,單擊【OK】按鈕,打開圖形編輯器窗口。(2)雙擊圖形文件編輯窗口的編輯區(qū),打開元件輸入對話框。單擊元件輸入對話框中Name輸入框右側(cè)按鈕,在彈出的“打開”對話框選擇DIV.bsf;同樣添加CON3.bsf文件;再依次輸入1個INPUT(輸入管腳)和2個OUTPUT(輸出管腳)。6.編輯與編譯(1)單擊File→New選項,選中UniversityProgramVWF選項,單擊【OK】按鈕,建立波形輸入文件。(2)單擊Edit→SetEndTime選項,設(shè)定仿真時間為2us;單擊Edit→GridSize…選項,設(shè)定仿真時間周期為100ns。將波形文件以EXDID為名稱存入文件夾E:\EXAM232文件夾下。(3)雙擊波形編輯
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025年度化糞池清污及無害化處理技術(shù)服務(wù)合同范本
- 2025年度智慧城市建設(shè)股權(quán)收購與增資協(xié)議
- 2024電信行業(yè)分析報告
- 2025年度智慧家居系統(tǒng)簡單勞務(wù)承包合同樣本
- 2025年度建筑工程勞務(wù)分包合同風(fēng)險預(yù)警范本
- 2025年智能輸電系統(tǒng)項目評估報告
- 裝修 鑒定申請書
- 2025年度城市綠化結(jié)對共建合作協(xié)議范本
- 助學(xué)金申請書1500字左右
- 2025年度旱廁改造與農(nóng)村人居環(huán)境整治合同
- 江蘇農(nóng)牧科技職業(yè)學(xué)院單招《職業(yè)技能測試》參考試題庫(含答案)
- VDA6.3 2023過程審核教材
- 高職應(yīng)用語文教程(第二版)教案 3管晏列傳
- 高中物理《光電效應(yīng)》
- 烹飪實訓(xùn)室安全隱患分析報告
- 《金屬加工的基礎(chǔ)》課件
- 運輸行業(yè)春節(jié)安全生產(chǎn)培訓(xùn) 文明駕駛保平安
- 體驗式沙盤-收獲季節(jié)
- 找人辦事協(xié)議
- 老年護理陪護培訓(xùn)課件
- 醬香型白酒工廠設(shè)計
評論
0/150
提交評論