期中包括實(shí)驗(yàn)工程代碼用到等選擇章-存儲(chǔ)系統(tǒng)

第3章存儲(chǔ)系統(tǒng)3.1存儲(chǔ)器芯片分類(lèi)3.2存儲(chǔ)器的構(gòu)成3.3Cache3.4虛擬存儲(chǔ)器3.1存儲(chǔ)器芯片分類(lèi)RAM：隨機(jī)訪問(wèn)存儲(chǔ)器SRAM：靜態(tài)存儲(chǔ)器StaticrandomaccessmemoryDRAM：動(dòng)態(tài)存儲(chǔ)器DynamicrandomaccessmemoryROM：只讀存儲(chǔ)器ReadonlymemorySRAM存儲(chǔ)器芯片結(jié)構(gòu)SRAM存儲(chǔ)器芯片結(jié)構(gòu)SRAM芯片的引腳信號(hào)SRAM芯片的控制信號(hào)：ADD地址信號(hào)，在芯片手冊(cè)中通常表示為A0，A1，A2，…。CS芯片選擇，低電平時(shí)表示該芯片被選中。WE寫(xiě)允許，低電平表示寫(xiě)操作，高電平表示讀操作。Dout數(shù)據(jù)輸出信號(hào)，在芯片手冊(cè)中通常表示為D0，D1，D2，…。Din數(shù)據(jù)輸入信號(hào)。OE數(shù)據(jù)輸出允許信號(hào)。SRAM時(shí)序讀周期：地址有效

CS有效

數(shù)據(jù)輸出

CS復(fù)位

地址撤銷(xiāo)寫(xiě)周期：地址有效

CS有效

數(shù)據(jù)有效

CS復(fù)位（數(shù)據(jù)輸入）

地址撤銷(xiāo)DRAM存儲(chǔ)器芯片結(jié)構(gòu)DRAM存儲(chǔ)器芯片結(jié)構(gòu)DRAM芯片的引腳信號(hào)DRAM時(shí)序（一）讀周期：行地址有效

行地址選通

列地址有效

列地址選通

數(shù)據(jù)輸出

行選通、列選通及地址撤銷(xiāo)DRAM時(shí)序（二）寫(xiě)周期：行地址有效

行地址選通

列地址、數(shù)據(jù)有效

列地址選通

數(shù)據(jù)輸入

行選通、列選通及地址撤銷(xiāo)DRAM時(shí)序（三）刷新周期：RASonly：刷新行地址有效

RAS有效

刷新行地址和RAS撤銷(xiāo)CASbeforRAS：CAS有效

RAS有效

CAS撤銷(xiāo)

RAS撤銷(xiāo)hidden：（在訪存周期中）RAS撤銷(xiāo)

RAS有效DRAM時(shí)序（四）刷新周期：RASonly：刷新行地址有效

RAS有效

刷新行地址和RAS撤銷(xiāo)CASbeforRAS：CAS有效

RAS有效

CAS撤銷(xiāo)

RAS撤銷(xiāo)hidden：（在訪存周期中）RAS撤銷(xiāo)

RAS有效DRAM時(shí)序（五）刷新周期：RASonly：刷新行地址有效

RAS有效

刷新行地址和RAS撤銷(xiāo)CASbeforRAS：CAS有效

RAS有效

CAS撤銷(xiāo)

RAS撤銷(xiāo)hidden：（在訪存周期中）RAS撤銷(xiāo)

RAS有效RAM芯片技術(shù)FPM

DRAM(FastPageModeDRAM)EDODRAM(ExtendedDataOutputRAM)EDRAM(增強(qiáng)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)SDRAM(同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)RambusDRAMDDR與DDR2ROM存儲(chǔ)器芯片結(jié)構(gòu)ROM存儲(chǔ)器芯片結(jié)構(gòu)熔絲式ROM——

PROM可擦寫(xiě)ROM——EPROM電可擦寫(xiě)ROM——EEPROMFlash存儲(chǔ)器1transisterpercellNORtypeWordreadWordprogram（10us）Blockerase（0.5s）NANDtypePageread（10us）Pageprogram（200us）Blockerase（2ms）3.2存儲(chǔ)器的構(gòu)成位擴(kuò)展位擴(kuò)展芯片的地址線(xiàn)數(shù)：18存儲(chǔ)器的結(jié)構(gòu)256Kx32容量：1MBCPU的有效地址位數(shù)：20位字節(jié)地址每個(gè)芯片的地址范圍相同字?jǐn)U展字?jǐn)U展存儲(chǔ)器芯片引腳數(shù):18存儲(chǔ)器結(jié)構(gòu)：2Mx8CPU有效地址線(xiàn)數(shù)：21每個(gè)芯片的地址范圍不同問(wèn)題字?jǐn)U展中，求每個(gè)芯片的地址范圍字?jǐn)U展中，求整個(gè)存儲(chǔ)器的地址范圍如果用超出存儲(chǔ)器地址范圍的地址訪存，會(huì)出現(xiàn)什么情況？字位擴(kuò)展例1

某計(jì)算機(jī)的主存地址空間中，從地址0000H到3FFFH為ROM存儲(chǔ)區(qū)域，從4000H到5FFFH為保留地址區(qū)域，暫時(shí)不用，從6000H到FFFFH為RAM地址區(qū)域。RAM的控制信號(hào)為CS#和WE#，CPU的地址線(xiàn)為A15~A0，數(shù)據(jù)線(xiàn)為8位的線(xiàn)路D7~D0，控制信號(hào)有讀寫(xiě)控制R/W#和訪存請(qǐng)求MREQ#，要求：

(1)畫(huà)出地址譯碼方案。

(2)如果ROM和RAM存儲(chǔ)器芯片都采用8K×1的芯片，試畫(huà)出存儲(chǔ)器與CPU的連接圖。

(3)如果ROM存儲(chǔ)器芯片采用8K×8的芯片，RAM存儲(chǔ)器芯片采用4K×8的芯片，試畫(huà)出存儲(chǔ)器與CPU的連接圖。

(4)如果ROM存儲(chǔ)器芯片采用16K×8的芯片，RAM存儲(chǔ)器芯片采用8K×8的芯片，試畫(huà)出存儲(chǔ)器與CPU的連接圖。(1)畫(huà)出地址譯碼方案解：(1)

(2)如果ROM和RAM存儲(chǔ)器芯片都采用8K×1的芯片，試畫(huà)出存儲(chǔ)器與CPU的連接圖。解：

(2)8KB的存儲(chǔ)區(qū)域可以用8片存儲(chǔ)器芯片構(gòu)成一組實(shí)現(xiàn)。8K×1的存儲(chǔ)器芯片的地址線(xiàn)需要13條，即A12~0。(3)如果ROM存儲(chǔ)器芯片采用8K×8的芯片，RAM存儲(chǔ)器芯片采用4K×8的芯片，試畫(huà)出存儲(chǔ)器與CPU的連接圖。

解：（3）(4)如果ROM存儲(chǔ)器芯片采用16K×8的芯片，RAM存儲(chǔ)器芯片采用8K×8的芯片，試畫(huà)出存儲(chǔ)器與CPU的連接圖。例2某計(jì)算機(jī)系統(tǒng)的主存采用32位字節(jié)地址空間和64位數(shù)據(jù)線(xiàn)訪問(wèn)存儲(chǔ)器，若使用64M位的DRAM芯片組成該機(jī)所允許的最大主存空間，并采用內(nèi)存條的形式，問(wèn)：

(1)若每個(gè)內(nèi)存條為64M×32位，共需多少內(nèi)存條？

(2)每個(gè)內(nèi)存條內(nèi)共有多少片DRAM芯片？

(3)主存共需多少DRAM芯片？

(4)CPU如何有選擇地訪問(wèn)各內(nèi)存條？解：(1)主存最大空間為232=4GB，每個(gè)內(nèi)存條的容量為64×4B=256MB，主存需要的內(nèi)存條數(shù)量為4GB/256MB=16條。 (2)每個(gè)芯片的容量為8MB，內(nèi)存條需要的芯片數(shù)量為256MB/8MB=32片。

(3)

整個(gè)主存需要的內(nèi)存芯片數(shù)量是16×32=512片。

(4)由于CPU字長(zhǎng)為64位，內(nèi)存條需要進(jìn)行位擴(kuò)展，即2個(gè)32位的內(nèi)存條構(gòu)成一組64位的存儲(chǔ)單元組，16個(gè)內(nèi)存條構(gòu)成8組，為選擇這8組內(nèi)存條，CPU地址中需要用最高3位地址作為產(chǎn)生選擇信號(hào)的地址碼。例3假定計(jì)算機(jī)系統(tǒng)需要512字節(jié)RAM和512字節(jié)ROM容量。使用的RAM芯片是128×8位，ROM芯片為512×8位。RAM芯片有CS*及WE*控制端，ROM芯片有CS*控制端，CPU有地址線(xiàn)A15~A0、數(shù)據(jù)線(xiàn)D7~D0、讀寫(xiě)控制線(xiàn)RW*等，試確定各存儲(chǔ)器芯片的地址區(qū)間，指出存儲(chǔ)器以及各存儲(chǔ)器芯片需要的地址線(xiàn)數(shù)量，并畫(huà)出存儲(chǔ)器與CPU的連接圖。解：各存儲(chǔ)器芯片的地址區(qū)間：存儲(chǔ)器的總?cè)萘繛?KB，需要10條地址線(xiàn)。RAM芯片需要7條信號(hào)線(xiàn)(27=128)，ROM芯片需要9條地址線(xiàn)(29=512)。存儲(chǔ)器與CPU的連接圖CPUMREQ#A15~A0R/W#D7~D0128x8WEACSD7~D0128x8WEACSD7~D0128x8WEACSD7~D0128x8WEACSD7~D0512x8ACSD7~D03-8decodeA7A8A9A6~A0A8~A0+全譯碼與部分譯碼全譯碼所有CPU高位地址線(xiàn)均參與對(duì)存儲(chǔ)單元的譯碼尋址低位地址線(xiàn)對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址片內(nèi)譯碼高位地址線(xiàn)對(duì)存儲(chǔ)芯片的譯碼尋址片選譯碼每個(gè)存儲(chǔ)單元的地址都是唯一的不存在地址重復(fù)部分譯碼部分高位地址線(xiàn)參與對(duì)存儲(chǔ)單元的譯碼尋址存在地址段內(nèi)容重疊每個(gè)單元有多個(gè)地址字選擇與字節(jié)選擇字選擇以字為單位訪問(wèn)存儲(chǔ)器位數(shù)等于存儲(chǔ)器的字長(zhǎng)低位地址不需要字節(jié)選擇可以以字節(jié)為單位訪問(wèn)存儲(chǔ)器低位地址用于選擇字節(jié)字節(jié)選擇的實(shí)現(xiàn)A0A12-4譯碼器3.3高速緩沖存儲(chǔ)器-Cache訪存局部性規(guī)律：程序?qū)Υ鎯?chǔ)空間90%的訪問(wèn)局限于存儲(chǔ)空間10%的區(qū)域內(nèi)；而另外10%的訪問(wèn)則分布在存儲(chǔ)空間的其余90%的區(qū)域中。時(shí)間局部性：如果一個(gè)存儲(chǔ)單元被訪問(wèn)，則可能這個(gè)存儲(chǔ)單元會(huì)很快被再次訪問(wèn)。空間局部性：如果一個(gè)存儲(chǔ)單元被訪問(wèn)，則它鄰近的單元可能被很快訪問(wèn)。形成此規(guī)律的原因包括程序的順序執(zhí)行和程序的循環(huán)等。Cache根據(jù)訪存局部性規(guī)律優(yōu)化設(shè)計(jì)存儲(chǔ)系統(tǒng)，就是要求將計(jì)算機(jī)中頻繁訪問(wèn)的數(shù)據(jù)存放在速度較高的存儲(chǔ)器中，而將不頻繁訪問(wèn)的數(shù)據(jù)存放在速度較慢但價(jià)格較低的存儲(chǔ)器件中。采用層次化結(jié)構(gòu)Cache的作用是彌補(bǔ)CPU與主存儲(chǔ)器在速度上的差異。Cache是一個(gè)高速小容量的臨時(shí)存儲(chǔ)器，可以用高速的SRAM芯片實(shí)現(xiàn)，或者集成到CPU芯片的內(nèi)部。Cache的基本概念Cache中開(kāi)始時(shí)是沒(méi)有數(shù)據(jù)或程序代碼的。當(dāng)CPU訪問(wèn)存儲(chǔ)器時(shí)，從主存中讀取的數(shù)據(jù)或代碼在寫(xiě)入寄存器的同時(shí)還寫(xiě)入Cache中。此后，如果訪問(wèn)的數(shù)據(jù)或代碼已經(jīng)存在于Cache中，就可以直接從Cache中訪問(wèn)到數(shù)據(jù)或代碼，而不必再到主存中區(qū)訪問(wèn)了。這個(gè)情形稱(chēng)為Cache命中。Cache命中的統(tǒng)計(jì)概率稱(chēng)為Cache的命中率。訪問(wèn)主存的數(shù)據(jù)或代碼不存在于Cache中的情形稱(chēng)為不命中或失效，不命中的統(tǒng)計(jì)概率稱(chēng)為失效率。Cache的基本概念為了提高Cache的命中率，在將主存的數(shù)據(jù)或代碼寫(xiě)入Cache時(shí)，一般把該數(shù)據(jù)的前后相鄰的數(shù)據(jù)或代碼也一起寫(xiě)入Cache。即從主存到Cache的數(shù)據(jù)傳送是以塊為單位進(jìn)行的，這樣符合訪存的局部性規(guī)律。在Cache命中時(shí)所需要的訪問(wèn)時(shí)間稱(chēng)為命中訪問(wèn)時(shí)間。不命中時(shí)因訪問(wèn)主存而增加的訪問(wèn)時(shí)間稱(chēng)為Cache的失效訪問(wèn)時(shí)間。命中時(shí)，訪問(wèn)時(shí)間=Cache的訪問(wèn)時(shí)間=命中時(shí)間。失效時(shí)，訪問(wèn)時(shí)間=命中時(shí)間+失效訪問(wèn)時(shí)間。無(wú)論Cache是否命中，Cache都是必須訪問(wèn)的。Cache設(shè)計(jì)中需考慮的問(wèn)題地址映象主存中的塊放入Cache中的什么地方？主存地址到Cache地址的映像以塊為單位。替換策略Cache放滿(mǎn)時(shí)怎么辦？需要有一個(gè)算法將Cache中的某一塊替換出去。更新策略寫(xiě)Cache時(shí)是否寫(xiě)主存？它決定在寫(xiě)操作時(shí)，何時(shí)將數(shù)據(jù)寫(xiě)入Cache？何時(shí)寫(xiě)入主存？容量Cache的容量比主存低很多，數(shù)據(jù)塊怎么分配？Cache與內(nèi)存的地址映像直接映像一個(gè)主存塊只能映像到Cache中的唯一位置的地址映像方式全相聯(lián)映像每個(gè)主存塊都可映像到任何Cache塊的地址映像方式。組相聯(lián)映像將存儲(chǔ)空間分成若干組，每個(gè)組包含若干個(gè)數(shù)據(jù)塊。主存中的一個(gè)數(shù)據(jù)塊可以裝入Cache中同一組的任何一個(gè)塊框架。即各組之間直接映像，組內(nèi)各塊之間則是全相聯(lián)映像。替換策略及更新策略替換策略隨機(jī)法由隨機(jī)數(shù)產(chǎn)生電路產(chǎn)生一個(gè)隨機(jī)替代塊號(hào)，不符合訪存局部性規(guī)則。先進(jìn)先出法（FIFO）不符合訪存局部性規(guī)則。近期最少使用法：較好地利用了訪存局部性原理。近期最久未使用法替換策略及更新策略3.更新策略cache命中時(shí)寫(xiě)直達(dá)法寫(xiě)回法cache失效時(shí)按寫(xiě)分配法不按寫(xiě)分配法3.4虛擬存儲(chǔ)器采用虛擬存儲(chǔ)器后，實(shí)際上計(jì)算機(jī)在訪問(wèn)存儲(chǔ)器時(shí)都不是直接根據(jù)程序員指定的地址進(jìn)行的。存儲(chǔ)系統(tǒng)能夠?qū)⒊绦騿T指定的地址轉(zhuǎn)換成可在存儲(chǔ)器中訪問(wèn)的地址。程序指令生成的地址是虛擬地址（邏輯地址）經(jīng)過(guò)轉(zhuǎn)換后的地址是實(shí)際地址（物理地址）這種虛擬地址與實(shí)際地址的映射關(guān)系可在運(yùn)行過(guò)程中根據(jù)系統(tǒng)的要求動(dòng)態(tài)改變。虛擬地址不僅能映像到內(nèi)存的存儲(chǔ)空間（物理地址），也能映像到外存（磁盤(pán)）的存儲(chǔ)空間。虛擬存儲(chǔ)器的作用分隔地址空間通過(guò)將不同用戶(hù)的程序的邏輯地址空間轉(zhuǎn)換成不同的物理地址空間，系統(tǒng)可將用戶(hù)程序的存儲(chǔ)空間相互隔離，從而保護(hù)存儲(chǔ)空間。使得每個(gè)用戶(hù)進(jìn)程之間可以實(shí)現(xiàn)存儲(chǔ)空間的互相隔離和有限制的共享。解決主存的容量問(wèn)題要求在不明顯降低平均訪問(wèn)速度的前提下增加程序的訪存空間。使用磁盤(pán)（硬盤(pán)）等外存來(lái)構(gòu)成運(yùn)行中所需要的程序和數(shù)據(jù)存儲(chǔ)空間，使得虛擬地址能夠映像到磁盤(pán)的存儲(chǔ)空間。在將磁盤(pán)的存儲(chǔ)區(qū)域移到內(nèi)存中后，就使得程序能像訪問(wèn)