湖南工商大學(xué)《數(shù)字邏輯》2021-2022學(xué)年期末試卷

站名：站名：年級專業(yè)：姓名：學(xué)號：凡年級專業(yè)、姓名、學(xué)號錯寫、漏寫或字跡不清者，成績按零分記?！堋狻€…………第1頁，共1頁湖南工商大學(xué)《數(shù)字邏輯》

2021-2022學(xué)年期末試卷題號一二三總分得分批閱人一、單選題（本大題共20個小題，每小題2分，共40分．在每小題給出的四個選項(xiàng)中，只有一項(xiàng)是符合題目要求的．）1、已知一個JK觸發(fā)器的特性方程為Q*=JQ'+K'Q，當(dāng)J=1，K=1時，在時鐘脈沖作用下，觸發(fā)器實(shí)現(xiàn)什么功能？A.置0B.置1C.翻轉(zhuǎn)D.保持2、在數(shù)字電路中，若要存儲8位的數(shù)據(jù)，以下哪種存儲器件是合適的選擇？A.SRAMB.DRAMC.ROMD.以上都是3、對于一個6位的二進(jìn)制加法計(jì)數(shù)器，從0開始計(jì)數(shù)，當(dāng)計(jì)到第60個脈沖時，計(jì)數(shù)器的狀態(tài)為：A.010110B.101100C.111100D.0011004、在數(shù)字邏輯中，要用FPGA（現(xiàn)場可編程門陣列）實(shí)現(xiàn)一個復(fù)雜的邏輯功能，首先需要進(jìn)行什么操作？A.編寫代碼B.設(shè)計(jì)電路原理圖C.配置引腳D.以上都不是5、已知邏輯函數(shù)F=(A+B')(C+D')，用摩根定律展開后為？A.A'C+A'D'+B'C+B'D'B.A'C+A'D'+BC+BDC.AC'+AD'+B'C'+B'D'D.AC'+AD'+BC'+BD'6、對于一個JK觸發(fā)器，當(dāng)J=0，K=1時，在時鐘脈沖作用下，其輸出狀態(tài)為？A.置0B.置1C.保持不變D.翻轉(zhuǎn)7、在數(shù)字邏輯電路中，編碼器和譯碼器可以實(shí)現(xiàn)數(shù)字信號的編碼和解碼。一個4線-2線編碼器和一個2線-4線譯碼器連接在一起，當(dāng)編碼器輸入為特定值時，譯碼器的輸出會是什么？A.譯碼器的輸出會根據(jù)編碼器的輸入產(chǎn)生相應(yīng)的高電平輸出。B.譯碼器的輸出會根據(jù)編碼器的輸入產(chǎn)生相應(yīng)的低電平輸出。C.不確定。D.譯碼器的輸出與編碼器的輸入無關(guān)。8、在數(shù)字邏輯設(shè)計(jì)中，如何用邏輯門實(shí)現(xiàn)一個3輸入的與非門？A.可以用與門和非門組合實(shí)現(xiàn)。B.可以用或門和非門組合實(shí)現(xiàn)。C.不確定。D.與非門不能用其他邏輯門實(shí)現(xiàn)。9、在數(shù)字系統(tǒng)中，能夠?qū)⑤斎氲牟⑿袛?shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)輸出的電路是？A.計(jì)數(shù)器B.移位寄存器C.編碼器D.譯碼器10、對于一個同步時序邏輯電路，若時鐘周期為20ns，在一個時鐘周期內(nèi)，電路完成了一次狀態(tài)轉(zhuǎn)換和輸出更新，那么該電路的工作頻率是多少？A.50MHzB.20MHzC.5MHzD.2MHz11、在數(shù)字電路中，若要將一個頻率為100kHz的矩形波信號分頻為10kHz的矩形波信號，應(yīng)采用哪種計(jì)數(shù)器？A.十進(jìn)制計(jì)數(shù)器B.二進(jìn)制計(jì)數(shù)器C.八進(jìn)制計(jì)數(shù)器D.十六進(jìn)制計(jì)數(shù)器12、在數(shù)字電路中，使用譯碼器實(shí)現(xiàn)邏輯函數(shù)時，若要實(shí)現(xiàn)一個3變量的邏輯函數(shù)，至少需要幾位的譯碼器？A.2B.3C.4D.813、在一個由與非門組成的基本RS觸發(fā)器中，當(dāng)R=0，S=1時，觸發(fā)器的狀態(tài)為？A.置0B.置1C.不確定D.保持不變14、對于一個T觸發(fā)器，當(dāng)T輸入端為高電平時，在時鐘脈沖的上升沿到來時，觸發(fā)器的狀態(tài)會發(fā)生怎樣的變化？A.置0B.置1C.翻轉(zhuǎn)D.保持不變15、已知一個JK觸發(fā)器的J和K輸入端都為1，在時鐘脈沖的下降沿，觸發(fā)器的狀態(tài)會怎樣變化？A.置0B.置1C.翻轉(zhuǎn)D.保持不變16、在數(shù)字電路中，若要對一個8位的二進(jìn)制數(shù)進(jìn)行取模運(yùn)算，以下哪種方法較為可行？A.使用除法器B.通過邏輯運(yùn)算C.利用計(jì)數(shù)器D.以上都不是17、對于一個異步時序邏輯電路，與同步時序邏輯電路相比，其主要特點(diǎn)是？A.狀態(tài)轉(zhuǎn)換與時鐘脈沖同步B.狀態(tài)轉(zhuǎn)換不受時鐘脈沖控制C.電路結(jié)構(gòu)更簡單D.以上都不是18、對于一個采用正邏輯的數(shù)字系統(tǒng)，高電平表示邏輯1，低電平表示邏輯0。當(dāng)輸入信號為0110時，經(jīng)過一個非門后的輸出信號是？A.1001B.1100C.0011D.101019、在數(shù)字邏輯中，要用PAL（可編程陣列邏輯）實(shí)現(xiàn)一個3輸入3輸出的邏輯函數(shù)，需要多少個可編程的或陣列單元？A.3B.6C.9D.1820、已知一個數(shù)字系統(tǒng)采用異步復(fù)位，當(dāng)復(fù)位信號有效時，系統(tǒng)會立即進(jìn)入什么狀態(tài)？A.初始狀態(tài)B.隨機(jī)狀態(tài)C.保持當(dāng)前狀態(tài)D.不確定二、簡答題（本大題共4個小題，共40分)1、（本題10分）說明在數(shù)字邏輯設(shè)計(jì)中如何考慮功耗優(yōu)化，有哪些常見的方法可以降低電路的功耗。2、（本題10分）解釋在數(shù)字電路中如何處理數(shù)字信號的延遲補(bǔ)償，保證信號的同步。3、（本題10分）詳細(xì)闡述在移位寄存器的工作原理中，左移、右移和并行輸入輸出的操作過程和應(yīng)用場景。4、（本題10分）詳細(xì)闡述在加法器的優(yōu)化設(shè)計(jì)中，如超前進(jìn)位加法器，其工作原理和性能優(yōu)勢是什么。三、設(shè)計(jì)題