數(shù)字電子技術(shù)-Li學(xué)習(xí)通超星期末考試答案章節(jié)答案2024年

數(shù)字電子技術(shù)-Li學(xué)習(xí)通超星期末考試章節(jié)答案2024年JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器的特征方程分別為？

答案:Qn+1=J`Qn+`KQnD觸發(fā)器的特征方程Qn+1=D，而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。

答案:錯(cuò)RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。

答案:對(duì)時(shí)序邏輯電路的輸出不僅和（

）有關(guān)，而且還與（

）有關(guān)。

答案:當(dāng)前輸入;電路原來(lái)的狀態(tài)觸發(fā)器有（）個(gè)穩(wěn)態(tài)，它可存儲(chǔ)（）位二進(jìn)制數(shù)，存儲(chǔ)8位二進(jìn)制數(shù)需要（）個(gè)觸發(fā)器。

答案:2;1;8同步觸發(fā)器有哪四種時(shí)鐘信號(hào)觸發(fā)方式（）、（）、（）、（）。

答案:高電平觸發(fā);低電平觸發(fā);上升沿觸發(fā);下降沿觸發(fā)對(duì)于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=（

）。

答案:1

只具有“保持”和“計(jì)數(shù)翻轉(zhuǎn)”功能的觸發(fā)器叫(

)。

答案:T觸發(fā)器屬于組合邏輯電路的部件是（

）。

答案:編碼器4個(gè)邊沿JK觸發(fā)器,可以存儲(chǔ)(

)位二進(jìn)制數(shù)。

答案:4含有觸發(fā)器的電路屬于（

）。

答案:時(shí)序邏輯電路T觸發(fā)器中，當(dāng)T=1時(shí)，觸發(fā)器實(shí)現(xiàn)（

）功能。

答案:計(jì)數(shù)/star3/origin/0c5ce5fa393ce21a1221978be31c815f.png

答案:該電路構(gòu)成同步十進(jìn)制加法計(jì)數(shù)器。狀態(tài)圖/star3/origin/db4170c3974488568237e0e8d0cf549d.png

答案:六進(jìn)制觸發(fā)器有（

）個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要（

）個(gè)觸發(fā)器。

答案:2；兩;8時(shí)序邏輯電路的輸出不僅與（

）有關(guān)，而且還與（

）有關(guān)。

答案:輸入;電路原來(lái)的狀態(tài)一個(gè)JK觸發(fā)器有（

）個(gè)穩(wěn)態(tài)，它可存儲(chǔ)（

）

位二進(jìn)制數(shù)。

答案:2;1寄存器按照功能不同可分為移位寄存器和()寄存器。

答案:數(shù)碼用四個(gè)觸發(fā)器組成的計(jì)數(shù)器最多應(yīng)有（

）個(gè)有效狀態(tài)，若要構(gòu)成十二進(jìn)制計(jì)數(shù)器，最少用（

）個(gè)觸發(fā)器，它有（

）個(gè)無(wú)效狀態(tài)。

答案:16;4;4兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為（）位。

答案:100如果某計(jì)數(shù)器中的觸發(fā)器不是同時(shí)翻轉(zhuǎn)，這種計(jì)數(shù)器稱為（）計(jì)數(shù)器，n進(jìn)制計(jì)數(shù)器中的n表示（），最大計(jì)數(shù)值是（）。

答案:異步;計(jì)數(shù)狀態(tài)個(gè)數(shù);n-1含有觸發(fā)器的數(shù)字電路屬于（）。

答案:組合邏輯電路/star3/origin/857b32948f3c62ea9e6ab9f382a721d6.png

答案:5時(shí)序電路輸出狀態(tài)的改變(

)。

答案:與前兩項(xiàng)皆有關(guān)

/star3/origin/94402301327cf4f71908b8abbd118fd8.png

答案:6把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到()進(jìn)制計(jì)數(shù)器。

答案:20同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（）。

答案:沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制下列電路中不屬于時(shí)序電路的是（）。

答案:組合邏輯電路指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（）。

答案:移位寄存器單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成（

）比。

答案:正多諧振蕩器兩個(gè)狀態(tài)都為（

）態(tài)，施密特觸發(fā)器兩個(gè)狀態(tài)都為（

）態(tài)。

答案:暫穩(wěn);穩(wěn)單穩(wěn)態(tài)觸發(fā)器中,兩個(gè)狀態(tài)一個(gè)為（

）態(tài)，另一個(gè)為（

）態(tài).

答案:穩(wěn);暫穩(wěn)多諧振蕩器有（

）個(gè)穩(wěn)定狀態(tài)。

答案:0;0單穩(wěn)態(tài)觸發(fā)器有（）個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有（）個(gè)穩(wěn)定狀態(tài)。

答案:1;0若將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用（）。

答案:多諧振蕩器多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成（）比。

答案:正常見(jiàn)的脈沖產(chǎn)生電路有（），常見(jiàn)的脈沖整形電路有（

）。

答案:多諧振蕩器;單穩(wěn)態(tài)觸發(fā)器;施密特觸發(fā)器不用做

答案:4V多諧振蕩器可產(chǎn)生（

）。

答案:矩形脈沖多諧振蕩器有（

）。

答案:沒(méi)有穩(wěn)態(tài)/star3/origin/22c7873ffc9453f0a1e596ec97e01a93.png

答案:施密特觸發(fā)器接通電源電壓就能輸出矩形脈沖的電路是（）。

答案:多諧振蕩器555定時(shí)器不可以組成（）。

答案:JK觸發(fā)器在計(jì)算機(jī)處理的文字符號(hào)和數(shù)值的總是采用相同的編碼。

答案:錯(cuò)計(jì)算機(jī)內(nèi)部二進(jìn)制數(shù)據(jù)為（00101010），則一定不是8421BCD碼編碼的數(shù)據(jù)。

答案:對(duì)計(jì)算機(jī)內(nèi)部二進(jìn)制數(shù)據(jù)為（00101000），則其表示的數(shù)值大小一定為40。

答案:錯(cuò)計(jì)算機(jī)可以處理文字符號(hào)和數(shù)值，但在計(jì)算機(jī)內(nèi)部存在的形式都是二進(jìn)制數(shù)。

答案:對(duì)1703用8421BCD碼表示為（）。

答案:（0001011100000011）8421BCD若要表示多種取值，可采用多位二進(jìn)數(shù)數(shù)碼組合來(lái)表示，若要表示4種取值組合，則至少需要（）位二進(jìn)制數(shù)碼；若要表示14種取值組合，則至少需要（）位二進(jìn)制數(shù)碼。

答案:2;4（13.25）10=（）2

答案:1101.01（5A）H=（

）2

答案:1011010（100011）B=（

）D=（

）H=（

）8421BCD

答案:35;23;00110101二進(jìn)制數(shù)的兩個(gè)數(shù)碼為（）、（）。

答案:0;18位二進(jìn)制數(shù)最多有（）個(gè)取值組合。

答案:256（01001001）8421BCD表示的十進(jìn)制為（）。

答案:49要求僅當(dāng)A=1，B=0，C=1時(shí)，F(xiàn)輸出為0，其余組合輸入時(shí)，F(xiàn)都輸出為1。寫(xiě)出表達(dá)式，并畫(huà)出電路圖。

答案:表達(dá)式：邏輯圖：或表達(dá)式：邏輯圖：/star3/origin/f992de217fb8371e18af31ce97344bd5.png

答案:表達(dá)式：電路圖：/star3/origin/3f09984d790b8199530a24e4d5c7a225.png

答案:8;7在計(jì)算機(jī)內(nèi)部，同時(shí)傳送8位二進(jìn)制數(shù)則需要（

）根線。

答案:8/star3/origin/a198a16a4103cf0296fe288c6044ef0a.png

答案:8；010；8；111或010；1/star3/origin/d8a50a4ec722d87f884cb31a407b65cd.png

答案:0；1在正邏輯規(guī)定，（）電平表示1，（）電平表示0。

答案:高;低三個(gè)輸入變量的邏輯取值組合為（）種。

答案:8邏輯關(guān)系有五種表示方法，具體包括（

）、（）、（

）、（）和卡諾圖。

答案:真值表;表達(dá)式;邏輯圖;波形圖在邏輯運(yùn)算中，1+1=（），1·1=（），A+1=（），A·0=（）。

答案:1;1;1;0邏輯變量只有（）、（）兩種取值。

答案:0;1/star3/origin/63a190fb1468a46d32201cd4bc8bfdcc.png

答案:0/star3/origin/fa1d45edfde72e491f0bb72b7e763054.png

答案:異或OC門(mén)（集電極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。

答案:對(duì)/star3/origin/8bb96a9bdfe05ba5f4cadbd3e0f6e7ed.png

答案:流出;拉完成減法（1011）2-（101）2=（

）2完成加法（1011）2+（10）10=（

）2

答案:110;10101完成二進(jìn)制加法（1011）2+（101）2=（

）2

完成二進(jìn)制加法（1）2+（1）2=（

）2

答案:10000;10寫(xiě)出從（000）依次加1的所有3位二進(jìn)制數(shù)：

答案:001，010，011，100，101，110，111/star3/origin/c3d554ba5201ce6b618d4145a8322f1c.png

答案:流入;灌TTL或非門(mén)多余輸入端應(yīng)該（

）或者（

）。

答案:輸入低電平;與其他輸入端并聯(lián)TTL與非門(mén)多余輸入端應(yīng)該（

）或者（

）。

答案:輸入高電平;與其他輸入端并聯(lián)三態(tài)門(mén)輸出的三種狀態(tài)分別為：（

）、（

）和（

）。

答案:高電平;低電平;高阻態(tài)集電極開(kāi)路門(mén)的英文縮寫(xiě)為（

）門(mén)，工作時(shí)必須外加（

）和（

）。多個(gè)集電極開(kāi)路門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn)（

）功能。

答案:OC;上拉電阻;電源;線與TTL門(mén)電路輸出高電平VOH典型值（

）伏，輸出低電平VOL典型值（

）伏。

答案:3.6;0.3完成8421BCD碼的加法（0001，1000）8421BCD+（0001，0101）8421BCD=（

）8421BCD

答案:0011，0011完成8421BCD碼的加法（0001，1000）8421BCD+（0001，0101）8421BCD=

答案:（33）10/star3/origin/df4cc9f6f32c9c9f1d58e83e87e8aeff.png

答案:11110TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（）相當(dāng)于輸入邏輯“0”。

答案:通過(guò)電阻300Ω接地/star3/origin/48c7d1b8b439018048cc67f5fadb8520.png

答案:Y1=1，Y2=0，Y3=0在儲(chǔ)存和運(yùn)輸中，MOS集成電路應(yīng)用金屬紙（如鋁箔）包好，短路集成電路的管腳，裝入屏蔽盒內(nèi)。

答案:對(duì)CMOS傳輸門(mén)可以用來(lái)傳輸（

）信號(hào)或（）信號(hào)。

答案:模擬;數(shù)字TTL驅(qū)動(dòng)CMOS要解決的問(wèn)題是（

）。采用的辦法有（

）、（

）和（

）。

答案:提高輸出電平;利用OC門(mén);利用三極管;利用上拉電阻74LS00是（

）類型的門(mén)電路，CC4069是（

）類型的門(mén)電路。

答案:TTL;CMOSCMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)不包括（

）。

答案:高速度8-3線編碼器每一時(shí)刻只能有一個(gè)輸入端有效。

答案:錯(cuò)/star3/origin/376a59b5f58e1f7298ffcd5d82d0be78.png

答案:100/star3/origin/5ef66d298eeeee24d901797dc997520f.png

答案:11110111要對(duì)256個(gè)存貯單元進(jìn)行編址，則所需最少的地址線是（

）條。

答案:8組合邏輯電路在結(jié)構(gòu)上（

）。

答案:由門(mén)電路構(gòu)成且無(wú)反饋101鍵盤(pán)的編碼器輸出（

）位二進(jìn)制代碼。

答案:7一個(gè)譯碼器若有106個(gè)譯碼輸出端，則譯碼輸入端至少有（

）個(gè)。

答案:7寫(xiě)出半加器的真值表和邏輯函數(shù)表達(dá)式，并畫(huà)出邏輯電路圖。

答案:異或

與門(mén)數(shù)據(jù)分配器一般是（

）輸入，（

）輸出；數(shù)據(jù)選擇器一般是（

）輸入，（

）輸出。

答案:單路;多路;多路;單路/star3/origin/6907fde4b0b415f6f004ec91edd1595d.png

答案:共陽(yáng)極;e,f;a,b,c,d,g當(dāng)輸入碼A3A2A1A0為0101時(shí)，顯示譯碼器4511的輸出abcdefg為（

）。

答案:1011011導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共（

）接法和共（

）接法。

答案:陰極;陽(yáng)極兩個(gè)二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)的加法器是（

）加器。

答案:半驅(qū)動(dòng)共陰極七段數(shù)碼管的譯碼器的輸出（）電平時(shí)亮。

答案:高邏輯代數(shù)：1+1=（

）。

答案:1進(jìn)制加法運(yùn)算中：1+1=（

）。

答案:10四路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（

）個(gè)。

答案:2數(shù)據(jù)分配器和（

）有著相同的基本電路結(jié)構(gòu)形式。

答案:譯碼器一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（

）個(gè)。

答案:4在下列邏輯電路中，不是組合邏輯電路的有（）。

答案:寄存器能實(shí)現(xiàn)并-串轉(zhuǎn)換的是（）。

答案:數(shù)據(jù)選擇器寫(xiě)出模數(shù)轉(zhuǎn)換電路的四個(gè)過(guò)程。

答案:采樣

保持

量化

編碼四位DAC的最大輸出電壓為5V，當(dāng)輸入數(shù)據(jù)為0101時(shí)，它的輸出電壓為（）。

答案:5/3V；1.667V8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量10000000為5v。若只有最低位為高電平，則輸出電壓為（）；當(dāng)輸入為10001000，則輸出電壓為（）。

答案:0.039V;5.31V下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（

）。

答案:并行A/D轉(zhuǎn)換器一個(gè)八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時(shí)，輸出電壓為（

）V。

答案:1.45輸入至少（）位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。

答案:10/star3/origin/5d71d549d483700ed33bb1808a198c8d.png

答案:2864A；13；8；64K；低電平；低電平；高電平ROM只能讀數(shù)據(jù)，不能寫(xiě)入和修改數(shù)據(jù)。

答案:錯(cuò)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器需要不斷地刷新，以防止電容上存儲(chǔ)的信息丟失。

答案:對(duì)RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會(huì)改變。

答案:錯(cuò)半導(dǎo)體存儲(chǔ)器主要分成兩大類：（

）和（

）。

答案:RAM;ROM隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器的英文縮寫(xiě)分別是(

)和（

）。

答案:RAM;ROM一個(gè)10位地址碼、8位輸出的