電子技術(shù)基礎(chǔ)項(xiàng)目化教程課件 項(xiàng)目六 邏輯代數(shù)與邏輯門(mén)電路6.4拓展知識(shí)

6.4拓展知識(shí)6.4.1常用CMOS門(mén)電路簡(jiǎn)介6.4.2集成邏輯電路的接口電路下頁(yè)總目錄下頁(yè)上頁(yè)首頁(yè)6.4.1常用CMOS門(mén)電路簡(jiǎn)介

1.CMOS門(mén)電路型號(hào)系列介紹CMOS集成電路的品種很多，目前國(guó)產(chǎn)CMOS邏輯門(mén)的產(chǎn)品中，主要有相當(dāng)于國(guó)際上CD4000系列和MC14000系列的普通CMOS電路CC4000系列、相當(dāng)于國(guó)際上MC54HC/74HC系列的高速54HC/74HC系列。

下頁(yè)上頁(yè)首頁(yè)CD4000系列產(chǎn)品的輸入端和輸出端都加了反相器作為緩沖器，具有對(duì)稱的驅(qū)動(dòng)能力和輸出波形，高、低電平抗干擾能力相同。但該電路的工作速度較低，傳輸延遲時(shí)間在90ns左右，邊沿時(shí)間在80ns左右，最高工作頻率為8MHz，電源電壓為3～18V。而帶緩沖輸出的、不帶緩沖輸出的以及能與TTL集成電路完全兼容的高速54HC/74HC系列的傳輸延遲時(shí)間已和TTL集成電路相當(dāng)為9ns左右，邊沿時(shí)間在6ns左右，最高工作頻率可達(dá)25MHz，電源電壓卻僅為2～6V。下頁(yè)上頁(yè)首頁(yè)2.MOS器件使用常識(shí)MOS電路是一種高輸入阻抗、微功耗電路（尤其是CMOS電路），在實(shí)際應(yīng)用中必須注意正確合理使用及正確存放，否則極易造成器件的損壞。

（1）輸入電路的靜電保護(hù)MOS集成電路在制作時(shí)已設(shè)置了保護(hù)電路，但它所能承受的靜電電壓和脈沖功率均有一定限度。因此在存放和運(yùn)輸時(shí)最好使用金屬屏蔽層作為包裝材料，如用金屬紙鋁箔等將集成塊引出腳包起來(lái)。不能用易產(chǎn)生靜電電壓的化工材料、化纖織物等包裝，如塑料袋、塑料盒等。下頁(yè)上頁(yè)首頁(yè)在組裝、調(diào)試時(shí)，儀器儀表、工作臺(tái)面、使用的工具，如電烙鐵等均應(yīng)有良好接地。不使用的多余輸入端不能懸空，以免拾取脈沖干擾。應(yīng)根據(jù)電路功能分別處理，通常作法是：與非門(mén)和與門(mén)的多余輸入端接到高電平或電源上；或非門(mén)和或門(mén)的多余輸入端應(yīng)接到低電平或接地；在電路工作速度要求不高時(shí)，也可將多余輸入端與某些使用端并聯(lián)。（2）輸入端的過(guò)流保護(hù)在可能出現(xiàn)大輸入電流的場(chǎng)合、在輸入線較長(zhǎng)或在輸入端接有大電容時(shí)，均應(yīng)加過(guò)流保護(hù)措施，在輸入端接入保護(hù)電阻。下頁(yè)上頁(yè)首頁(yè)（3）裝、修操作中規(guī)則集成塊的安裝位置應(yīng)遠(yuǎn)離發(fā)熱元器件。不允許在電源接通的情況下裝、拆線路板或集成塊等元器件。

（4）電源通、斷的順序如果一個(gè)系統(tǒng)中由幾個(gè)電源分別供電時(shí)，各電源開(kāi)關(guān)順序必須合理。啟動(dòng)時(shí)應(yīng)先接通MOS集成電路的電源，再接入信號(hào)源或負(fù)載電路，關(guān)閉時(shí)，應(yīng)切斷信號(hào)源或負(fù)載電路，再切斷MOS集成電路的電源。下頁(yè)上頁(yè)首頁(yè)6.4.2集成邏輯電路的接口電路

在實(shí)際的數(shù)字電路系統(tǒng)中總是將一定數(shù)量的集成邏輯電路按需要前后連接起來(lái)。這時(shí)，前級(jí)電路的輸出將與后級(jí)電路的輸入相連并驅(qū)動(dòng)后級(jí)電路工作。這就存在著電平的配合和負(fù)載能力這兩個(gè)需要妥善解決的問(wèn)題。

1.TTL與TTL的連接TTL集成邏輯電路的所有系列，由于電路結(jié)構(gòu)形式相同，電平配合比較方便，不需要外接元件可直接連接，不足之處是輸出為低電平時(shí)負(fù)載能力的限制。下頁(yè)上頁(yè)首頁(yè)2.CMOS與CMOS的銜接CMOS電路之間的連接十分方便，不需另加外接元件。對(duì)直流參數(shù)來(lái)講，一個(gè)CMOS電路可帶動(dòng)的CMOS電路數(shù)量是不受限制，但在實(shí)際使用時(shí)，應(yīng)當(dāng)考慮后級(jí)門(mén)電路輸入電容對(duì)前級(jí)門(mén)的傳輸速度的影響，電容太大時(shí)，傳輸速度要下降，因此在高速使用時(shí)要從負(fù)載電容來(lái)考慮，例如CC4000T系列。CMOS電路在10MHz以上速度運(yùn)用時(shí)應(yīng)限制在20個(gè)門(mén)以下。

3.TTL驅(qū)動(dòng)CMOS電路TTL電路驅(qū)動(dòng)CMOS電路時(shí)，若CMOS電路的電源也為5V，由于輸出高電平通常低于CMOS電路對(duì)輸入高電平的要求，因此在TTL電路的輸出端接上一個(gè)上拉電阻至電源正極來(lái)提高TTL電路的輸出高電平，確保與CMOS輸入高電平實(shí)現(xiàn)電平的匹配，如圖6-50所示。圖中R的取值為2～6.2K較合適，這時(shí)TTL后級(jí)的CMOS電路的數(shù)目實(shí)際上是沒(méi)有什么限制的。

圖6-50接入上拉電阻提高TTL電路的輸出高電平

針對(duì)TTL驅(qū)動(dòng)CMOS電路解決電平匹配的問(wèn)題，還有一種解決方法是使用帶電平偏移CMOS門(mén)電路實(shí)現(xiàn)電平轉(zhuǎn)換，如圖6-51所示。例如CC40109就是這種帶電平偏移的門(mén)電路實(shí)現(xiàn)電平轉(zhuǎn)換，它有兩種直流電源VCC和VDD供電，電平移動(dòng)器輸入TTL電平，調(diào)制成CMOS電平輸出送到下一級(jí)。

圖6-51帶電平偏移CMOS門(mén)電路實(shí)現(xiàn)電平轉(zhuǎn)換

下頁(yè)上頁(yè)首頁(yè)另外，CC74HCT系列CMOS電路在實(shí)現(xiàn)門(mén)電路級(jí)聯(lián)時(shí)，可以直接連接。因?yàn)镃C74HCT系列屬于高速CMOS電路，通過(guò)制造工藝和設(shè)計(jì)的改進(jìn)，滿足門(mén)電路對(duì)輸入高、低電平的要求，因此，無(wú)需外加任何元器件。

下頁(yè)上頁(yè)首頁(yè)4.CMOS驅(qū)動(dòng)TTL電路用CMOS驅(qū)動(dòng)TTL電路時(shí)，CMOS的輸出電平能滿足TTL對(duì)輸入電平的要求，而驅(qū)動(dòng)電流將受限制，主要問(wèn)題是CMOS電路不能提供足夠大的驅(qū)動(dòng)電流。為了解決上述問(wèn)題，常用的方法有以下幾種。

下頁(yè)上頁(yè)首頁(yè)方法一：圖6-52所示電路是把幾個(gè)相同功能的CMOS電路并聯(lián)使用，即將其輸入端并聯(lián)，輸出端并聯(lián)可以增大CMOS電路輸出為低電平時(shí)的電流值，以提高帶負(fù)載能力。

圖6-52并聯(lián)CMOS門(mén)電路以提高帶負(fù)載能力

下頁(yè)上頁(yè)首頁(yè)方法二：圖6-53所示電路采用CMOS驅(qū)動(dòng)器，如CC4049、CC4050是專為給出較大驅(qū)動(dòng)能力而設(shè)計(jì)的CMOS電路。

圖6-53用CMOS驅(qū)