數(shù)字電子技術(shù)基礎(chǔ)電子教案_第1頁
數(shù)字電子技術(shù)基礎(chǔ)電子教案_第2頁
數(shù)字電子技術(shù)基礎(chǔ)電子教案_第3頁
數(shù)字電子技術(shù)基礎(chǔ)電子教案_第4頁
數(shù)字電子技術(shù)基礎(chǔ)電子教案_第5頁
已閱讀5頁,還剩119頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

第一章數(shù)字電路基礎(chǔ)本章教學(xué)要求:◆掌握邏輯代數(shù)的基本定律和常用規(guī)則。(重、難點)◆掌握邏輯函數(shù)的代數(shù)法和卡諾圖法化簡。話筒放大電路喇叭(前置、功放)(主要功能:放大;還有:運算、處理等功能秒脈沖發(fā)生器時分秒計數(shù)器時分秒顯示器(第六章第五章第三章)(主要功能:計數(shù)顯示;還有:編碼、記憶、運算等功能。)“0”電流“無”,電壓“低”低電平(0.7V以下)“1”電流“有”,電壓“高”高電平(2.7V以截止2.按所用器件分:3.按邏輯功能分:組合電路:由門電路組合構(gòu)成。(如:譯碼器等時序?+a最低位號加權(quán)系數(shù)-mii權(quán)(位置計數(shù)法:將數(shù)碼從左到右排列起來,數(shù)值等于各加權(quán)系數(shù)之和。) i?+a-m×8-m=iai×8iii?+a×16-m=幾種進(jìn)制數(shù)之間的對應(yīng)關(guān)系(P5表1.2.3)十進(jìn)制數(shù)二進(jìn)制數(shù)八進(jìn)制數(shù)十六進(jìn)制數(shù)000011112223334445556667778899ABCDEF2.十進(jìn)制→二進(jìn)制方法:整數(shù)部分:除2取余,最后得到的余數(shù)為二進(jìn)制最01100方法:將二進(jìn)制數(shù)由小數(shù)點開始,整數(shù)部分向左,小數(shù)部分向右,每3位(4(與十六進(jìn)制轉(zhuǎn)換成二進(jìn)制方法相同)L燈滅滅ABL&&AA11LLL(常用符號)DRLABL2.表示方法:ABLEQ\*jc3\*hps27\o\al(\s\up6(A),B)EQ\*jc3\*hps27\o\al(\s\up7(A),B)+LD1RLERAL2.表示方法:ALALA0L非門電路:RRCLCbAbA1.與非:2.或非:ABZABZZZA&≥1A&≥1CB=1EQ\*jc3\*hps27\o\al(\s\up7(A),B)⊕Z真值表:ABZA⊕B⊕C=A⊙B⊙CEQ\*jc3\*hps27\o\al(\s\up3(A),B)ZAZABBCZ或ZA111②P2821(學(xué)生做)1Z2ABC2ABCABCABC&&&&&&ZZC③P3132(學(xué)生做)A1A11ZA&ZAC1Z②P14例1.5.2(學(xué)生做)※注意※注意1.代入規(guī)則:P15將等式兩邊出現(xiàn)的同一變量:(EQ\*jc3\*hps36\o\al(\s\up0(”),A)Z/=A.B.C.D.EZ=A.B.C.D.E②如:①與或式②與非與非式③或與非(各乘積項之和先與后非,再與再非先或后與再非先或后非再或)⑤或與式⑥或非或非式⑦(先或后與先或后非,再或再非先與后或再非先與后非再與)2.最簡與或式的含義:P17乘積項的個數(shù)最少;②~⑨P17例1.6.2~1.6.9作業(yè):P2926②、⑨27③、⑤1.7邏輯函數(shù)的卡諾圖化簡法(四變量以內(nèi))諾圖,不僅可以用卡諾圖來表示邏輯函數(shù),而且還能數(shù)。利用卡諾圖化簡邏輯函數(shù),簡捷直觀、靈活方便7例如:Z(A、B、C)的真值表如下:702m3mmmmm56ABCABC13567A1A11Z代號式編號式P20P21AA1.方法:將函數(shù)的最小項表達(dá)式中含有的最小項在卡諾圖對應(yīng)的小方格中填A(yù)1A10ZA01111例如:①P21例1.7.1②P22例1.7.3(先變?yōu)榕c或式)③P3028111111110111:1 2.畫出卡諾圖;1.無關(guān)項在卡諾圖、真值表中的表示法:2.畫圈原則1)圈中不能全是無關(guān)項2)無關(guān)項可以不圈。01AZ=AB+AC+ABC11111111A011A01111111Z=A+C11111111Z=BD+AB+BC+ACD+ABCD1111111111Z=BD+AC+AC111111111111Z=ABD+ACD+ACD+ABDZ=BD+ACD+ABC+ABC+ACD A01Z=BD+BD1××1101Z=B+AC1111×1×1Z=CD+AB111×1×1××111Z=B+D111111111Z=B+AC+AC+CD或Z=B+AC+AC+AD輸及處理的信號不同、半導(dǎo)體器件的工作狀態(tài)不同、研究的權(quán)不同。它們之間的相互轉(zhuǎn)換也比較簡單。8421用的二—十進(jìn)制編碼方法,只需將4位二進(jìn)制數(shù)中的0000~1001保留,而要一定技巧,并對公式和定律非常熟悉??ㄖZ圖化變量以下的邏輯函數(shù)可較快地得到最簡表達(dá)式,要函數(shù)的化簡在實際使用時經(jīng)常遇到,應(yīng)充分利用第二章集成邏輯門電路本章教學(xué)要求:TTL與非門的電路結(jié)構(gòu)、工作原理、外特牲、主要參數(shù)、使用方法和注意2.1二極管、三極管的開關(guān)特性(無觸點的電子開關(guān))uDSRIF0iD(mA)D(V)如:二極管開關(guān)電路:(理想二極管忽略:正向管壓降,反向管電流)DiRi-IRtttreIR─反向電流累形成一定濃度的過程,從而引起擴(kuò)散電流,電流稍稍滯后電壓;uIUIHUILiiCTBTuU+-bRc++ce--Rcc++--+-BCtct0下降沿上升沿P38tC(工程上對速度要求不高的場合及理想電子開關(guān),均不考慮延遲時間)D1DZB)(BCMOS:Complementary—Metal—Oxide—S器件的導(dǎo)電能力,是電壓控制器件,只有多子參與導(dǎo)電,為單極型三極管,GGSDGSVDSVGSSAlN+N+邊畫圖邊講解:+VDDOUOLOUOLSUIHUILG+VDDDS+VDDDSGS(th)D2.3CMOS集成邏輯門二、MOS集成門分類----2.3.1CMOS二、MOS集成門分類按管子類型不同分))(GSDDSS+V+VDDSuORiDEQ\*jc3\*hps18\o\al(\s\up9(P),0))?IPooIVDD=5VVDD=5V反相器接負(fù)載后,會產(chǎn)生負(fù)載電流;輸出低、高電平時電流不同,分二O它們越大,動態(tài)功耗越大。(越小越好)它們越大,動態(tài)功耗越大。(越小越好)):CCAB11Z=AB=A+BZ=AB=A+B(非門變成或非門)1PPP(minRP<RP(max)即:高電平(1態(tài))低電平(0態(tài))輸出電阻??;TTL:Transister—Transi系列(品種54系列溫度封裝)(每個輸人端加鉗位二極管,除去負(fù)脈沖干擾)23。(可以減小輸出電阻,提高工作速度)0110止(ub1=1Vub2=0.6Vub3≈VCC=5V)止(ub1=1Vub2=0.6Vub3≈VCC=5V)止(ub1=1Vub2=0.6Vub3≈VCC=5V)Z111(ub2=1.4Vub3=1VU平)(它們功能不同,但電路結(jié)構(gòu)、電氣特性、參數(shù)基本相同)T5管集電極開路)ZA3、4&T5管集電極開路)ZA3、4&BBZEQ\*jc3\*hps27\o\al(\s\up12(A),B)ZZEQ\*jc3\*hps27\o\al(\s\up11(A),B)Z 引言:要選擇和使用集成芯片,必須了解其外特性和參數(shù)。oAB顯示了與非門的邏輯關(guān)系:CUILEQ\*jc3\*hps16\o\al(\s\up10(TH),ma)EQ\*jc3\*hps13\o\al(\s\up4(NH),m)DUIHD(轉(zhuǎn)折區(qū))))輸入輸入T1uI(VT1uI(V)IISIISILR1IH(反向飽和電流uI繼續(xù)↑,iI不變。iIUILT1i0B1③懸空時,=∞,相當(dāng)于輸入高電平(0.9k<Ri<2.5k,與非門處于不穩(wěn)定態(tài),為傳輸特性的轉(zhuǎn)折區(qū))例:TTL門:UIH&UIL&R&uo+V+VT飽和oUOL拉電流T飽和oUOL拉電流4IOL放大ioT5oo(最大灌電流)(輸入短路電流IOL(最大灌電流)&&oLmAICCLoH(衡量集成電路本身功耗水平的參數(shù))還有功耗小,電源電壓使用范圍寬,輸出電壓擺幅較大,結(jié)構(gòu)簡單,集①接高電平:TTL門:接電源;通過大電阻R接地(R≥&&&門、與或非門、異或門等各種邏輯門電路,也可以構(gòu)成在電路結(jié)2.隨著集成電路技術(shù)的飛速發(fā)展,分立元件第三章組合邏輯電路本章教學(xué)要求:◆掌握組合電路的特點、分析方法和設(shè)計方法;掌握中編碼器、譯碼器、全加器、數(shù)值比較器、數(shù)引言:前章我們介紹了各種門電路,這些門電路組合起來就構(gòu)成較為復(fù)雜的3.1概述★一、定義:P77輸出狀態(tài)只與此刻輸入狀態(tài)有關(guān),而與原狀態(tài)無關(guān)的電路。二、結(jié)構(gòu):1.僅由門電路組(原狀態(tài)不影響輸出)Z1從輸入到輸出無反傳遞;EQ\*jc3\*hps31\o\al(\s\up8(X),X)EQ\*jc3\*hps16\o\al(\s\up1(Z1從輸入到輸出無反傳遞;Xn(各種門電路就是最簡單的組合電路)的功能及使用方法)二、步驟4步)ABC&&&&AABCBABCABCZ00010010010001101000101011001111A&ABBC&&&Y111Y1綜上:化簡后是基本邏輯函數(shù),可直接說明功能;二、步驟4步)三、舉例:例1:P80例3.3.1EQ\*jc3\*hps31\o\al(\s\up2(A),B)EQ\*jc3\*hps20\o\al(\s\up2147483645(1),1)EQ\*jc3\*hps31\o\al(\s\up1(A),B)EQ\*jc3\*hps20\o\al(\s\up2147483643(0),0)0:)邏輯符號:ASAiiAiiFAAi Bi+Ci-1iEQ\*jc3\*hps27\o\al(\s\up3(輸入),個)EQ\*jc3\*hps27\o\al(\s\up3(輸),位)EQ\*jc3\*hps27\o\al(\s\up3(出),))10個信號,輸出4個信號。P110填空題3.1解:1.列真值表(編碼表P83表3.4.1(要畫)Y=I+I+I+I=II(I~I(xiàn)為開關(guān)量。當(dāng)I=0,輸出000若輸入高電平有效,用或門)要求:輸入高電平有效(對高電平編碼),且增加了三個控制端:ST—選通入、YS—選通出、YEX—擴(kuò)展出。P86EQ\*jc3\*hps31\o\al(\s\up9(2),1)EQ\*jc3\*hps31\o\al(\s\up10(2),1)(1)列真值表:P90表3.4.6(要畫)有三個輸入控制端(片選端STA、STB、STC作擴(kuò)展功能或級聯(lián)使注意STA、STB、STC的接法:低位片靠STB、STC控制;高位片靠STA33(可與數(shù)據(jù)選擇器配合用:STA作數(shù)據(jù)輸入,相當(dāng)于波段開關(guān),其位置由i&i&S=m+m+m+m=YYYY+5VAiBiCi-1):計數(shù)器編碼器計數(shù)器編碼器驅(qū)動器顯示器或或ad):①功能表:P96表3.4.7(要畫)全為1,七段全亮。A3A2A1A0A3A2A1A02.超前進(jìn)位加法器:P99將低位進(jìn)位信號經(jīng)判斷直接送到輸出端,使各位運C4應(yīng)用:用于輸入變量或常量之間的相加。例:P99例3.4.2。BB0033IN(A<B==0,IN(A=B)=IN(A>B)=1(由P101邏輯圖看出)(n個)AAiYMUXD0DjD0Dj1A1A0×Y000000110101D0A0D2A0A1A0A1YMUX例1:P105例3.4.3一、代數(shù)法:函數(shù)在一定條件下可能出現(xiàn)Y=A+A或Y=AA,則存在競爭冒險。二、實驗方法:P109加所有狀態(tài)的輸入信號,觀察輸出波形是否有尖脈沖。(說明:卡諾圖化簡后,有可能使函數(shù)不存在競爭—冒險)脈沖,在競爭時間內(nèi)把門封住。如:P110波形P1二、引入選通脈沖:其低電平去干擾,高電平使門正常輸出。如P110波形三、接濾波電容:濾去尖峰,為幾百PF。如:P110電路中Cf。作業(yè):P11425(a)、26譯碼器、加法器、數(shù)值比較器、數(shù)據(jù)選擇器其輸出端可能出現(xiàn)干擾脈沖。消法方法:引入封鎖第四章集成觸發(fā)器本章教學(xué)要求:統(tǒng)不僅要對數(shù)字信號進(jìn)行運算,還要將運算結(jié)果保存起來,這就需要有存儲功一起,可記憶多位二進(jìn)制數(shù))(穩(wěn)態(tài):電流、電壓不隨時間變化的狀態(tài))1.電路結(jié)構(gòu):有兩種:2.邏輯符號:★四、邏輯功能的表示方法:引言:基本RS觸發(fā)器為無時鐘或異步觸發(fā)器,其特點是直接受觸發(fā)信號的有一個統(tǒng)一節(jié)拍,不便控制。為便于控制,在其電路中增加了兩個控制門和一個控制端,只要控制端出現(xiàn)脈沖信號,觸發(fā)器才動作,怎么動作,由R、S信號決定,此控制端稱時鐘脈沖,簡稱時鐘CP。CP為時鐘脈沖控制端;R、S為輸入信號端):四個或非門(G1~G4)、四個傳輸門(TG1~TG4)、四個非門構(gòu)成:(隔離主、從觸發(fā)器)DQSQD——CP邊沿觸發(fā)(CP框外無圈,表上升沿0→1觸發(fā))——表延遲輸出(輸出滯后于輸入)131.特性方程:Qn+1=D(CP↑時刻)P1294.32.真值表:P122表4.2.2(要畫)QSQ(與書中不同)正邊沿觸發(fā)器:CP上升沿(CP↑)觸發(fā)器。(CP↑時刻,輸出狀態(tài)由輸入信號決定)負(fù)邊沿觸發(fā)器:CP下降沿(CP↓)觸發(fā)器。(CP↓時刻,輸出狀態(tài)由輸入信號決定)(將正邊沿觸發(fā)器的CP端加一個非門后,就為負(fù)邊沿觸發(fā)器)DD綜上:負(fù)邊沿觸發(fā)器是利用內(nèi)部門電路傳輸延2.真值表:P125表4.2.3(要畫)掌握T和T/觸發(fā)器的構(gòu)成和邏輯功能及其表示方法T和T/觸發(fā)器的構(gòu)成和邏輯功能及其表示方法(3)真值表:P127表4.2.5(要畫)轉(zhuǎn)折語:一般集成觸發(fā)器中不存在T、T/觸發(fā)器,市場產(chǎn)品多為JK觸發(fā)器和EQ\*jc3\*hps34\o\al(\s\up13(+),D)nEQ\*jc3\*hps34\o\al(\s\up11([J),lK)EQ\*jc3\*hps34\o\al(\s\up12(D),D)EQ\*jc3\*hps22\o\al(\s\up15(1),1)QQQQQQn+1=JQn+KQnnnnQ(SR=0為約束條件)QTQQQQJQ1QQ第五章時序邏輯電路本章教學(xué)要求:(以實現(xiàn)記憶功能)(與輸入信號共同決定組合電路的輸出)輸入值/輸出值轉(zhuǎn)換條件轉(zhuǎn)換方向★二、分析步驟4步)(以上步驟可由具體電路進(jìn)行取舍)00 1.電路結(jié)構(gòu):P140圖5.3.611Q1n+1=1S+1RQ1n=1R=M0Q2n+M1(2)功能表:P141表5.3.1簡述如下:CP↑↑↑C011110010置數(shù)(數(shù)據(jù)并行輸入)5.4計數(shù)器(使用最多)1.按CP是否相同分:同步計數(shù)器:各觸發(fā)器的2.按計數(shù)器功能:加法計數(shù)器:遞增計數(shù)。P1685.1,5.2課題課題5.4.1異步計數(shù)器CP=CP,低位Q端接相鄰高位CP入端Q=CP。CP=CP,低位Q端接相鄰高位CP入端Q=CP。00000010★3.功能表:P147表5.4.4(要讀懂)(1)異步清0(CRCR=0,QQQQ=0000(2)異步置數(shù)(CT/LD(CR=1),CT/LD=0,QQQQ=D11轉(zhuǎn)折語:異步計數(shù)器電路簡單,缺點是進(jìn)位信號逐級傳遞,位數(shù)越多,計數(shù)速度※特點:P149各個觸發(fā)器的CP都來自同一個計數(shù)輸入脈沖,故同時翻轉(zhuǎn),計123456798(∵同一CP控制,各觸發(fā)器并行翻轉(zhuǎn))LD①同步清0(CRCR=0,QQQQ=0000(CP↑)。(利用進(jìn)位輸出端CO=QQQQCT,將低位nnLD①異步清0(CRCR=1,QQQQ=0000。

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論