數(shù)字電子技術(shù)（山東工商學(xué)院）知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋山東工商學(xué)院

數(shù)字電子技術(shù)（山東工商學(xué)院）知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋山東工商學(xué)院第一章單元測(cè)試

工作信號(hào)是模擬信號(hào)的電路稱為數(shù)字電路。

A:對(duì)B:錯(cuò)

答案:錯(cuò)將二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)。（1100100）二進(jìn)制=（

）十進(jìn)制

A:94B:196C:98

D:100

答案:100

將十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)。（CD）十六進(jìn)制=（

）二進(jìn)制

A:10111110B:11001101C:10111101D:11001110

答案:11001101二進(jìn)制數(shù)減法運(yùn)算，0110-0101=0001。

A:錯(cuò)B:對(duì)

答案:對(duì)邏輯代數(shù)有三個(gè)重要的運(yùn)算規(guī)則，不是三規(guī)則的是（

）

A:對(duì)偶規(guī)則B:反演規(guī)則C:代入規(guī)則D:對(duì)等規(guī)則

答案:對(duì)等規(guī)則=1

A:錯(cuò)B:對(duì)

答案:對(duì)已知真值表如右表所示，輸入變量A、B，輸出變量F；寫(xiě)出與真值表對(duì)應(yīng)的邏輯函數(shù)表達(dá)式（

）ABF001011101110

A:

B:

C:

D:

答案:

；

化簡(jiǎn)，

=（

）。

A:1B:CC:BA

D:B

答案:B化簡(jiǎn)

=（

）。

A:

B:

C:D:

答案:

第二章單元測(cè)試

組合邏輯電路的輸出不僅僅與此刻電路的輸入狀態(tài)有關(guān)，還與電路過(guò)去的狀態(tài)相關(guān)，電路中具有反饋環(huán)節(jié)，電路具有記憶存儲(chǔ)功能。

A:對(duì)B:錯(cuò)

答案:錯(cuò)組合邏輯電路的設(shè)計(jì)步驟一般為（

）

A:根據(jù)邏輯表達(dá)式畫(huà)出邏輯電路圖B:選定門(mén)電路的類(lèi)型和型號(hào)，按照門(mén)電路類(lèi)型和型號(hào)變換邏輯表達(dá)式C:根據(jù)真值表寫(xiě)邏輯表達(dá)式，并化成最簡(jiǎn)式D:將實(shí)際邏輯問(wèn)題抽象成真值表

答案:根據(jù)邏輯表達(dá)式畫(huà)出邏輯電路圖；選定門(mén)電路的類(lèi)型和型號(hào)，按照門(mén)電路類(lèi)型和型號(hào)變換邏輯表達(dá)式；根據(jù)真值表寫(xiě)邏輯表達(dá)式，并化成最簡(jiǎn)式；將實(shí)際邏輯問(wèn)題抽象成真值表優(yōu)先編碼器可同時(shí)輸入多個(gè)信號(hào)，但是只對(duì)優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼并輸出

A:對(duì)B:錯(cuò)

答案:對(duì)普通編碼器要求任何時(shí)刻只能有一個(gè)輸入信號(hào)?，F(xiàn)有4個(gè)輸入信號(hào)X3，X2，X1，X0，需要2位二進(jìn)制數(shù)A1，A0進(jìn)行編碼。功能表如右表所示，寫(xiě)出普通編碼器輸出變量邏輯表達(dá)式（

）。X3X2X1X0A1A0000100001001010010100011

A:A1=X3

B:A1=A0C:A0=X3+X1D:A1=X3+X2

答案:A0=X3+X1；A1=X3+X2輸入是3位數(shù)的二進(jìn)制譯碼器輸出8種狀態(tài)。

A:錯(cuò)B:對(duì)

答案:對(duì)譯碼器的應(yīng)用主要有地址分配、數(shù)據(jù)分配以及實(shí)現(xiàn)組合邏輯函數(shù)；右圖所示譯碼器電路，其實(shí)現(xiàn)的函數(shù)是（

）。

A:

B:

C:D:

答案:

對(duì)于4選1數(shù)據(jù)選擇器，數(shù)據(jù)選擇線為A1A0二條線，輸入數(shù)據(jù)線為D0D1D2D3四條數(shù)據(jù)線；輸出Y的表達(dá)式如下：

當(dāng)A1A0=01，D0D1D2D3=0101時(shí)，Y=1

A:對(duì)B:錯(cuò)

答案:對(duì)74LS151是8選1數(shù)據(jù)選擇器，按右圖連接電路，輸出Y可以實(shí)現(xiàn)函數(shù)是（

）。

A:

B:

C:D:

答案:

串行進(jìn)位加法器運(yùn)算速度比先行進(jìn)位加法器慢。

A:對(duì)B:錯(cuò)

答案:對(duì)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象是由于邏輯門(mén)電路傳輸延遲時(shí)間引起的。

A:錯(cuò)B:對(duì)

答案:對(duì)

第三章單元測(cè)試

競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象是由于邏輯門(mén)電路傳輸延遲時(shí)間引起的。

A:錯(cuò)B:對(duì)

答案:對(duì)按觸發(fā)方式的不同，可以將觸發(fā)器分為電平觸發(fā)、脈沖觸發(fā)和（）三種基本類(lèi)型。

A:D觸發(fā)器B:RS觸發(fā)器C:邊沿觸發(fā)D:JK觸發(fā)器

答案:邊沿觸發(fā)如圖所示是電平觸發(fā)的RS觸發(fā)器，只有在CP為高電平時(shí)，觸發(fā)器的輸出才可以按照輸入信號(hào)置成相應(yīng)的狀態(tài)。（

）

A:對(duì)B:錯(cuò)

答案:對(duì)如圖所示是電平觸發(fā)的RS觸發(fā)器，當(dāng)CP=1，輸入S=0、R=1時(shí)，功能特性是（

）。

A:不允許出現(xiàn)B:置位C:保持D:復(fù)位

答案:復(fù)位如圖所示是脈沖觸發(fā)的觸發(fā)器，它是由兩個(gè)時(shí)鐘信號(hào)相反的電平觸發(fā)的觸發(fā)器組成。（

）

A:錯(cuò)B:對(duì)

答案:對(duì)如圖所示是脈沖觸發(fā)的觸發(fā)器，觸發(fā)器輸出狀態(tài)的變化發(fā)生在CP信號(hào)為（

）的時(shí)候。

A:高電平B:上升沿C:下降沿D:低電平

答案:下降沿如圖所示是主從JK觸發(fā)器，J=K=1時(shí)，觸發(fā)器的功能特性是（

）。

A:復(fù)位B:翻轉(zhuǎn)C:置位D:保持

答案:翻轉(zhuǎn)對(duì)于邊沿觸發(fā)的觸發(fā)器來(lái)說(shuō)，其次態(tài)僅取決于CP信號(hào)為高電平或低電平期間輸入端的邏輯狀態(tài)。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)抗干擾能力最強(qiáng)的觸發(fā)器是（）。

A:邊沿觸發(fā)的觸發(fā)器B:電平觸發(fā)的觸發(fā)器C:脈沖觸發(fā)的觸發(fā)器D:三種一樣

答案:邊沿觸發(fā)的觸發(fā)器把JK觸發(fā)器的J、K端都接高電平，可以轉(zhuǎn)換為T(mén)'觸發(fā)器。（）

A:對(duì)B:錯(cuò)

答案:對(duì)

第四章單元測(cè)試

數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)。在時(shí)序邏輯電路中，輸出由此刻的輸入和電路原來(lái)的狀態(tài)共同決定。（）

A:錯(cuò)B:對(duì)

答案:對(duì)時(shí)序電路的邏輯功能可以用（）來(lái)描述。

A:狀態(tài)方程B:輸出方程C:驅(qū)動(dòng)方程

答案:狀態(tài)方程；輸出方程；驅(qū)動(dòng)方程如圖所示的電路屬于（

）。

A:異步時(shí)序邏輯電路B:組合邏輯電路C:同步時(shí)序邏輯電路

答案:異步時(shí)序邏輯電路74LS373的輸入信號(hào)被鎖存是發(fā)生在LE為（

）時(shí)。

A:高電平B:低電平C:低電壓D:高電壓

答案:低電平移位寄存器具有（）功能

A:數(shù)據(jù)并入并出B:數(shù)據(jù)串入并出C:譯碼D:寄存

答案:數(shù)據(jù)并入并出；數(shù)據(jù)串入并出；寄存74LS163是（）進(jìn)制的加法計(jì)數(shù)器。

A:十六進(jìn)制B:八進(jìn)制C:十進(jìn)制

答案:十六進(jìn)制74LS160的清零端是（

）控制方式。

A:同步B:先同步后異步C:先異步后同步D:異步

答案:異步使用清零法用74LS163實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)，應(yīng)在計(jì)數(shù)狀態(tài)到（）時(shí)，等下一個(gè)脈沖到來(lái)后清零。

A:1010B:1001C:1011

答案:1001使用清零法用74LS160實(shí)現(xiàn)八進(jìn)制計(jì)數(shù)，應(yīng)在計(jì)數(shù)狀態(tài)到（）時(shí)清零。

A:1001B:0111C:1000

答案:1000最少可以用（）片74LS160連接成百進(jìn)制的計(jì)數(shù)器。

A:4B:3C:2

答案:2從狀態(tài)圖中可以看出電路共有4個(gè)狀態(tài)，那么就要選用（

）個(gè)觸發(fā)器。

A:2B:1C:4D:3

答案:2用JK觸發(fā)器構(gòu)成異步五進(jìn)制加法計(jì)數(shù)器，需要4個(gè)觸發(fā)器。

A:錯(cuò)B:對(duì)

答案:錯(cuò)

第五章單元測(cè)試

下列各電路，具有脈沖幅度鑒別作用的電路是（

）

A:施密特觸發(fā)器B:雙穩(wěn)態(tài)觸發(fā)器C:多諧振蕩器D:單穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器由555定時(shí)器構(gòu)成的施密特觸發(fā)器,改變控制電壓VCO時(shí),則(

)

A:改變輸出UO的幅值B:改變回差電壓ΔUTC:改變高電平UOH的數(shù)值D:改變低電平UOL的數(shù)值

答案:改變回差電壓ΔUT由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為VCC=＋6V，則當(dāng)暫穩(wěn)態(tài)結(jié)束時(shí)刻，定時(shí)電容C上的電壓uC為(

)。

A:6V

B:2VC:0VD:4V

答案:4V由555定時(shí)器構(gòu)成的多諧振蕩器如圖所示，其占空比的取值范圍為（）

A:1/2>q>1

B:1/2≤q≤1C:1/2<q<1D:0<q<1

答案:1/2<q<1由555定時(shí)器構(gòu)成的多諧振蕩器，可降低頻率的方法是

(

)

A:提高電源電壓B:降低電源電壓C:減小電阻或電容D:增大電阻或電容

答案:增大電阻或電容在DAC數(shù)模轉(zhuǎn)換電路中，數(shù)字量的位數(shù)越多，分辨輸出最小電壓的能力（

）

A:越穩(wěn)定B:越弱C:越強(qiáng)D:沒(méi)關(guān)系

答案:越強(qiáng)在DAC數(shù)模轉(zhuǎn)換電路中，當(dāng)輸入數(shù)據(jù)全部為“1”時(shí)，輸出電壓（

）

A:接近0

B:等于基準(zhǔn)電壓C:接近基準(zhǔn)電壓D:等于0

答案:接近基準(zhǔn)電壓ADC模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換過(guò)程通過(guò)（

）幾個(gè)步驟完成。

A:編碼B:采樣C:量化D:保持

答案:編碼；采樣；量化；保持

3位二進(jìn)制并行比較型ADC轉(zhuǎn)換器量化電壓值為（）個(gè)基準(zhǔn)電壓。

A:3/15

B:2/15C:1/15

D:4/15

答案:2/15并行ADC轉(zhuǎn)換器的精度主要與（

）有關(guān)

A:電壓比較器的靈敏度B:電阻精度C:參考電壓穩(wěn)定性D:量化電平的劃分

答案:量化電平的劃分

第六章單元測(cè)試

請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路

A:譯碼器B:計(jì)數(shù)器C:觸發(fā)器D:寄存器

答案:譯碼器屬于組合邏輯電路的部件是

A:觸發(fā)器B:計(jì)數(shù)器C:編碼器D:寄存器

答案:編碼器組合邏輯電路

A:要根據(jù)電路確定B:有時(shí)有，有時(shí)沒(méi)有C:無(wú)記憶功能D:有記憶功能

答案:無(wú)記憶功能晶振為32768Hz，通過(guò)CD4060十三分頻后可獲得

多少赫茲的脈沖輸出

A:8HzB:4HzC:2HzD:1Hz

答案:4Hz74LS161利用“異步清零”反饋到/CR端實(shí)現(xiàn)十進(jìn)制，與非門(mén)的兩個(gè)輸入端應(yīng)接74LS161的哪個(gè)輸出端

A:Q3Q1B:Q3Q0C:Q3Q2D:Q2Q1

答案:Q3Q1基本邏輯運(yùn)算有

A:與非B:與C:或D:非