電子教案《數(shù)字電子技術(shù)》(雷建龍)教學(xué)課項(xiàng)目一：三人表決器的制作與設(shè)計

數(shù)字電子技術(shù)項(xiàng)目一

三人表決器的制作與設(shè)計

技能目標(biāo)1、能識別和測試常用的數(shù)字集成電路芯片。2、能完成三人表決器的制作。3、能檢查并排除簡單的故障。1、了解數(shù)字邏輯的概念，掌握數(shù)制的含義及常用數(shù)制之間的相互轉(zhuǎn)換。

2、理解常用的編碼，掌握數(shù)制與碼制、不同碼制之間的相互轉(zhuǎn)換。

3、掌握與、或、非三種基本的邏輯關(guān)系及邏輯運(yùn)算。

4、熟悉邏輯代數(shù)的常用公式及基本定律，掌握邏輯函數(shù)的表示方法及化簡方法。

5、熟悉邏輯門電路的邏輯功能，了解門電路的基本知識。

6、掌握組合邏輯電路的設(shè)計與分析方法。

知識目標(biāo)

制作任務(wù)任務(wù)描述：

本項(xiàng)目要求設(shè)計并制作一臺三人表決器。如在舉重比賽中，有三名裁判，如果有二名或二名以上的裁判裁定選手成功，則運(yùn)動員成績有效。本制作任務(wù)就是模仿這一表決情境，用三個按鍵開關(guān)(A、B、C)來表示每位裁判裁決的結(jié)果，開關(guān)閉合表示有效（綠燈亮），開關(guān)斷開表示無效（綠燈不亮）；用發(fā)光二極管（LED）指示燈來表示結(jié)果（綠燈亮表示通過，成績有效；紅燈亮表示未通過，成績無效）。

制作任務(wù)三人表決器邏輯電路圖三人表決器電路布線圖

制作任務(wù)元器件名稱型號數(shù)量四二輸入與非門74LS002塊雙四輸入與非門74LS201塊14腳集成電路插座

3個紅色發(fā)光二極管

1個綠色發(fā)光二極管

4個電阻1kΩ5個按鈕開關(guān)

3個焊接板10×10cm1塊紅色、綠色、黑色導(dǎo)線

若干元器件清單

實(shí)訓(xùn)電路

制作任務(wù)74LS00四二輸入與非門引腳圖74LS20二四輸入與非門引腳圖

制作任務(wù)說明：芯片引腳是從標(biāo)記的一端開始按逆時針方向排列制作注意事項(xiàng)：1、弄清電路原理圖有布線圖。2、學(xué)習(xí)焊接的基本知識，能按照電路圖和布線圖將元器件正確焊接在實(shí)訓(xùn)用的萬能板上。3、能正確檢測元器件的質(zhì)量。電阻用萬用表進(jìn)行檢測，主要檢測電阻的阻值是否與標(biāo)稱阻值相符；按鍵開關(guān)有4個引腳，每2個引腳是相對的，要用萬用表的電阻檔檢測其導(dǎo)通情況，不能焊錯；發(fā)光二極管具有單向?qū)щ娦?，可在發(fā)光二極管陽極與陰極兩端加上2V左右的直流電壓，如發(fā)光正常，說明發(fā)光二極管是好的，焊接時要注意發(fā)光二極管的極性，不能接反。

制作任務(wù)制作注意事項(xiàng)：4、焊接芯片插座時，將插座缺口的一端(或標(biāo)記的一端)向左，芯片插入時，芯片缺口的一端向左。14腳為電源的正極，7腳為電源負(fù)極。要根據(jù)芯片引腳圖進(jìn)行連接，引腳不能接錯。給芯片接上+5V電源，將74LS00的1、2、4、5腳接地，74LS20的1、2、4、5腳接地，用萬用表直流電壓檔測3、6腳電壓，如電壓在2.5V以上，則說明集成塊是好的，如電壓為0或很小，則需更換相應(yīng)的集成塊。5、連接時要注意布線美觀，盡量使連接導(dǎo)線不交叉。6、焊接完成后，按原理圖、布線圖檢查電路連接是否正確，有無錯焊、漏焊、橋接或短路情況。

制作任務(wù)

制作任務(wù)根據(jù)電路原理圖和布線圖，制作的實(shí)際電路如圖所示。開關(guān)A開關(guān)B開關(guān)C74LS2074LS0074LS00電源正極電源負(fù)極輸出指示按鍵指示燈

功能檢測三個按鍵均未按下時，即3人均不同意，紅燈亮，綠燈滅，表示不能通過。

功能檢測當(dāng)按鍵A按下時，即1人同意，紅燈亮，綠燈滅，表示不能通過。

功能檢測當(dāng)按鍵B按下時，即1人同意，紅燈亮，綠燈滅，表示不能通過。

功能檢測當(dāng)按鍵C按下時，即1人同意，紅燈亮，綠燈滅，表示不能通過。

功能檢測當(dāng)按鍵A、B按下時，即2人同意，紅燈滅，綠燈亮，表示通過。

功能檢測當(dāng)按鍵B、C按下時，即2人同意，紅燈滅，綠燈亮，表示通過。

功能檢測當(dāng)按鍵A、C按下時，即2人同意，紅燈滅，綠燈亮，表示通過。

功能檢測當(dāng)按鍵A、B、C均按下時，即3人同意，紅燈滅，綠燈亮，表示通過。按鍵A按鍵A發(fā)光二極管按鍵B按鍵B發(fā)光二極管按鍵C按鍵C發(fā)光二極管輸

出紅色發(fā)光二極管綠色發(fā)光二極管不按不亮不按不亮不按不亮亮不亮不按不亮不按不亮按下亮亮不亮不按不亮按下亮不按不亮亮不亮按下亮不按不亮不按不亮亮不亮不按不亮按下亮按下亮不亮亮按下亮不按不亮按下亮不亮亮按下亮按下亮不按不亮不亮亮按下亮按下亮按下亮不亮亮

檢測結(jié)果

結(jié)果分析1、從上述檢測結(jié)果可看出，該電路實(shí)現(xiàn)了三人表決的功能，即當(dāng)有二名或二名以上的裁判裁定選手成功，則運(yùn)動員成績有效。2、通過觀察發(fā)現(xiàn)，按鍵開關(guān)只有兩種工作狀態(tài)：按下（閉合狀態(tài)）和不按下（斷開狀態(tài)）；發(fā)光二極管也只有兩種工作狀態(tài)：亮和滅。

問題三人表決電路是如何工作的？

知識準(zhǔn)備數(shù)字邏輯一、模擬信號與數(shù)字信號模擬信號是指在時間上和幅值上都是連續(xù)變化的信號，如正弦交流電壓、各種語音信號等都是模擬信號。數(shù)字信號是指在時間上和幅值上不連續(xù)的（即離散的）信號，如開關(guān)的開與關(guān)、燈的亮與滅、電平的高與低等都是數(shù)字信號。模擬信號與數(shù)字信號波形圖

知識準(zhǔn)備數(shù)字邏輯二、模擬電路與數(shù)字電路模擬電路是對模擬信號進(jìn)行傳輸、變換和處理的電子電路。如運(yùn)算放大器、由三極管構(gòu)成的基本放大電路就是模擬電路。數(shù)字電路是對數(shù)字信號進(jìn)行傳輸、變換和處理的電子電路。各種數(shù)字鐘、數(shù)字萬用表、數(shù)字電視、智能手機(jī)、三人表決電路等是數(shù)字電路。

知識準(zhǔn)備數(shù)字邏輯三、數(shù)制及其相互轉(zhuǎn)換（一）數(shù)制數(shù)制：是一種計數(shù)的方法。計數(shù)時，需用多位數(shù)碼，數(shù)制就是規(guī)定每一位的構(gòu)成方法和低位向高位的進(jìn)位規(guī)則。基數(shù)：在一個數(shù)位上，規(guī)定使用的數(shù)碼符號的個數(shù)叫該進(jìn)位計數(shù)制的進(jìn)位基數(shù)，用R表示。位權(quán)：在某一進(jìn)位制中，每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權(quán)數(shù)，權(quán)數(shù)是一個冪。1、十進(jìn)制（Decimal）十進(jìn)制：是以10為基數(shù)的計數(shù)體制，在十進(jìn)制中，每一位有0、1、2、3、4、5、6、7、8、9十個可能數(shù)碼，它的進(jìn)位規(guī)則是“逢十進(jìn)一”。在十進(jìn)制中，數(shù)碼所處的位置不同時，其所代表的數(shù)值是不同的。十進(jìn)制數(shù)2647.58可表示為：（647.589）10=6×102+4×101+7×100+5×10-1+8×10-2=

式中：ki為第i位數(shù)，10i為第i位數(shù)的權(quán)，n為小數(shù)點(diǎn)前的位數(shù)，m為小數(shù)點(diǎn)后的位數(shù)，10為基數(shù)。

十進(jìn)制數(shù)的權(quán)展開式：

3

3

3

3

＝3333103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。即：(3333)10＝3×103

＋3×102＋3×101＋3×1002、二進(jìn)制（Binary）

二進(jìn)制:是以2為基數(shù)的計數(shù)體制，在二進(jìn)制中，每位只有0、1兩個可能的數(shù)碼，它的進(jìn)位規(guī)則是“逢二進(jìn)一”。即：0+0=00+1=11+0=11+1=10

二進(jìn)制數(shù)也可按權(quán)展開，各位的權(quán)是2的冪，如二進(jìn)制數(shù)1011.11可表示為：（1011.11）2=1ⅹ23+0ⅹ22+1ⅹ21+1ⅹ20+1ⅹ2-1+1ⅹ2-2

==（11.75）10

二進(jìn)制數(shù)各位加權(quán)系數(shù)的和就是其對應(yīng)的十進(jìn)制數(shù)。

3、八進(jìn)制(Octal)八進(jìn)制:是以8為基數(shù)的計數(shù)體制。在八進(jìn)制中，每一位有0、1、2、3、4、5、6、7八個可能的數(shù)碼，其進(jìn)位規(guī)則為逢八進(jìn)一，如1+7=10。一個八進(jìn)制數(shù)也可按權(quán)展開，如八進(jìn)制數(shù)2698.57可表示為：（2698.57）8=2ⅹ83+6ⅹ82+9ⅹ81+8ⅹ80+5ⅹ8-1+7ⅹ8-2==（1488.125）10

4、十六進(jìn)制（Hexadecimal）十六進(jìn)制:是以16為基數(shù)的計數(shù)體制。在十六進(jìn)制中，每一位有0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）十六個可能的數(shù)碼，其進(jìn)位規(guī)則是“逢十六進(jìn)一”。十六進(jìn)制數(shù)5AF.8可表示為：（5AF.8）16=5ⅹ162+10ⅹ161+15ⅹ160+8ⅹ16-1

==（1488.125）10

也可按權(quán)展開，各位的權(quán)為16的冪。

（二）數(shù)制轉(zhuǎn)換

數(shù)制轉(zhuǎn)換是指將一個數(shù)從一種進(jìn)位制轉(zhuǎn)換成另一種進(jìn)位制。在數(shù)字電路中一般應(yīng)掌握二進(jìn)制數(shù)與十進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)之間的轉(zhuǎn)換。1、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)

十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，需對十進(jìn)制數(shù)的整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。方法是：

整數(shù)部分轉(zhuǎn)換——“除2取余法”

小數(shù)部分轉(zhuǎn)換——“乘2取整法”（1）整數(shù)轉(zhuǎn)換

“除2取余法”：即將整數(shù)部分逐次被2除，依次記錄余數(shù)，直到商為0，第一個余數(shù)為轉(zhuǎn)換后的二進(jìn)制數(shù)的最低位，最后一個余數(shù)為轉(zhuǎn)換后的二進(jìn)制數(shù)的最高位。十進(jìn)制數(shù)45轉(zhuǎn)換成二進(jìn)制數(shù)的轉(zhuǎn)換過程如圖（45）10=（101101）2（1）小數(shù)轉(zhuǎn)換

“乘2取敕法”：將小數(shù)部分連續(xù)乘以2，取乘數(shù)的整數(shù)部分作為二進(jìn)制數(shù)的小數(shù)，直到乘數(shù)為1。第一位整數(shù)為二進(jìn)制數(shù)的最高位，最后一位整數(shù)為二進(jìn)制數(shù)的最低位。十進(jìn)制數(shù)0.375轉(zhuǎn)換成二進(jìn)制數(shù)的轉(zhuǎn)換過程如圖（0.375）10=（0.011）22、十進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)

十進(jìn)制數(shù)轉(zhuǎn)換十六進(jìn)制數(shù)的方法與十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)的方法基本數(shù)類似，整數(shù)部分采用“除16取余法”，小數(shù)部分采用“乘16取整法”。轉(zhuǎn)換結(jié)果為：（44.375）10=（2C.6）163、二進(jìn)制數(shù)與十六進(jìn)制數(shù)轉(zhuǎn)換

二進(jìn)制數(shù)轉(zhuǎn)為十六進(jìn)制數(shù)：四位變一位。二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)的方法是以小數(shù)點(diǎn)為基準(zhǔn)，分別向兩邊劃分，每4位二進(jìn)制數(shù)為一組，不夠4位補(bǔ)0，轉(zhuǎn)換過程如下：（1001101110.110110）2=（26E.D8）16(10,1101,0101.1111,01)2=(2D5.F4)16

十六進(jìn)制轉(zhuǎn)二進(jìn)制：一位變四位。十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)是將十六進(jìn)制數(shù)中的每一位對應(yīng)轉(zhuǎn)換為4位二進(jìn)制數(shù)。(C5B.67)16=(1100,0101,1011．0110,0111)2轉(zhuǎn)換結(jié)果為：3、二進(jìn)制數(shù)與十六進(jìn)制數(shù)轉(zhuǎn)換4、二進(jìn)制數(shù)與八進(jìn)制數(shù)轉(zhuǎn)換

二進(jìn)制數(shù)轉(zhuǎn)為八進(jìn)制數(shù)：三位變一位。將二進(jìn)制數(shù)由小數(shù)點(diǎn)開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：一位變?nèi)唬瑢⒚课话诉M(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。轉(zhuǎn)換過程如下：5、二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)

二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法基本相同，按權(quán)展開，就是各位加權(quán)系數(shù)的和即為十進(jìn)制數(shù)。轉(zhuǎn)換過程如下：(1011.10)2=(1×23+0×22+1×21+1×20+1×2-1+0×2-2）2=（13.5）10(57.4)8=(5×81+7×80+4×8-1）8=(47.5)10(5F.8)16=(5×161+15×160+8×16-1）16=(95.5)10四、二進(jìn)制碼

編碼：對若干個不同的數(shù)據(jù)或信息，按一定的規(guī)律分別給其指定一個代表符號的過程叫編碼，這些代表給定數(shù)據(jù)和信息的符號即編碼的結(jié)果稱為代碼，簡稱碼。編碼可用數(shù)字、字母、符號或它們的組合構(gòu)成，如賓館的房間號、居民身份證號、姓名、車牌號碼等都是代碼。在數(shù)字系統(tǒng)中，所有的代碼都是用若干位二進(jìn)制數(shù)碼0和1的不同組合構(gòu)成的，這種代碼稱為二進(jìn)制代碼，簡稱二進(jìn)制碼。二進(jìn)制代碼并不表示數(shù)值的大小，僅表示特定的信息。n位二進(jìn)制數(shù)碼共有2n種不同組合，可表示2n種不同的信息。（一）二—十進(jìn)制碼（BCD碼）

二—十進(jìn)制碼：用二進(jìn)制數(shù)碼來表示十進(jìn)制“0～9”十個數(shù)符的代碼，稱為BCD碼（BinaryCodedDecimal）。因十進(jìn)制數(shù)有10個不同的數(shù)碼，需用4位二進(jìn)制數(shù)碼表示。而4位二進(jìn)制代碼有16種組合，從中選出10種組合來表示十進(jìn)制的10個數(shù)碼，選取方法較多。

常用的二—十進(jìn)制碼有：8421BCD碼、5421BCD碼、2421BCD碼、余3碼、格雷碼（又稱為循環(huán)碼）。十進(jìn)制數(shù)有權(quán)碼無權(quán)碼8421碼5421碼2421碼余3碼格雷碼000000000000000110000100010001000101000001200100010001001010011300110011001101100010401000100010001110110501011000101110000111601101001110010010101701111010110110100100810001011111010111100910011100111111001000表1—2常用的BCD碼1、8421BCD碼8421BCD碼是一種應(yīng)用最多的代碼，它的每一個碼組都與二進(jìn)制數(shù)相對應(yīng)，且每一位有固定的權(quán)值，二進(jìn)制碼從左到右每位的權(quán)值分別為8、4、2、1，故稱為有權(quán)代碼。8421BCD碼不允許出現(xiàn)1010～1111共六個碼組，這六個碼組稱為禁用碼組。例：將十進(jìn)制數(shù)83用8421碼表示。解：由表可得：(83)D＝（10000011)84212、格雷碼

格雷碼是無權(quán)碼，又稱為循環(huán)碼，它的特點(diǎn)是：任何相鄰的兩個碼組（包括首尾兩個碼組）中只有1位不同，其余各位均相同。四位格雷碼的構(gòu)成如下：3、5421BCD碼、2421BCD、余3碼5421BCD碼、2421BCD與8421BCD碼一樣，也是有權(quán)代碼，二進(jìn)制碼從左到右每位的權(quán)值分別5、4、2、1和2、4、2、1。

余3碼是在8421BCD碼基礎(chǔ)上加0011得到，余3碼是一種無權(quán)代碼，余3碼不允許出現(xiàn)0000、0001、0010、1101、1110、1111。

例1：將（0110）8421BCD碼轉(zhuǎn)換成余3碼。

解：（0110）8421BCD碼=（1001）余3碼

例2：將（0110）余3碼轉(zhuǎn)換成8421BCD碼。解：（0110）余3碼=（0011）8421BCD碼

（二）字符代碼

字符代碼：對各種字母和符號編制的代碼叫字符代碼。如計算機(jī)中應(yīng)用的ASCⅡ碼就是字符代碼，采用7位二進(jìn)制數(shù)進(jìn)行編碼，可表示27=128個符號（可查閱ASCⅡ碼編碼表）。ASCII碼是美國信息交換標(biāo)準(zhǔn)代碼，是一種8位二進(jìn)制代碼，b7~b1這7位二進(jìn)制代碼表示信息對象，b0為奇偶校驗(yàn)碼。ASCII碼

知識鏈接1

表示與使用邏輯一、邏輯門的知識與使用（一）基本邏輯運(yùn)算

數(shù)字電路實(shí)現(xiàn)的是邏輯關(guān)系，邏輯關(guān)系是指某事物結(jié)論與條件之間的因果關(guān)系?；镜倪壿嬯P(guān)系有與邏輯、或邏輯和非邏輯三種，基本的邏輯運(yùn)算也有三種：與運(yùn)算、或運(yùn)算和非運(yùn)算。1、與邏輯

與邏輯：只有當(dāng)決定某一事件的全部條件都具備時，這件事件才會發(fā)生，這種因果關(guān)系稱為與邏輯。如圖所示電路中，只有當(dāng)開關(guān)A、B同時按下時，燈才能亮，否則燈是滅的。燈的狀態(tài)（亮和滅）與開關(guān)的狀態(tài)（閉合和斷開）之間的因果關(guān)系為與邏輯關(guān)系。開關(guān)A開關(guān)B燈F斷開斷開滅斷開閉合滅閉合斷開滅閉合閉合亮與邏輯功能表與邏輯電路實(shí)例

設(shè)：開關(guān)斷開用“0”表示，開關(guān)閉合用“1”表示，燈亮用“1”表示，燈滅用“0”表示，則得到與邏輯的真值表。

真值表:就是將輸入變量的所有可能取值組合對應(yīng)的輸出變量的值一一列出的表格。ABF000010100111與邏輯真值表1、與邏輯1、與邏輯

與邏輯的運(yùn)算規(guī)則：0?0＝0

0?1＝0

1?0＝0

1?1＝1

有“0”出“0”，全“1”出“1”

與門：實(shí)現(xiàn)與運(yùn)算的電路稱為與門，與運(yùn)算也叫邏輯乘。與門邏輯符號

2、或邏輯或邏輯：當(dāng)決定一個事件的幾個條件中，有一個或一個以上條件具備，這件事件就會發(fā)生，這種因果關(guān)系稱為或邏輯。如圖所示電路中，只要開關(guān)A、B有一個閉合，燈就會亮，這種邏輯關(guān)系為或的邏輯關(guān)系?；蜻壿嬰娐穼?shí)例ABF000011101111或邏輯真值表2、或邏輯

或邏輯的運(yùn)算規(guī)則：0+0＝0

0+1＝1

1+0＝1

1+1＝1有“1”出“1”，全“0”出“0”2、或邏輯或門：實(shí)現(xiàn)或運(yùn)算的電路稱為或門，或運(yùn)算也叫邏輯加?；蜷T邏輯符號

3、非邏輯

3、非邏輯如圖所示電路，當(dāng)開關(guān)A斷開時，燈亮，當(dāng)開關(guān)A閉合時燈滅，這種因果關(guān)系為邏輯非。AF0110非邏輯真值表非門：實(shí)現(xiàn)非運(yùn)算的電路稱為非門。非門只有一個輸入端。門非邏輯符號

（二）常用的復(fù)合邏輯運(yùn)算1、與非邏輯運(yùn)算、或非邏輯運(yùn)算、與或非邏輯運(yùn)算

與非邏輯運(yùn)算是先與運(yùn)算再做非運(yùn)算，或非邏輯運(yùn)算是先做或運(yùn)算再做非運(yùn)算，與或非邏輯運(yùn)算是先做與運(yùn)算，再做或運(yùn)算，最后做非運(yùn)算。實(shí)現(xiàn)這些運(yùn)算的電路分別稱為與非門、或非門、與或非門。2、異或運(yùn)算、同或運(yùn)算

異或運(yùn)算和同或運(yùn)算都是二變量的邏輯運(yùn)算。異或運(yùn)算的邏輯關(guān)系為：當(dāng)輸入的二變量相異時，輸出為1，否則輸出為0。同或運(yùn)算的邏輯關(guān)系為：當(dāng)輸入的二變量相同時，輸出為1，否則輸出為0。異或運(yùn)算與同或運(yùn)算在邏輯上是互為反函數(shù)。ABF000011101110ABF001010100111異或邏輯真值表同或邏輯真值表2、異或運(yùn)算、同或運(yùn)算異或運(yùn)算邏輯函數(shù)表達(dá)式為：同或運(yùn)算邏輯函數(shù)表達(dá)式為：異或門邏輯符號同或門邏輯符號（三）正負(fù)邏輯

在數(shù)字電路中，輸入、輸出信號只有兩種可能的狀態(tài)，如開關(guān)的“斷開”與“閉合”，燈的“亮”與“滅”，而這兩種可能的狀態(tài)在電路中是用“高電平”和“低電平”來表示的，用“1”表示高電平，用“0”表示低電平，稱為正邏輯，反之用“0”表示高電平，用“1”表示低電平，稱為負(fù)邏輯。一般采用正邏輯。高電平和低電平均允許有一定的變化范圍，當(dāng)電路的供電電壓為+5V時，對于TTL數(shù)字集成電路和CMOS數(shù)字集成電路輸入、輸出電壓的變化范圍與邏輯值之間的關(guān)系如下表所示。（三）正負(fù)邏輯電壓范圍邏輯值邏輯電平2.7V～3.5V1H（高電平）0V～0.8V0L（低電平）電壓范圍邏輯值邏輯電平3.5V～5.0V1H（高電平）0V～1.5V0L（低電平）TTL數(shù)字集成電路電壓的變化范圍與邏輯值的關(guān)系CMOS數(shù)字集成電路電壓的變化范圍與邏輯值的關(guān)系二、門電路（一）分立元件的邏輯門電路1、二極管與門電路當(dāng)UA=0V，UB=0V時，二極管D1、D2正偏導(dǎo)通，輸出端電壓UF=0.7V，為低電平。當(dāng)UA=0V，UB=3V時，二極管D1優(yōu)先導(dǎo)通，輸出端電壓UF=0V，為低電平，D2因反偏而截止。當(dāng)UA=3V，UB=0V時，二極管D2優(yōu)先導(dǎo)通，輸出端電壓UF=0V，為低電平。D1因反偏而截止。當(dāng)UA=3V，UB=3V時，二極管D1、D2因正向偏置而導(dǎo)通，輸出端電壓UF=3V，為高電平。工作原理：1、二極管與門電路由上述分析可知，當(dāng)輸入端A、B中有一個為低電平時，輸出就為低電平，只有當(dāng)A、B均為高電平時，輸出才為高電平，實(shí)現(xiàn)了與的邏輯關(guān)系，F(xiàn)=A?B，這個電路就是與門。

與門工作波形圖2、二極管或門電路工作原理：當(dāng)UA=0V，UB=0V時，二極管D1、D2反偏截止，輸出端電壓UF=0V，為低電平。當(dāng)UA=0V，UB=3V時，二極管D2導(dǎo)通，輸出端電壓UF=3V，為高電平，D1因反偏而截止。當(dāng)UA=3V，UB=0V時，二極管D1導(dǎo)通，輸出端電壓UF=3V，為高電平，D2因反偏而截止。當(dāng)UA=3V，UB=3V時，二極管D1、D2均導(dǎo)通，輸出端電壓UF=3V，為高電平。2、二極管或門電路由上述分析可知，當(dāng)輸入端A、B中有一個為高電平時，輸出就為高電平，只有當(dāng)A、B均為低電平時，輸出才為低電平，實(shí)現(xiàn)了或的邏輯關(guān)系，F(xiàn)=A+B，這個電路就是或門。

或門工作波形圖3、三極管非門電路當(dāng)UA=0V，三極管發(fā)射極沒有偏壓而截止，集電極電流為0A，電阻Rc壓降為0V，輸出電壓UF=VCC=5V，為高電平。當(dāng)UA=3V，三極管發(fā)射極正偏而飽和導(dǎo)通，輸出電壓UF=UCES1V，為低高電平。

由上述分析可知，當(dāng)輸入端A為低電平時，輸出就為高電平，當(dāng)輸入端A為高電平時，輸出為低電平，實(shí)現(xiàn)了非的邏輯關(guān)系，

這個電路就是非或門。工作原理：（二）TTL集成邏輯門電路TTL集成邏輯門電路是晶體管—晶體管邏輯門電路的簡稱，它主要由雙極型三極管組成。1、TTL與非門電路的工作原理

1、TTL與非門

1、TTL與非門1、TTL與非門

當(dāng)輸入端全部懸空時，輸出電壓UO為低電平0.3V。所以，TTL電路的某輸入端懸空，可以等效地看作該端接入了邏輯高電平。實(shí)際電路中，懸空易引入干擾，故對不用的輸入端一般不懸空，應(yīng)作相應(yīng)的處理。

1、TTL與非門TTL與非門主要參數(shù)：

輸出高電平UOH和輸出低電平UOL：UOH一般在2.4～3.6V之間，UOH的標(biāo)準(zhǔn)值為3V。UOL一般在0～0.5V之間，UOL的標(biāo)準(zhǔn)值為0.3V。

開門電平UON與關(guān)門電平UOFF：開門電平UON是保證與非門輸出標(biāo)準(zhǔn)低電平時，允許輸入的高電平的最小值。一般UON在1.4～1.8V。關(guān)門電平UOFF是保證與非門輸出標(biāo)準(zhǔn)高電平的90%時，允許輸入的低電平的最大值，一般UOFF在0.8～1V。

平均傳輸延遲時間tpd：它是衡量門電路運(yùn)算速度的重要指標(biāo)，當(dāng)輸入端接入輸入信號后，需要經(jīng)過一定時間才能在輸出端產(chǎn)生對應(yīng)的輸出信號，這個時間叫傳輸延遲時間。TTL門的平均傳輸延遲時間為3～40ns。

扇入系數(shù)N1：扇入系數(shù)是門電路的輸入端數(shù)，一般N1≤5，最多不超過8。

扇出系數(shù)NO：扇出系數(shù)是在保證門電路輸出正確的邏輯電平和不出現(xiàn)過功耗的前提下，其輸出端允許連接的同類門的輸入端數(shù)。一般NO≥8，NO越大，說明門的負(fù)載能力超強(qiáng)。2、集電極開路與非門（OpenCollectorGate

OC門）

集電極開路與非門也叫OC門，其電路及邏輯符號如圖所示。OC門在使用時，必須在電源與輸出端F之間外接一個上接電阻RC，多個OC門的輸出端相連時，可以共用一個上接電阻RC。電路實(shí)現(xiàn)與非的邏輯關(guān)系。OC門的應(yīng)用

線與邏輯電路等效邏輯圖2、驅(qū)動非邏輯性的負(fù)載：電路如圖，（a）圖為驅(qū)動發(fā)光二極管電路，當(dāng)輸入都為高電平時，輸出為低電平，驅(qū)動發(fā)光二極管發(fā)光。當(dāng)輸入有一個為低電平時，輸出為高電平，發(fā)光二極管熄滅。（b）圖為驅(qū)動干簧管電路，二極管VD保護(hù)OC門的輸出管不被擊穿。OC門的應(yīng)用驅(qū)動發(fā)光二極管驅(qū)動干簧管3、實(shí)現(xiàn)電平轉(zhuǎn)換：OC門通過上拉電阻抬高輸出的高電平，以適應(yīng)下一級電路對高電平的要求，輸出低電平不變。3、三態(tài)門（TSL門）

三態(tài)門：主要用于對信號傳輸?shù)目刂?，它的輸出有三種狀態(tài)：高電平1，低電平0和高阻態(tài)（即輸出端懸空）。三態(tài)門不是指具有三種邏輯值。圖中，EN為使能控制端，圖中的“Ο”表示使能控制端為低電平有效，即當(dāng)EN端為低電平時，三態(tài)門正常工作，實(shí)現(xiàn)與非的邏輯關(guān)系；當(dāng)EN端為高電平時，三態(tài)門的輸出為高阻狀態(tài)，與后面的電路斷開。不帶“Ο”時表示使能控制端為高電平有效。三態(tài)門電路三態(tài)門邏輯符號

三態(tài)門常用于總線傳輸控制。如下圖所示，用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線。

圖中：

EN=1時:G1工作，G2處于高阻狀態(tài)，數(shù)據(jù)D1被取反后送至總線；

EN=0時:G2工作，G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端D2。

實(shí)現(xiàn)了數(shù)據(jù)的分時雙向傳送。三態(tài)門的應(yīng)用4、TTL數(shù)字集成電路系列

我國TTL數(shù)字集成電路分為CT54系列和CT74系列兩大類，它們的電路結(jié)構(gòu)和電氣性能相同，不同的是CT54系列TTL數(shù)字集成電路更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作，為軍用品；CT74系列TTL數(shù)字集成電路則適合在常規(guī)條件下工作，為商用品。CT74標(biāo)準(zhǔn)系列和CT74H高速系列。開關(guān)速度不高，功耗較大，使用較少。CT74S肖特基系列，工作速度高，但功耗較大。CT74LS低功耗肖特基系列，工作速度比CT74H系列高，比CT74S系列低，但功耗很低。CT74AS先進(jìn)肖特基系列，功耗比CT74S系列低很多，開關(guān)速度更高。CT74ALS先進(jìn)低功耗肖特基系列，功耗比CT74S系列更低，開關(guān)速度更高。CT74F快速系列，其功耗和開關(guān)速度介于CT74AS和CT74ALS系列之間，主要用于高速的數(shù)字系統(tǒng)中。常用的TTL數(shù)字集成塊74LS00管腳圖74LS08管腳圖74LS02管腳圖74LS20管腳圖74LS21管腳圖74LS32管腳圖74LS04管腳圖74LS30管腳圖74LS27管腳圖74LS10管腳圖74LS11管腳圖74LS03管腳圖（三）CMOS集成邏輯門電路1、CMOS反相器CMOS反相器電路

2、CMOS與非門

由兩個串聯(lián)的NMOS管和兩個并聯(lián)的PMOS管構(gòu)成的兩輸入端的CMOS與非門電路如圖所示。

工作原理：

當(dāng)輸入A、B均為高電平時，V1和V2導(dǎo)通，V3和V4截止，輸出端F為低電平；當(dāng)輸入A、B中至少有一個為低電平時，對應(yīng)的V1和V2中至少有一個截止，V3和V4中至少有一個導(dǎo)通，輸出F為高電平。

該電路實(shí)現(xiàn)了“與非”邏輯功能。3、CMOS或非門

由兩個并聯(lián)的NMOS管和兩個串聯(lián)的PMOS管構(gòu)成一個兩個輸入端的CMOS或非門電路如圖所示。每個輸入端連接到一個NMOS管和一個PMOS管的柵極。

工作原理：

當(dāng)輸入端A、B均為低電平時，V1和V2截止，V3和V4導(dǎo)通，輸出F為高電平；當(dāng)輸入端A、B中至少有一個為高電平時，則對應(yīng)的V1、V2中至少有一個導(dǎo)通，V3、V4中至少有一個截止，使輸出F為低電平。

該電路實(shí)現(xiàn)了“或非”邏輯功能。4、CMOS傳輸門

5、CMOS三態(tài)非門

6、CMOS數(shù)字集成電路系列（1）CMOS4000系列。CMOS4000系列的優(yōu)點(diǎn)是：功耗低、電源電壓范圍寬（3～15V），扇出系數(shù)大。缺點(diǎn)是：工作頻率低，輸出負(fù)載電流小，驅(qū)動負(fù)載能力差。（2）高速CMOS電路的54系列和74系列。它們的主要區(qū)別是工作溫度不同，54系列的工作溫度為-55～125℃，74系列的工作溫度為-40～85℃。（3）高速CMOS電路系列。主要有：①HC/HCT系列，功耗低，工作速度高，負(fù)載能力強(qiáng)，HC系列用于組成單一系統(tǒng)，在電源電壓為+5V時，HCT系列與TTL電路兼容，可互換使用。②AHC/AHCT系列。工作速度和負(fù)載能力比HC/HCT系列提高一倍。③④LVC系列。為CMOS低壓系列，工作電壓低（1.65～3.6V），輸出驅(qū)動電流高達(dá)24mA，負(fù)載能力很強(qiáng)，性能更優(yōu)越。7、常用CMOS數(shù)字集成電路（四）集成門電路的使用1、TTL集成門電路使用注意事項(xiàng)（1）TTL電路的輸出端（OC門、三態(tài)門除外）不允許并聯(lián)使用，也不允許直接與+5V電源或地線相接，否則將會使電路的邏輯混亂并損壞器件。（2）多余輸入端的處理?；蜷T、或非門等TTL電路的多余輸入端不能懸空，只能接地。與門、與非門等TTL電路多余的輸入端可做如下處理：（a）懸空，相當(dāng)于接高電平；（b）與其它輸入端并聯(lián)使用；（c）直接或通過電阻（100Ω～10kΩ）與電源相接得到高電平。（3）嚴(yán)禁帶電操作。要在電路切斷電源以后，插拔或焊接集成電路芯片，否則容易引起集成電路的損壞。（4）電源濾波。一般可在電源的輸入端并接一個100μF的電容作為低頻濾波，在每塊集成電路的電源輸入端接一個0.01μF～0.1μF的電容作為高頻濾波。2、CMOS集成門電路使用注意事項(xiàng)（1）防靜電。防止外來感應(yīng)電勢將柵極擊穿。（2）焊接。焊接時不能使用25W以上的電烙鐵，通常采用20W內(nèi)熱式烙鐵，焊接時間不宜過長，焊接量不宜過大。（3）閑置輸入端的處理。CMOS電路不用的輸入端不允許懸空，可與使用輸入端并聯(lián)使用，這種連接會增大輸入電容，使速度下降，當(dāng)工作頻率高時不宜這樣處理。與門和與非門的閑置輸入端可接正電源或高電平，或門和或非門閑置輸入端可接地或低電平。當(dāng)輸入端通過一個電阻接地時，不論電阻多大，該端都相當(dāng)于輸入低電平。（4）輸出端的連接。除OC門外，普通門的輸出端不允許直接并聯(lián)，輸出端不允許直接與電源的正極或地線相連接，否則將導(dǎo)致元件損壞。（5）電源。電源正負(fù)極不能接反，在安裝電路或插拔元器件時，必須先切斷電源，嚴(yán)禁帶電操作。（6）輸入信號。輸入信號不允許超出電壓范圍，若不能保證時需在輸入端串聯(lián)限流電阻起保護(hù)作用。（7）接地。所有測試儀器外殼必須良好接地，若信號源需要換檔，最好先將輸出幅度調(diào)到最小。在進(jìn)行電路測試調(diào)整時，先接通電源，后輸入信號，測試調(diào)整結(jié)束時，先斷開輸入信號，再關(guān)斷電源。3、TTL電路與CMOS電路的接口

在數(shù)字系統(tǒng)中，當(dāng)同時用到TTL門電路和CMOS門電路時，TTL電路和CMOS電路之間一般不能直接連接，需考慮它們之間的連接問題。當(dāng)不同的門電路連接時，前級要為后級提供符合要求的高電平、低電平和足夠的輸入電流，否則需通過接口電路進(jìn)行轉(zhuǎn)換。一般在同一電路中使用同一工藝的邏輯門可避免電平不兼容的問題。TTL電路和CMOS電路的連接TTL電路和CMOS電路的連接4、用萬用表檢測TTL系列門電路

將萬用表調(diào)到R×1kΩ擋，黑表筆接被測門電路的電源地線端，紅表筆依次接其它各端測量其對地的直流電阻，正常情況下，各端對地直流電阻值約為5kΩ左右，其中電源正端對地的電阻值為3kΩ左右，如某端的電阻值小于1kΩ，表明電路已損壞；如測得的電阻值大于12kΩ，表明電路已失去功能或功能下降，不能再使用了。

將萬用表兩表筆對換，黑表筆依次測量其它各端的反向電阻值，多數(shù)應(yīng)大于40kΩ，其中電源正端對地電阻值為3～10kΩ，若阻值接近于0，表明電路內(nèi)部已短路，若阻值為無窮大，則表明電路內(nèi)部已斷路。

知識鏈接2邏輯代數(shù)的表示

邏輯代數(shù)又稱為布爾代數(shù)，是英國數(shù)學(xué)家喬治·布爾在1847年創(chuàng)立的，邏輯代數(shù)是分析和設(shè)計數(shù)字電路的基礎(chǔ)和重要數(shù)學(xué)工具。數(shù)字邏輯電路研究的是輸入與輸出之間的邏輯關(guān)系，邏輯關(guān)系一般用邏輯函數(shù)來描述。邏輯是指事物的因果關(guān)系，或者說條件和結(jié)果的關(guān)系。

邏輯變量：邏輯代數(shù)中的變量稱為邏輯變量，用大寫字母表示。在邏輯代數(shù)中，常用字母A、B、C等表示邏輯變量，邏輯變量的取值只有兩種：1或0，這里的1和0不表示數(shù)值大小，它們代表的是兩種不同的邏輯狀態(tài)，如開關(guān)的“閉合”與“斷開”，燈的“亮”與“滅”。一、邏輯代數(shù)的公式和定理

3、交換律A·B=B·AA+B=B+A4、結(jié)合律A（BC）=（AB）C

A＋（B＋C）＝（A＋B）＋C5、分配律A+B·C=(A+B)·(A+C)A·(B+C)=A·B+A·C證明：A＋BC＝（A+B）（A+C）（A+B）（A+C）＝A·A＋A·C＋B·A＋B·C＝A（１＋B＋C）＋BC＝A＋BC

一、邏輯代數(shù)的公式和定理8、反演律（摩根定律）利用真值表進(jìn)行證明，將變量的所有取值列于真?zhèn)俦碇蟹謩e進(jìn)行計算，再進(jìn)行比較?，F(xiàn)以反演律為例進(jìn)行證明。ABA+B001101111011010011100110011110010000一、邏輯代數(shù)的公式和定理利用公式進(jìn)行證明，根據(jù)已有的公式和定理進(jìn)行證明的方法。現(xiàn)以冗余律為例進(jìn)行說明。一、邏輯代數(shù)的公式和定理9、代入規(guī)則

代入規(guī)則：任何一個含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個邏輯函數(shù)代替，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。

10、對偶規(guī)則

注意：使用代入規(guī)則時，必須將等式中所有出現(xiàn)同一變量的地方均以同一函數(shù)代替，否則代入后的等式將不成立。

對偶規(guī)則的意義：如果兩個函數(shù)相等，則它們的對偶函數(shù)也相等。利用對偶規(guī)則，可以使要證明及要記憶的公式數(shù)目減少一半。11、反演規(guī)則

一、邏輯代數(shù)的公式和定理解：例：求下列函數(shù)的反函數(shù)。

注意：在運(yùn)用反演規(guī)則和對偶規(guī)則時，必須按照邏輯運(yùn)算的優(yōu)先順序進(jìn)行：先算括號，接著與運(yùn)算，然后或運(yùn)算，最后非運(yùn)算，否則容易出錯。為保證不改變運(yùn)算順序，即保持原函數(shù)式中運(yùn)算符號的優(yōu)先順序，可加括號。一、邏輯代數(shù)的公式和定理二、

邏輯函數(shù)的表示（一）邏輯函數(shù)邏輯函數(shù)：如果以邏輯變量A、B、C…作為輸入，以運(yùn)算結(jié)果作為輸出，當(dāng)輸入變量A、B、C…的取值確定后，輸出邏輯變量F的值就被唯一確定，則稱F為A、B、C…的邏輯函數(shù)，表示為：

邏輯變量和邏輯函數(shù)的取值只有0和1兩種可能，邏輯函數(shù)與邏輯變量之間由與、或、非三種基本運(yùn)算決定。（二）邏輯函數(shù)的表示方法

邏輯函數(shù)的表示方法主要有：邏輯函數(shù)式、真值表、邏輯圖、卡諾圖、波形圖。1、邏輯函數(shù)式二、

邏輯函數(shù)的表示

邏輯函數(shù)式是描述輸入和輸出邏輯變量之間邏輯關(guān)系的表達(dá)式，一般由邏輯變量（A、B、C等）和基本邏輯運(yùn)算符號（與、或、非）及括號、等號等構(gòu)成的表達(dá)式。

在這些邏輯函數(shù)表達(dá)式中，A、B、C、D為邏輯變量，F(xiàn)、G、H為邏輯函數(shù)，A、B、C、D為原變量，

為反變量。邏輯函數(shù)式的優(yōu)點(diǎn)是：書寫簡潔、方便，能用公式和定理進(jìn)行運(yùn)算、變換。邏輯函數(shù)式的缺點(diǎn)是：當(dāng)邏輯函數(shù)式比較復(fù)雜時，難以從變量取值看出函數(shù)值，不直觀。2、真值表真值表：將邏輯函數(shù)各種可能的取值與相應(yīng)的函數(shù)值用表格的形式一一列舉出來，這種表格就是真值表。它表示了邏輯函數(shù)與邏輯變量之間的一一對應(yīng)關(guān)系，邏輯函數(shù)的真值表具有唯一性。

如列出三人表決電路的真值表。當(dāng)2人或2人以上同意時，表決通過，否則表決不能通過。用A、B、C表示表決的三人，為輸入變量，表決同意用1表示，不同意用0表示，用F表示表決的結(jié)果，1表示表決通過，0表示表決未通過，真值表如表所示。ABCF00000010010001111000101111011111

當(dāng)邏輯函數(shù)有n個變量時，共有

個不同的變量取值組合，在列真值表時，為避免遺漏，變量的取值組合一般按n位自然二進(jìn)制數(shù)遞增的順序列出。真值表表示邏輯函數(shù)直觀，可直接看出邏輯函數(shù)值與邏輯變量間的關(guān)系。但當(dāng)變量較多時，列真值表十分繁瑣。2、真值表

由真值表可得到標(biāo)準(zhǔn)的與—或邏輯函數(shù)式，方法是：對于任意一組變量取值，1用原變量表示，0用反變量表示，把邏輯函數(shù)值為1所對應(yīng)的各變量的與組合進(jìn)行邏輯加，便得到標(biāo)準(zhǔn)的與-或邏輯函數(shù)式。三人表決器的邏輯函數(shù)式如下：3、邏輯圖

邏輯圖：用基本邏輯門和復(fù)合邏輯門的邏輯符號組成的對應(yīng)于某一邏輯功能的電路圖就是邏輯圖。根據(jù)邏輯函數(shù)式畫邏輯圖時，只要把邏輯函數(shù)式中各邏輯運(yùn)算用相應(yīng)的門電路的邏輯符號代替，就可畫出與邏輯函數(shù)式對應(yīng)的邏輯圖。

邏輯函數(shù)的邏輯圖如下：

據(jù)邏輯圖也可得到邏輯函數(shù)式，方法是：根據(jù)邏輯門電路的輸入與輸出關(guān)系及電路的連接關(guān)系，寫出各門的輸出表達(dá)式，最后得到邏輯函數(shù)式，經(jīng)化簡，得到最簡的與—或式。例：邏輯圖如圖，試寫出邏輯函數(shù)式。解：由圖可知：3、邏輯圖4、卡諾圖

卡諾圖：是由表示邏輯變量的最小項(xiàng)（一個最小項(xiàng)對應(yīng)一個小方格）全部可能取值所組成的小方格構(gòu)成的平面圖，一個邏輯函數(shù)的卡諾圖就是將此函數(shù)的最小項(xiàng)表達(dá)式中的最小項(xiàng)相應(yīng)地填入對應(yīng)的一個方格內(nèi)，卡諾圖的知識將在后面進(jìn)一步介紹。5、波形圖

波形圖：在給定輸入變量取值隨時間變化關(guān)系后，根據(jù)函數(shù)中變量之間的運(yùn)算關(guān)系、真值表或卡諾圖中變量取值和函數(shù)值的對應(yīng)關(guān)系，可對應(yīng)畫出輸出變量隨時間變化的波形，這種反映輸入和輸出變量對應(yīng)取值隨時間按照一定規(guī)律變化的圖形，就稱為波形圖，也稱為時序圖。如門電路中的波形圖。（三）、邏輯函數(shù)不同形式之間的轉(zhuǎn)換

邏輯函數(shù)的表達(dá)形式可分為五種：與或式、與非-與非式、與或非式、或與式、或非-或非式。它們之間可進(jìn)行相互轉(zhuǎn)換。

例：將邏輯函數(shù)與或式

轉(zhuǎn)換成其它形式。

與非-與非式：將與或式兩次取反，利用摩根定理就可得到與非-與非式。與或非式：先求反函數(shù)，再取反一次就得到與或非式。（三）、邏輯函數(shù)不同形式之間的轉(zhuǎn)換

或與式：將與或非式用摩根定律展開即得到或與式。

或非-或非式：將或與式兩次取反，用摩根定律展開一次就得到或非-或非式。

說明：在各種表達(dá)式中，與或式是最基本的形式，一般函數(shù)均以與或式給出。與或式就是邏輯表達(dá)式由幾個與項(xiàng)相加而成，即先與運(yùn)算，再或運(yùn)算。三、邏輯函數(shù)的化簡

化簡的目的：邏輯函數(shù)式的復(fù)雜性直接影響邏輯電路的復(fù)雜性，邏輯函數(shù)式越簡單，則實(shí)現(xiàn)該邏輯函數(shù)式所需的門就越少，電路工作越可靠，因此需對邏輯函數(shù)式進(jìn)行化簡。

邏輯函數(shù)化簡的原則：

邏輯函數(shù)化簡沒有一個嚴(yán)格的原則，一般遵循以下幾條原則：1、邏輯電路所用的門最少；2、各個門的輸入端要少；3、邏輯電路所用的級數(shù)要少，邏輯電路能可靠地工作。

對于與或式，如化簡后，表達(dá)式中的與項(xiàng)最少，每個與項(xiàng)中的變量個數(shù)最少，一般認(rèn)為該邏輯表達(dá)式就是最簡的與或式。

常用的化簡方法主要有：代數(shù)法和圖形化簡法。（一）邏輯函數(shù)的代數(shù)化簡法

邏輯函數(shù)的代數(shù)化簡法，也叫公式化簡法，就是運(yùn)用邏輯代數(shù)的基本公式、基本定理和規(guī)則對給定的邏輯函數(shù)進(jìn)行化簡的方法。常用的方法有以下幾種。1、并項(xiàng)法

利用公式將兩項(xiàng)合并為一項(xiàng)，并消去一個變量。例：（一）邏輯函數(shù)的代數(shù)化簡法2、吸收法：利用公式消去多余項(xiàng)。例：3、消因子法：利用公式，消去多余的因子。例：（一）邏輯函數(shù)的代數(shù)化簡法4、消項(xiàng)法：利用公式

，消去多余項(xiàng)。例：5、配項(xiàng)法

在不能直接運(yùn)用公式進(jìn)行化簡時，可利用

，選擇合適的與項(xiàng)進(jìn)行配項(xiàng)再進(jìn)行化簡，也可利用

添加BC再進(jìn)行化簡。（一）邏輯函數(shù)的代數(shù)化簡法例：說明：對復(fù)雜的邏輯函數(shù)進(jìn)行化簡時，需要靈活運(yùn)用多種方法才能得到最簡的結(jié)果。代數(shù)法化簡對邏輯函數(shù)式中的變量個數(shù)沒有限制，它適用于于變量較多、較復(fù)雜的邏輯函數(shù)式的化簡。但需熟記基本公式和定理，并且還需要掌握一定的技巧，也難于判定所化簡的邏輯函數(shù)式是否是最簡式。（二）邏輯函數(shù)的卡諾圖化簡法

卡諾圖化簡法具有確定的化簡步驟，能比較方便地獲得邏輯函數(shù)的最簡與-或式。1、最小項(xiàng)如果一個邏輯函數(shù)的某個乘積項(xiàng)包含了函數(shù)的全部變量，其中每個變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個乘積項(xiàng)稱為該函數(shù)的一個標(biāo)準(zhǔn)積項(xiàng)，通常稱為最小項(xiàng)。

若邏輯函數(shù)由A、B、C三個邏輯變量組成，這三個變量可以組成許多乘積項(xiàng)，最小項(xiàng)就是每個乘積項(xiàng)都包含三個變量，每個變量以原變量或反變量的形式在每個乘積項(xiàng)中出現(xiàn)一次，并且只出現(xiàn)一次，這樣的乘積項(xiàng)就是三變量函數(shù)的最小項(xiàng)。三變量的最小項(xiàng)有8個，即23

，n個變量就有2n個最小項(xiàng)。三變量最小項(xiàng)如下：（二）邏輯函數(shù)的卡諾圖化簡法

最小項(xiàng)的表示方法：通常用符號mi來表示最小項(xiàng)。m表示最小項(xiàng)，下標(biāo)i為最小項(xiàng)的編號，編號的方法是：最小項(xiàng)中原變量取1，反變量取0，當(dāng)變量順序確定后，可以按順序排列成一個二進(jìn)制數(shù)，則最小項(xiàng)取值對應(yīng)一組二進(jìn)制數(shù)，該二進(jìn)制數(shù)對應(yīng)的十進(jìn)制數(shù)就是該最小項(xiàng)的編號，即這個最小項(xiàng)的下標(biāo)i。

如最小項(xiàng)

，對應(yīng)的變量取值為011，它對應(yīng)的十進(jìn)制數(shù)為3，該最小項(xiàng)就簡記為m3。三變量的全部最小項(xiàng)依次記為m0、m1、m2、…、m7。

3個變量A、B、C的8個最小項(xiàng)可以分別表示為：（二）邏輯函數(shù)的卡諾圖化簡法三變量函數(shù)全體最小項(xiàng)真值表

2、最小項(xiàng)的性質(zhì)

（1）對于任意一個最小項(xiàng)，都有一組也只有一組變量取值使其值為1，即每個最小項(xiàng)對應(yīng)了一組變量的取值。如最小項(xiàng)

，只有在變量取值為100時，

的值為1，其余的7個最小項(xiàng)的值都為0。

（2）對于變量的任一組取值，任意兩個不同的最小項(xiàng)之積恒為0。

（3）對于變量的任一組取值，全體最小項(xiàng)的和恒為1。3、一般邏輯函數(shù)變換為最小項(xiàng)表達(dá)式

標(biāo)準(zhǔn)與-或式：由最小項(xiàng)邏輯加（或）組成的表達(dá)式稱為邏輯函數(shù)最小項(xiàng)表達(dá)式，又稱為標(biāo)準(zhǔn)與-或式，一個邏輯函數(shù)只有一個標(biāo)準(zhǔn)與或表達(dá)式。一般的邏輯函數(shù)都可以變換為標(biāo)準(zhǔn)的與-或式。（二）邏輯函數(shù)的卡諾圖化簡法例：將邏輯函數(shù)

變換成標(biāo)準(zhǔn)與-或式。解：由表達(dá)式可看出，該邏輯函數(shù)由三變量構(gòu)成，第一項(xiàng)差C，第二項(xiàng)差A(yù)，第三項(xiàng)差B。（二）邏輯函數(shù)的卡諾圖化簡法例：將邏輯函數(shù)式

變換為標(biāo)準(zhǔn)與-或式。解：解:

首先，列出F的真值表如下表所示，然后，根據(jù)真值表可直接寫出F的最小項(xiàng)表達(dá)式

例：將函數(shù)表達(dá)式變換成標(biāo)準(zhǔn)“與-或”表達(dá)式。（二）邏輯函數(shù)的卡諾圖化簡法4、卡諾圖的構(gòu)成

相鄰最小項(xiàng)：如果兩個最小項(xiàng)中只有一個變量不同（互為反變量），其余變量均相同時，則這兩個最小項(xiàng)為邏輯相鄰，稱它們?yōu)橄噜徸钚№?xiàng)，簡稱相鄰項(xiàng)。

如三變量最小項(xiàng)

與為相鄰項(xiàng)。兩個相鄰項(xiàng)可以合并為一項(xiàng)，并消去互反變量，即利用

，保留兩相鄰項(xiàng)中相同的變量。

卡諾圖：卡諾圖是由美國工程師卡諾提出的，用一個方格來代表邏輯函數(shù)的一個最小項(xiàng)，n個變量的邏輯函數(shù)就有2n個方格，要求相鄰的最小項(xiàng)在方格圖中的幾何位置（橫向或縱向）也相鄰，按這種規(guī)律排列的方格圖稱為n變量的卡諾圖。為了保證卡諾圖中幾何位置相鄰的最小項(xiàng)邏輯相鄰，要求卡諾圖橫向與縱向邏輯變量的取值按格雷碼的順序排列。下面介紹2～4變量卡諾圖的構(gòu)成。

例如，四變量卡諾圖中，如m5的4個相鄰最小項(xiàng)分別是和m5相連的m1，m4，m7，m13。

m2的4個相鄰最小項(xiàng)除了與之幾何相鄰的m3和m6之外，另外兩個是處在“相對”位置的m0(同一行的兩端)和m10(同一列的兩端)。這種相鄰稱為相對相鄰。

從各卡諾圖可以看出，在n個變量的卡諾圖中，能從圖形上直觀、方便地找到每個最小項(xiàng)的n個相鄰最小項(xiàng)。（二）邏輯函數(shù)的卡諾圖化簡法（二）邏輯函數(shù)的卡諾圖化簡法

3變量卡諾圖：設(shè)3個變量為A、B、C，3個變量共有8個最小項(xiàng)，卡諾圖由8個方格組成，按相鄰性將8個最小項(xiàng)填入卡諾圖的8個方格中，如圖（b）所示。圖中BC的取值是按格雷碼的順序排列的，即按00、01、11、10順序排列，分別表示

、、、。4變量卡諾圖：設(shè)4個變量為A、B、C、D，4個變量共有16個最小項(xiàng)，按相鄰性將16個最小項(xiàng)填入對應(yīng)的方格中，如圖（c）所示。

2變量卡諾圖：設(shè)2個變量為A和B，2個變量有4個最小項(xiàng)，

，按相鄰性將4個最小項(xiàng)填入下圖（a）的方格中，方格中的變量組合就是該方格在橫向和縱向所對應(yīng)的變量的積，0用反變量表示，1用原變量表示。變量的取值按格雷碼順序排列，方格中標(biāo)出了最小項(xiàng)的編號，要求左上角的方格必須是m0?？ㄖZ圖中，第一行表示

、第二行表示

，第一列表示

、第二列表示

。（二）邏輯函數(shù)的卡諾圖化簡法（a）二變量卡諾圖

（b）三變量卡諾圖（c）四變量卡諾圖（二）邏輯函數(shù)的卡諾圖化簡法

注意：在卡諾圖中，按中心對稱軸對折，重合的方格對應(yīng)的最小項(xiàng)也是相鄰項(xiàng)。

隨著變量個數(shù)的增加，卡諾圖將變得十分復(fù)雜，相鄰關(guān)系不易識別，因此卡諾圖一般多用于六變量以內(nèi)。5、用卡諾圖表示邏輯函數(shù)

用卡諾圖表示邏輯函數(shù)的方法是：

（1）將邏輯函數(shù)化成標(biāo)準(zhǔn)的與-或式。

（2）根據(jù)邏輯函數(shù)式中變量個數(shù)，畫出相應(yīng)的卡諾圖。

（3）將邏輯函數(shù)式中的最小項(xiàng)在卡諾圖相應(yīng)的方格內(nèi)填1，沒有的最小項(xiàng)在卡諾圖相應(yīng)的方格內(nèi)填0或不填。例：將邏輯函數(shù)

用卡諾圖表示。解：（1）將邏輯函數(shù)化成標(biāo)準(zhǔn)的與-或式為：（二）邏輯函數(shù)的卡諾圖化簡法（2）畫卡諾圖。根據(jù)標(biāo)準(zhǔn)與-或式可知，該邏輯函數(shù)有3個邏輯變量，畫出3變量的卡諾圖。（3）填圖。在卡諾圖中編號3、5、6、7的方格中填1，其余位置填0或不填。如圖所示。（二）邏輯函數(shù)的卡諾圖化簡法例：將邏輯函數(shù)用卡諾圖表示。解：（1）將邏輯函數(shù)化成標(biāo)準(zhǔn)的與-或式為：

（2）畫卡諾圖，由邏輯函數(shù)式可知，該邏輯函數(shù)含有4個邏輯變量，畫4變量的卡諾圖，并將最小項(xiàng)填入卡諾圖對應(yīng)方格中，如圖所示。（二）邏輯函數(shù)的卡諾圖化簡法

將實(shí)際的邏輯函數(shù)化成標(biāo)準(zhǔn)與-或式比較麻煩，在實(shí)際化簡時，可直接在卡諾圖中填寫。方法是：先將邏輯函數(shù)化為與—或式，再將邏輯函數(shù)的每一項(xiàng)逐個填入卡諾圖中，若一個方格中有2個或2個以上重復(fù)的1，只需填1個，因?yàn)锳+A=A。以上例為例進(jìn)行說明。

：在B=1，C=0對應(yīng)的方格（不論A、D取值）位置填1，這樣的方格有4個，對應(yīng)編號為4、5、12、13。

：在C=1，D=0對應(yīng)的方格（不論A、B取值）位置填1，這樣的方格有4個，對應(yīng)編號為2、6、10、14。

：在B=0，C=D=1對應(yīng)的方格（不論A取值）位置填1，這樣的方格有2個，對應(yīng)的編號為3、11。

：在A=0，C=0，D=1對應(yīng)的方格（不論B取值）位置填1，這樣的方格有2個，對應(yīng)的編號為1、5。

：在A=B=C=D=1對應(yīng)的方格位置填1，這樣的方格只有1個，對應(yīng)的編號為15。

根據(jù)上述分析，卡諾圖如圖所示。任意一個邏輯函數(shù)化成與-或式后就可直接用卡諾圖表示。（二）邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)直接用卡諾圖表示（二）邏輯函數(shù)的卡諾圖化簡法

以真值表形式給出邏輯函數(shù)在卡諾圖中的表示方法：將真值表中函數(shù)值為1對應(yīng)的最小項(xiàng)填入卡諾圖中對應(yīng)的方格中。例：已知邏輯函數(shù)F的真值表如下表所示，試畫出F的卡諾圖。ABCF00000010010101111000101111001111函數(shù)F的真值表

由表可見，該函數(shù)由3個邏輯變量組成，畫出三變量的卡諾圖，將函數(shù)取值為1所對應(yīng)的最小項(xiàng)填入卡諾圖對應(yīng)的方格中，如圖所示。由真值表得卡諾圖（二）邏輯函數(shù)的卡諾圖化簡法6、用卡諾圖化簡邏輯函數(shù)

用卡諾圖化簡邏輯函數(shù)就是利用卡諾圖的相鄰性，合并相鄰的最小項(xiàng)，消去互反的變量，保留相同的變量。理論依據(jù)是：。2個相鄰項(xiàng)可合并為1項(xiàng)，消去1個互反的變量。4個相鄰項(xiàng)可合并為1項(xiàng)，消去2個互反的變量。8個相鄰項(xiàng)可合并為1項(xiàng)，消去3個互反的變量。16個相鄰項(xiàng)可合并為1項(xiàng)，消去4個互反的變量。由此可見，合并的規(guī)律是：2n個最小項(xiàng)的相鄰項(xiàng)可合并，消去n個互反的變量，不滿足2n關(guān)系的最小項(xiàng)不能合并，如2、4、8、16個相鄰項(xiàng)可合并，其它的均不能合并，如圖所示。

利用卡諾圖化簡邏輯函數(shù)時，可以從圖形上直觀地找出相鄰最小項(xiàng)進(jìn)行合并。（二）邏輯函數(shù)的卡諾圖化簡法卡諾圖化簡BD代數(shù)法化簡（二）邏輯函數(shù)的卡諾圖化簡法相鄰最小項(xiàng)合并規(guī)律（二）邏輯函數(shù)的卡諾圖化簡法

兩個相鄰最小項(xiàng)合并的情況A0110B10100110B1010B1101B1010ABA0100010100011110ABC01ABBC

1、兩個小方格相鄰,或處于某行(列)兩端時，所代表的最小項(xiàng)可以合并，合并后可消去一個變量。

2、四個小方格組成一個大方格、或組成一行（列）、或處于相鄰兩行（列）的兩端、或處于四角時，所代表的最小項(xiàng)可以合并，合并后可消去兩個變量。

3、八個小方格組成一個大方格、或組成相鄰的兩行(列)、或處于兩個邊行(列)時，所代表的最小項(xiàng)可以合并，合并后可消去三個變量。（二）邏輯函數(shù)的卡諾圖化簡法0011101000011110ABC01BB1100010100011110ABC01

四個相鄰最小項(xiàng)合并的幾種情況00011110CD1001011001101001AB00011110BDBD00011110CD0110100110010110AB00011110BDBD00011110CD0010111100001010AB00011110CDAB例：（二）邏輯函數(shù)的卡諾圖化簡法

用卡諾圖化簡邏輯函數(shù)就是把卡諾圖中2n個相鄰為1的最小項(xiàng)方格用包圍圈圈起來進(jìn)行合并，直到所有為1的方格全部圈完為止，這個包圍圈叫卡諾圈。畫卡諾圈的原則是：

①根據(jù)最小項(xiàng)合并規(guī)律畫卡諾圈，直到所有1的方格全部圈完為止。

②為充分化簡，1方格可被重復(fù)圈在不同的包圍圈中，但在新畫的包圍圈中必須有未被圈過的1方格，否則該包圍圈是多余的。

③為避免畫出多余的包圍圈，畫包圍圈時應(yīng)按由少到多的順序圈，即首先圈獨(dú)立的1方格，再圈僅為2個相鄰的1方格，再圈4個、8個相鄰的1方格。

④包圍圈的個數(shù)應(yīng)盡量少，這樣化簡后的邏輯函數(shù)的與項(xiàng)最少。

⑤包圍圈應(yīng)盡量大，這樣消去的變量就多，門電路的輸入端數(shù)就少。（二）邏輯函數(shù)的卡諾圖化簡法例1：試用卡諾圖化簡邏輯函數(shù)

。解：（1）由邏輯函數(shù)式可知，該邏輯函數(shù)包含4個邏輯變量，畫4變量的卡諾圖如圖所示。（2）用卡諾圖表示邏輯函數(shù)。將邏輯函數(shù)中的每一個與項(xiàng)在卡諾圖對應(yīng)方格填1。沒有出現(xiàn)的項(xiàng)對應(yīng)方格不填。（3）畫卡諾圈。按畫卡諾圈規(guī)則畫，圖中畫了3個卡諾圈，檢查是否有多余的卡諾圈。將每個卡諾圈化簡結(jié)果標(biāo)在卡諾圖上。（4）寫出化簡結(jié)果。（二）邏輯函數(shù)的卡諾圖化簡法例2：試用卡諾圖化簡邏輯函數(shù)

。解：（1）畫邏輯函數(shù)的卡諾圖，并用卡諾圖表示邏輯函數(shù)，如圖所示。

（2）合并相鄰最小項(xiàng)，按畫卡諾圈的規(guī)則畫卡諾圈。

（3）寫出化簡后的最簡與-或表達(dá)式：例3：用卡諾圖化簡（二）邏輯函數(shù)的卡諾圖化簡法解：邏輯函數(shù)的最小項(xiàng)編號出現(xiàn)

，邏輯函數(shù)含有4個邏輯變量，畫4變量卡諾圖，其化簡過程如圖1-38所示。比較（a）、（b）兩圖，（b）圖少一個卡諾圈，故化簡結(jié)果應(yīng)選（b）圖。化簡結(jié)果為：（二）邏輯函數(shù)的卡諾圖化簡法例4：化簡邏輯函數(shù)解：該函數(shù)的卡諾圖化簡過程如下圖（a）、（b）所示，圖（b）比圖（a）更簡，區(qū)別在于畫圈時應(yīng)盡量圈大?；喓笞詈喌呐c-或式為：例5：化簡邏輯函數(shù)（a）圈1化簡（b）圈0化簡解：由圖（a）可得：由圖（b）可得：在卡諾圖化簡時，有時1的項(xiàng)較多，0的項(xiàng)很少，這時可以采用圈相鄰的0方格，這樣得到的邏輯表達(dá)式是該邏輯函數(shù)的反函數(shù)，也可采用“1”用反變量表示，“0”用原變量表示。（二）邏輯函數(shù)的卡諾圖化簡法（二）邏輯函數(shù)的卡諾圖化簡法說明：1、在有些情況下，最小項(xiàng)的圈法不只一種，得到的各個乘積項(xiàng)組成的與或表達(dá)式各不相同，哪個是最簡的，要經(jīng)過比較、檢查才能確定。如例4。2、在有些情況下，不同圈法得到的與或表達(dá)式都是最簡形式。即一個函數(shù)的最簡與或表達(dá)式不是唯一的。（二）邏輯函數(shù)的卡諾圖化簡法7、具有約束項(xiàng)邏輯函數(shù)的化簡

約束項(xiàng)：在有些邏輯函數(shù)中，輸入變量的某些取值組合不允許出現(xiàn)或不會出現(xiàn)，若一旦出現(xiàn)，邏輯值可以是任意的（可以視為0，也可以視為1），這樣的取值組合所對應(yīng)的最小項(xiàng)稱為約束項(xiàng)、無關(guān)項(xiàng)。

在8421BCD碼中，1010～1111是不允許出現(xiàn)的，是受到約束的，它們就是約束項(xiàng)。如交通路口的信號燈有紅、綠、黃三色，在設(shè)計上是不會出現(xiàn)兩種顏色的燈同時亮，在邏輯設(shè)計時，如出現(xiàn)兩種以上的燈同時燈時，這樣的取值組合對應(yīng)的最小項(xiàng)就是約束項(xiàng)或無關(guān)項(xiàng)。

帶有約束項(xiàng)的邏輯函數(shù)的最小項(xiàng)表達(dá)式一般表示為以下形式：或或表示為：約束項(xiàng)約束項(xiàng)（二）邏輯函數(shù)的卡諾圖化簡法

在卡諾圖中，約束項(xiàng)對應(yīng)的方格常用“×”來標(biāo)記，在化簡時，根據(jù)需要，約束項(xiàng)方格可視為1，也可視為0。對化簡有用時（使邏輯函數(shù)化簡得到簡單時），約束項(xiàng)對應(yīng)的方格就視為1，否則就視為0。例6化簡解：畫出F的卡諾圖，化簡結(jié)果為：（二）邏輯函數(shù)的卡諾圖化簡法例7化簡解：

畫出四變量的卡諾圖，將最小項(xiàng)和約束項(xiàng)填入卡諾圖中，再進(jìn)行化簡，化簡結(jié)果為：知識鏈接3組合邏輯電路的設(shè)計與分析一、組合邏輯電路概述

數(shù)字電路分為組合邏輯電路和時間序邏輯電路兩大類。本節(jié)只介紹組合邏輯電路。

組合邏輯電路：電路任一時刻的輸出，僅與該時刻的輸入有關(guān)，而與該時刻之前電路的狀態(tài)無關(guān)，這種無記憶功能的邏輯電路稱為組合邏輯電路。組合電路的基本結(jié)構(gòu)如圖所示。

組合邏輯電路由邏輯門電路組成，主要有兩個特點(diǎn)：

（1）無記憶的電路。

（2）輸出與輸入間沒有反饋回路。組合邏輯電路基本結(jié)構(gòu)框圖知識鏈接3組合邏輯電路的設(shè)計與分析

組合邏輯電路的功能可通過邏輯函數(shù)表達(dá)式、真值表、卡諾圖、邏輯圖和波形圖表示，它們之間可相互轉(zhuǎn)換，只要給出其中的一個，就能推出其它的表示形式。組合電路的函數(shù)表達(dá)式為：二、組合邏輯電路