現(xiàn)代半導(dǎo)體器件及先進(jìn)制造知到智慧樹章節(jié)測試課后答案2024年秋浙江大學(xué)

現(xiàn)代半導(dǎo)體器件及先進(jìn)制造知到智慧樹章節(jié)測試課后答案2024年秋浙江大學(xué)第一章單元測試

本征硅的費米能級位于：（）

A:略偏向

B:略偏向

C:

D:

答案:略偏向

硼摻雜的硅中，下列說法正確的是：（）

A:與磷摻雜硅的導(dǎo)電類型一致

B:硅的晶體結(jié)構(gòu)將發(fā)生改變

C:電子濃度大于空穴濃度

D:空穴濃度大于電子濃度

答案:空穴濃度大于電子濃度

抑制離子注入工藝中溝道效應(yīng)的方法有（）。

A:降低離子注入能量

B:升高襯底溫度

C:襯底表面沉積非晶薄膜

D:傾斜襯底

答案:升高襯底溫度

；襯底表面沉積非晶薄膜

；傾斜襯底

制造單晶硅襯底的方法包括（）。

A:直拉法

B:氧化還原法

C:區(qū)域熔融法

D:外延生長法

答案:直拉法

；區(qū)域熔融法

當(dāng)硅中摻雜濃度越小時，費米能級越靠近Ei。（）

A:對B:錯

答案:對

第二章單元測試

對于長溝道MOSFET器件，發(fā)生夾斷后，下面說法中正確的是（）。

A:Vg≥Vd+Vth

B:Vg繼續(xù)增加，Id不會繼續(xù)增大

C:

D:溝道中漏極一側(cè)的電位為0

答案:Vg≥Vd+Vth

；Vg繼續(xù)增加，Id不會繼續(xù)增大

；溝道中漏極一側(cè)的電位為0

溝道長度縮短有可能對MOSFET器件產(chǎn)生哪些影響（）。

A:器件的集成度增加

B:閾值電壓增大

C:器件的漏極電流增大

D:器件的可靠性劣化

答案:器件的集成度增加

；器件的漏極電流增大

；器件的可靠性劣化

有關(guān)MOSFET器件亞閾值擺幅（S）的說法錯誤的是（）

A:溫度升高，亞閾值擺幅增大

B:亞閾值擺幅的單位是mV

C:

D:

答案:亞閾值擺幅的單位是mV

有關(guān)MOSFET器件特征長度的說法正確的是（）

A:柵氧化層介電常數(shù)越厚，特征長度越小

B:溝道長度相等的器件，特征長度越小，DIBL越小

C:與器件的溝道長度呈正比

D:僅與器件的結(jié)構(gòu)參數(shù)有關(guān)

答案:溝道長度相等的器件，特征長度越小，DIBL越小

MOSFET器件的閾值電壓實際上是柵極MOS電容強(qiáng)反型區(qū)的起點。（）

A:錯B:對

答案:對

第三章單元測試

下面有關(guān)浸沒式光刻技術(shù)的說法，正確的是（）

A:能夠減小光的波長

B:由臺積電的工程師林本堅發(fā)明

C:在目鏡和襯底間填充水

D:能夠增大物鏡的數(shù)值孔徑

答案:能夠減小光的波長

；由臺積電的工程師林本堅發(fā)明

；能夠增大物鏡的數(shù)值孔徑

相移光刻技術(shù)中，使光產(chǎn)生相位差的方法包括：（）

A:在掩膜板上的透光區(qū)域中添加移相器

B:減小未沉積鉻區(qū)域的石英板厚度

C:利用整面透光的石英板，改變局部區(qū)域的厚度

D:改變石英掩膜板的傾斜角

答案:在掩膜板上的透光區(qū)域中添加移相器

；減小未沉積鉻區(qū)域的石英板厚度

；利用整面透光的石英板，改變局部區(qū)域的厚度

根據(jù)瑞利判據(jù)得到的光刻分辨率極限，表達(dá)式為（）

A:

B:

C:

D:

答案:

正光刻膠和負(fù)光刻膠中，光敏劑的作用分別是（）

A:交聯(lián)催化劑，提供自由基

B:提供自由基，交聯(lián)催化劑

C:交聯(lián)催化劑，交聯(lián)催化劑

D:提供自由基，提供自由基

答案:提供自由基，交聯(lián)催化劑

光刻是集成電路制造過程中總成本最高的工藝。（）

A:錯B:對

答案:對

第四章單元測試

有關(guān)半導(dǎo)體中載流子有效質(zhì)量的說法正確的是（）

A:與載流子的慣性質(zhì)量在數(shù)值上相等

B:電子和空穴可能具有不同的有效質(zhì)量

C:具有一定的概率分布

D:受到半導(dǎo)體晶格周期性勢場的影響

答案:電子和空穴可能具有不同的有效質(zhì)量

；受到半導(dǎo)體晶格周期性勢場的影響

張應(yīng)變和壓應(yīng)變影響硅溝道中載流子遷移率的共同原因有（）

A:減小MOS界面粗糙度

B:抑制界面態(tài)的庫倫散射作用

C:增加能級分裂，抑制能谷散射

D:減小載流子有效質(zhì)量

答案:增加能級分裂，抑制能谷散射

；減小載流子有效質(zhì)量

在硅溝道場效應(yīng)晶體管器件中，埋入式源漏技術(shù)能夠產(chǎn)生何種應(yīng)變（）

A:僅能產(chǎn)生張應(yīng)變

B:其余選項說法都不對

C:僅能產(chǎn)生壓應(yīng)變

D:既有可能產(chǎn)生張應(yīng)變，又有可能產(chǎn)生壓應(yīng)變

答案:既有可能產(chǎn)生張應(yīng)變，又有可能產(chǎn)生壓應(yīng)變

對于高集成密度的n型溝道的SiFinFET器件，合適的產(chǎn)生應(yīng)變的技術(shù)是（）

A:SiGe埋入式源漏技術(shù)

B:接觸式刻蝕中止層技術(shù)

C:應(yīng)力記憶技術(shù)

D:SiGe虛擬襯底技術(shù)

答案:SiGe虛擬襯底技術(shù)

應(yīng)變硅技術(shù)從90納米技術(shù)節(jié)點開始進(jìn)入量產(chǎn)。（）

A:錯B:對

答案:對

第五章單元測試

有關(guān)High-k/metalgate技術(shù)的說法正確的是（）

A:能夠提升溝道中的載流子遷移率

B:柵氧化層k值越大越好

C:從45納米技術(shù)節(jié)點開始進(jìn)入量產(chǎn)

D:能夠減小柵氧化層中的電場強(qiáng)度

答案:從45納米技術(shù)節(jié)點開始進(jìn)入量產(chǎn)

；能夠減小柵氧化層中的電場強(qiáng)度

作為High-k柵氧化層的材料，需要具備下面哪些特點（）

A:需要具有較好的穩(wěn)定性

B:需要是常見材料

C:需要具有合適的能帶結(jié)構(gòu)

D:需要具有較高的k值

答案:需要具有較好的穩(wěn)定性

；需要具有合適的能帶結(jié)構(gòu)

；需要具有較高的k值

下面哪種方法能夠減小Si柵極堆垛的EOT（）

A:減薄柵絕緣層的厚度

B:利用high-k材料替代二氧化硅柵絕緣層

C:應(yīng)用Scavenging技術(shù)

D:利用金屬柵替代多晶硅柵

答案:減薄柵絕緣層的厚度

；利用high-k材料替代二氧化硅柵絕緣層

；應(yīng)用Scavenging技術(shù)

；利用金屬柵替代多晶硅柵

幾種薄膜沉積方法中，三維表面包覆能力由強(qiáng)到弱依次為：ALD、PECVD、電子束蒸鍍。（）

A:錯B:對

答案:對Scavenging技術(shù)實質(zhì)上是氧化還原反應(yīng)。（）

A:對B:錯

答案:對

第六章單元測試

根據(jù)傳輸線模型，有關(guān)場效應(yīng)晶體管器件源漏接觸電阻的說法正確的是（）

A:與金屬的功函數(shù)無關(guān)

B:分為長接觸極限和短接觸極限兩種特例

C:源漏接觸電極越大，接觸電阻一定越小

D:源漏接觸金屬下方的電流密度不均勻

答案:分為長接觸極限和短接觸極限兩種特例

；源漏接觸金屬下方的電流密度不均勻

當(dāng)互聯(lián)的最小特征尺寸減小時，下面說法錯誤的是（）

A:互聯(lián)延時減小

B:互聯(lián)寄生電阻增大

C:互聯(lián)寄生電容不變

D:互聯(lián)延時增大

答案:互聯(lián)寄生電阻增大

；互聯(lián)延時增大

Al互聯(lián)中不包含下面那個結(jié)構(gòu)（）

A:Al配線

B:Li