數(shù)字電子技術（廣東工業(yè)大學）知到智慧樹章節(jié)測試課后答案2024年秋廣東工業(yè)大學

數(shù)字電子技術（廣東工業(yè)大學）知到智慧樹章節(jié)測試課后答案2024年秋廣東工業(yè)大學緒論單元測試

世界上第一塊集成電路芯片誕生于1947年。（

）

A:錯B:對

答案:錯

第一章單元測試

4位二進制數(shù)的最大數(shù)是1111B（

）

A:對B:錯

答案:對4位八進制數(shù)的最大數(shù)是8888O（

）

A:對B:錯

答案:錯4位十六進制數(shù)的最大數(shù)是FFFFH（

）

A:對B:錯

答案:對與4位二進制數(shù)的最大值等值的十進制數(shù)是15（

）

A:對B:錯

答案:對與4位八進制數(shù)的最大值等值的十進制數(shù)是4038（

）

A:錯B:對

答案:錯與4位十六進制數(shù)的最大值等值的十進制數(shù)為65535（

）

A:對B:錯

答案:對二進制數(shù)(1011.11)2的十進制數(shù)是11.3（

）

A:錯B:對

答案:錯十進制數(shù)(26.335)10轉換成二進制數(shù)是=(11010.011)2（

）

A:對B:錯

答案:錯(000101010000)8421BCD是(150)10也是(96)16（

）

A:對B:錯

答案:對用BCD碼表示十進制數(shù)(36)10=(00110111)8421BCD（

）

A:對B:錯

答案:錯

第二章單元測試

兩個變量的異或運算和同或運算之間是反邏輯的關系。（

）

A:對B:錯

答案:對代入定理中對代入邏輯式的形式和復雜程度有限制。（

）

A:錯B:對

答案:錯將一個約束項寫人邏輯函數(shù)式或不寫入邏輯函數(shù)式,對函數(shù)的輸出有影響。（

）

A:對B:錯

答案:錯將一個任意項寫人邏輯函數(shù)式或不寫入邏輯函數(shù)式,對函數(shù)的輸出無影響。（

）

A:錯B:對

答案:對去掉無關項才能得到更簡單的邏輯函數(shù)化簡結果。（

）

A:錯B:對

答案:錯邏輯運算是邏輯變量與及常量之間邏輯的算術運算，是數(shù)量之間的運算。（

）

A:錯B:對

答案:錯在邏輯代數(shù)中交換律和普通代數(shù)的運算規(guī)則是相同的。（

）

A:錯B:對

答案:對在邏輯代數(shù)中互補律和普通代數(shù)的運算規(guī)則是相同的。（

）

A:錯B:對

答案:錯反演定理是對任一邏輯式Y，若將式中與或互換、01互換，可以得到Y’。（

）

A:對B:錯

答案:錯邏輯代數(shù)是一個封閉的代數(shù)系統(tǒng)，它由一個邏輯變量集，常量0和1以及“與”、“或”、“非”三種基本運算所構成。（

）

A:錯B:對

答案:對

第三章單元測試

多個二極管門電路可以串聯(lián)使用。（

）

A:對B:錯

答案:錯CMOS反相器輸出的高、低電平值與負載電流無關。（

）

A:錯B:對

答案:錯OC和OD門在使用時其輸出端必須外接上拉電阻和電源。（

）

A:對B:錯

答案:對任何輸出結構的邏輯門輸出端并聯(lián)時都能實現(xiàn)“線與”邏輯。（

）

A:錯B:對

答案:錯CMOS傳輸門的輸出端和輸入端是不能互換的。（

）

A:錯B:對

答案:錯TTL反相器的輸入端懸空時相當于接入低電平。（

）

A:對B:錯

答案:錯三態(tài)輸出緩沖器的用途不包括有以下幾種：（

）

A:電平變換B:數(shù)據(jù)雙向傳輸C:總線結構D:線與邏輯E:雙向模擬開關

答案:電平變換；雙向模擬開關OC和OD門不可以實現(xiàn)的功能是：（

）

A:數(shù)據(jù)雙向傳輸B:線與邏輯C:電平變換D:雙向模擬開關E:總線結構

答案:數(shù)據(jù)雙向傳輸；雙向模擬開關；總線結構圖中電路由TTL邏輯門構成，輸出端的邏輯電平是：（

）

A:低電平B:高阻態(tài)

C:不確定D:高電平

答案:低電平圖中電路由CMOS邏輯門構成，輸出端的邏輯電平是：(

)

A:低電平B:不確定C:高電平D:高阻態(tài)

答案:高電平

第四章單元測試

在二—十進制譯碼器中，未使用的輸入編碼應做約束項處理。（

）

A:錯B:對

答案:對普通編碼器在任何時刻只能對一個輸入信號進行編碼。（

）

A:錯B:對

答案:對優(yōu)先編碼器的輸入信號是相互排斥的，不容許多個編碼信號同時有效。（

）

A:對B:錯

答案:錯編碼和譯碼是互逆的過程。（

）

A:對B:錯

答案:對共陰發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。（

）

A:對B:錯

答案:對3位二進制編碼器是3位輸入、8位輸出。（

）

A:錯B:對

答案:錯組合邏輯電路的特點是：任何時刻電路的穩(wěn)定輸出，僅僅取決于該時刻各個輸入變量的取值，與電路原來的狀態(tài)無關。（

）

A:錯B:對

答案:對半加器與全加器的區(qū)別在于半加器無進位輸出，而全加器有進位輸出。（

）

A:錯B:對

答案:錯串行進位加法器的優(yōu)點是電路簡單、連接方便，而且運算速度快。（

）

A:錯B:對

答案:錯二進制譯碼器的每一個輸出信號就是輸入變量的一個最小項。（

）

A:錯B:對

答案:對

第五章單元測試

判斷題觸發(fā)器的狀態(tài)通常指輸出端Q的狀態(tài)（

）。

A:對B:錯

答案:對由或非門構成的SR鎖存器，在S=1，R=0時，鎖存器的輸出狀態(tài)為“0”（

）。

A:對B:錯

答案:錯電平觸發(fā)的觸發(fā)器存在“空翻”現(xiàn)象（

）。

A:對B:錯

答案:對時序邏輯電路的輸出僅取決于當時的輸入信號，與電路原來的狀態(tài)無關（

）。

A:錯B:對

答案:錯存儲8位二進制信息需要8個觸發(fā)器（

）。

A:錯B:對

答案:對若某時序邏輯電路的狀態(tài)轉換圖中沒有無效狀態(tài)，則不存在自啟動問題（

）。

A:對B:錯

答案:對由或非門構成的SR鎖存器，當（

）時，鎖存器的輸出保持原狀態(tài)不變。

A:S=1，R=0B:S=1，R=1C:S=0，R=0D:S=0，R=1

答案:S=0，R=0觸發(fā)器圖形符號中，C1前面的“>”表示（

）。

A:脈沖觸發(fā)B:邊沿觸發(fā)C:低電平有效輸入D:高電平有效輸入

答案:邊沿觸發(fā)T觸發(fā)器的特性方程是（

）。

A:B:C:D:

答案:四種觸發(fā)器中，有約束條件的是（

）。

A:T觸發(fā)器B:JK觸發(fā)器C:D觸發(fā)器D:SR觸發(fā)器

答案:SR觸發(fā)器下列電路中，（

）不是時序邏輯電路。

A:計數(shù)器B:譯碼器C:移位寄存器D:觸發(fā)器

答案:譯碼器要構成1位十進制計數(shù)器，至少需要（

）觸發(fā)器。

A:4個B:8個C:2個D:10個

答案:4個對十進制加法計數(shù)器74160，假設初始狀態(tài)為0000，當輸入15個計數(shù)脈沖后，輸出狀態(tài)為（

）。

A:0101B:1010C:1011D:1111

答案:0101對四位二進制加法計數(shù)器74161，假設初始狀態(tài)為0000，當輸入10個計數(shù)脈沖后，輸出狀態(tài)為（

）。

A:1010

B:1011C:1111D:0000

答案:0000對扭環(huán)形計數(shù)器，假設初始狀態(tài)為0000，當輸入5個計數(shù)脈沖后，輸出狀態(tài)為（

）。

A:1100B:0011C:1111

D:0111

答案:0111

第六章單元測試

從SRAM中讀出數(shù)據(jù)以后，原來存儲的數(shù)據(jù)保持不變。（

）

A:錯B:對

答案:對一個SRAM有10位地址線、8位數(shù)據(jù)線，這它的存儲容量1MB。（

）

A:對B:錯

答案:錯執(zhí)行讀出操作以后，DRAM存儲單元中的數(shù)據(jù)會被破壞。（

）

A:對B:錯

答案:錯既然閃存能夠擦除后重寫，不能把它歸類到只讀存儲器當中。（

）

A:錯B:對

答案:錯若存儲器的容量為1024×8位，則地址代碼應取8位。（

）

A:錯B:對

答案:錯CPLD是基于E2PRAM和乘積項的結構原理。（

）

A:錯B:對

答案:對FPGA是基于SRAM和查找表LUT的結構原理。（

）

A:對B:錯

答案:對Multisim具有較為詳細的電路分析功能，用于設計、測試和仿真各種電子電路。（

）

A:錯B:對

答案:對

QuartusⅡ和Vivado不是為FPGA／CPLD芯片設計的集成化專用開發(fā)工具。（

）

A:錯B:對

答案:錯基于QuartusⅡ的開發(fā)流程主要包含：設計輸入，綜合、適配、約束、時序分析、仿真和下載等。（

）

A:錯B:對

答案:對

第七章單元測試

多諧振蕩電路屬于脈沖波形產生電路

（

）

A:對B:錯

答案:對施密特觸發(fā)電路的回差電壓越大，電路的抗干擾能力越強

（

）

A:錯B:對

答案:錯觸發(fā)信號決定了單穩(wěn)態(tài)電路的暫穩(wěn)態(tài)的停留時長（

）

A:錯B:對

答案:錯多諧振蕩器有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)

(

)

A:對B:錯

答案:錯555計時器可以連接成壓控多諧振蕩器

（

）

A:對B:錯

答案:對555定時器有清零端

(

)

A:對B:錯

答案:對單穩(wěn)態(tài)觸發(fā)電路在無觸發(fā)信號時處于暫穩(wěn)態(tài)

（

）

A:錯B:對

答案:錯由555定時器接成單穩(wěn)態(tài)電路，其脈沖寬度主要取決于555定時器的類型（

）

A:對B:錯

答案:錯555定時器的輸入，輸出

為高電平

（

）

A:對B:錯

答案:對將555定時器接成多諧振蕩電路，應通過管腳2將反相輸出接回輸入端（

）

A:錯B:對

答案:錯

第八章單元測試

A/D轉換的一般步驟包括取樣、保持、量化及編碼4個過程。（

）

A:對B:錯

答案:對香農采樣定理：當采樣頻率Fs不小于輸入模擬信號頻譜中最高頻率Fmax的兩倍時，采樣信號可以不失真地恢復原模擬信號。（

）

A:對B:錯

答案:錯兩個量化電平之間的差值稱為量化單位Δ，

。（

）

A:對B:錯

答案:對DAC的轉換精度用轉換速度和轉換誤差來描述。（

）

A:錯B:對

答案:錯DAC轉換器的轉換誤差是實際輸出模擬電壓與理想輸出模擬電壓間的最大誤差。（

）

A:對B:錯

答案:對一般產品說明書中給出的ADC建立時間tset是從全0變?yōu)槿?時的建立時間。（

）

A:錯B:對

答案:對DAC的分辨率用于表征D/A轉換器對輸入模擬量變化的敏感程度。（

）

A: