數(shù)電第4版 課件 28同步計(jì)數(shù)器設(shè)計(jì)

5.4同步計(jì)數(shù)器設(shè)計(jì)1.計(jì)數(shù)器的規(guī)則設(shè)計(jì)法（1）異步二進(jìn)制計(jì)數(shù)器的構(gòu)成規(guī)律通過(guò)CP輸入端來(lái)改變觸發(fā)器狀態(tài)。5.4同步計(jì)數(shù)器設(shè)計(jì)（2）同步二進(jìn)制計(jì)數(shù)器的構(gòu)成規(guī)律通過(guò)觸發(fā)器的J、K輸入來(lái)改變觸發(fā)器狀態(tài)。5.4同步計(jì)數(shù)器設(shè)計(jì)（3）N進(jìn)制計(jì)數(shù)器的構(gòu)成規(guī)律1110→0→0→0→1通過(guò)觸發(fā)器異步清零端來(lái)改變觸發(fā)器狀態(tài)。→05.4同步計(jì)數(shù)器設(shè)計(jì)總結(jié)：在計(jì)數(shù)器的規(guī)則設(shè)計(jì)法中，實(shí)際上使用了觸發(fā)器不同優(yōu)先級(jí)的輸入信號(hào)來(lái)改變觸發(fā)器的狀態(tài)。5.4同步計(jì)數(shù)器設(shè)計(jì)

優(yōu)點(diǎn)：不需要邏輯代數(shù)的工具，利用構(gòu)成規(guī)律可以直接畫出計(jì)數(shù)器的邏輯圖。討論：計(jì)數(shù)器的規(guī)則設(shè)計(jì)法有什么優(yōu)缺點(diǎn)？缺點(diǎn)：只適用于按照二進(jìn)制遞增或遞減的計(jì)數(shù)器。無(wú)法用規(guī)則設(shè)計(jì)法設(shè)計(jì)5.4同步計(jì)數(shù)器設(shè)計(jì)2.同步計(jì)數(shù)器的通用設(shè)計(jì)法適用于任意編碼、任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)。【例1】用D觸發(fā)器設(shè)計(jì)采用格雷碼的10進(jìn)制計(jì)數(shù)器。分析：為什么要采用格雷碼？狀態(tài)二進(jìn)制編碼計(jì)數(shù)器格雷碼計(jì)數(shù)器S000000000S100010001S200100011S300110010S401000110S501010111S601101111S701111110S810001100S910011000翻轉(zhuǎn)次數(shù)總次數(shù)5.4同步計(jì)數(shù)器設(shè)計(jì)優(yōu)點(diǎn)1：采用格雷碼可以減少觸發(fā)器的翻轉(zhuǎn)次數(shù)，降低功耗。1042218422210低碳環(huán)保，綠色發(fā)展5.4同步計(jì)數(shù)器設(shè)計(jì)優(yōu)點(diǎn)2：采用格雷碼可以提高數(shù)字系統(tǒng)工作的可靠性。5.4同步計(jì)數(shù)器設(shè)計(jì)（1）畫出狀態(tài)轉(zhuǎn)換圖。步驟5.4同步計(jì)數(shù)器設(shè)計(jì)輸入輸出000000010001001100110010001001100110011101111111111111101110110011001000100000000100××××0101××××1001××××1010××××1011××××1101××××（2）列出狀態(tài)轉(zhuǎn)換表5.4同步計(jì)數(shù)器設(shè)計(jì)（3）通過(guò)卡諾圖化簡(jiǎn)得到狀態(tài)方程5.4同步計(jì)數(shù)器設(shè)計(jì)（4）畫出邏輯圖（用D觸發(fā)器實(shí)現(xiàn)）D0D1D2D35.4同步計(jì)數(shù)器設(shè)計(jì)（5）自啟動(dòng)校驗(yàn)思考：上述完整的狀態(tài)轉(zhuǎn)換圖是如何得到的？格雷碼計(jì)數(shù)器完整的狀態(tài)轉(zhuǎn)換圖

6個(gè)無(wú)效狀態(tài)在若干個(gè)CP脈沖后能夠進(jìn)入有效循環(huán)，因此能夠自啟動(dòng)。5.4同步計(jì)數(shù)器設(shè)計(jì)輸入輸出0100××××0101××××1001××××1010××××1011××××1101××××100100105.4同步計(jì)數(shù)器設(shè)計(jì)（6）計(jì)數(shù)器的功能仿真仿真結(jié)果表明，計(jì)數(shù)器功能與設(shè)計(jì)要求相符。5.4同步計(jì)數(shù)器設(shè)計(jì)moduleGRAYCOUNT1（CLK,Q）; inputCLK; output[3:0]Q;reg[3:0]CURRENT_STATE;reg[3:0]NEXT_STATE;parameterST0=4'b0000;parameterST1=4'b0001;parameterST2=4'b0011;parameterST3=4'b0010;parameterST4=4'b0110;parameterST5=4'b0111;parameterST6=4'b1111;parameterST7=4'b1110;parameterST8=4'b1100;parameterST9=4'b1000;（7）格雷碼計(jì)數(shù)器的Verilog

代碼用Gray碼進(jìn)行狀態(tài)編碼5.4同步計(jì)數(shù)器設(shè)計(jì)always@(CURRENT_STATE)begincase(CURRENT_STATE)ST0:NEXT_STATE=ST1;ST1:NEXT_STATE=ST2;ST2:NEXT_STATE=ST3;ST3:NEXT_STATE=ST4;ST4:NEXT_STATE=ST5;ST5:NEXT_STATE=ST6;ST6:NEXT_STATE=ST7;ST7:NEXT_STATE=ST8;ST8:NEXT_STATE=ST9;ST9:NEXT_STATE=ST0;always@(posedgeCLK)beginCURRENT_STATE<=NEXT_STATE;end assignQ=CURRENT_STATE; endmodule“眼中有代碼，心中有電路”組合邏輯電路D觸發(fā)器default:NEXT_STATE=ST0;endcaseend5.4同步計(jì)數(shù)器設(shè)計(jì)（2）傳統(tǒng)設(shè)計(jì)法和現(xiàn)代設(shè)計(jì)