數(shù)電第4版 課件 29序列信號發(fā)生器設(shè)計(jì)

5.5序列信號發(fā)生器設(shè)計(jì)按一定規(guī)則排列的周期性串行數(shù)字信號稱為序列信號。產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。1．用計(jì)數(shù)器和數(shù)據(jù)選擇器設(shè)計(jì)序列信號發(fā)生器產(chǎn)生01000110的序列信號5.5序列信號發(fā)生器設(shè)計(jì)2．用計(jì)數(shù)器和組合邏輯電路設(shè)計(jì)序列信號發(fā)生器該序列信號發(fā)生器由計(jì)數(shù)器和組合電路構(gòu)成。計(jì)數(shù)器有10個(gè)狀態(tài)；組合電路對計(jì)數(shù)器狀態(tài)譯碼，產(chǎn)生序列信號?！纠?.6-1】用D觸發(fā)器設(shè)計(jì)一個(gè)能產(chǎn)生如圖所示序列信號的序列信號發(fā)生器。（1）格雷碼計(jì)數(shù)器設(shè)計(jì)5.5序列信號發(fā)生器設(shè)計(jì)（2）組合電路設(shè)計(jì)輸入輸出CSLDCLR00001000001100001110000101000110100011110011111001110100110001010000010100×××0101×××1001×××1010×××1011×××1101×××5.5序列信號發(fā)生器設(shè)計(jì)根據(jù)卡諾圖得到CS、LD、CLR的最簡函數(shù)表達(dá)式：5.5序列信號發(fā)生器設(shè)計(jì)5.5序列信號發(fā)生器設(shè)計(jì)5.5序列信號發(fā)生器設(shè)計(jì)（3）序列信號發(fā)生器的仿真結(jié)果5.5序列信號發(fā)生器設(shè)計(jì)（4）序列信號發(fā)生器在數(shù)字頻率計(jì)中的應(yīng)用5.5序列信號發(fā)生器設(shè)計(jì)moduleCONTROL(CLK,CS,CLR,LD); inputCLK; outputCS,CLR,LD;regCS,CLR,LD;reg[3:0]CURRENT_STATE;reg[3:0]NEXT_STATE;parameterST0=4'b0000;parameterST1=4'b0001;parameterST2=4'b0010;parameterST3=4'b0011;parameterST4=4'b0100;parameterST5=4'b0101;parameterST6=4'b0110;parameterST7=4'b0111;parameterST8=4'b1000;parameterST9=4'b1001;always@(CURRENT_STATE)begin（5）序列信號發(fā)生器的VerilogHDL語言描述狀態(tài)編碼5.5序列信號發(fā)生器設(shè)計(jì)case(CURRENT_STATE) ST0:beginNEXT_STATE=ST1;CLR=1'b0;CS=1'b1;LD=1'b0;end ST1:beginNEXT_STATE=ST2;CLR=1'b0;CS=1'b1;LD=1'b0;end ST2:beginNEXT_STATE=ST3;CLR=1'b0;CS=1'b1;LD=1'b0;end ST3:beginNEXT_STATE=ST4;CLR=1'b0;CS=1'b1;LD=1'b0;end ST4:beginNEXT_STATE=ST5;CLR=1'b0;CS=1'b1;LD=1'b0;end ST5:beginNEXT_STATE=ST6;CLR=1'b0;CS=1'b1;LD=1'b0;end ST6:beginNEXT_STATE=ST7;CLR=1'b0;CS=1'b1;LD=1'b0;endST7:beginNEXT_STATE=ST8;CLR=1'b0;CS=1'b1;LD=1'b0;endST8:beginNEXT_STATE=ST9;CLR=1'b0;CS=1'b0;LD=1'b1;endST9:beginNEXT_STATE=ST0;CLR=1'b1;CS=1'b0;LD=1'b0;enddefault:beginNEXT_STATE=ST0;CLR=1'b0;CS=1'b0;LD=1'b0;endendcaseend組合邏輯電路1組合邏輯電路25.5序列信號發(fā)生器設(shè)計(jì)always@(posedgeCLK) begin CURRENT_STATE<=NEXT_STATE; end endmoduleD觸發(fā)器5.5序列信號發(fā)生器設(shè)計(jì)【例5.6-2】用移位寄存器和邏輯門設(shè)計(jì)一個(gè)序列信號發(fā)生器，產(chǎn)生8位序列信號00011101。3．用移位寄存器和組合邏輯電路設(shè)計(jì)序列信號發(fā)生器5.5序列信號發(fā)生器設(shè)計(jì)解：（1）設(shè)定狀態(tài)。將序列碼00011101按3位一組，劃分成以下8個(gè)狀態(tài)：000、001、011、111、110、101、010、100，這8個(gè)狀態(tài)沒有重復(fù)狀態(tài)，所以是有效狀態(tài)。若M個(gè)狀態(tài)中出現(xiàn)重復(fù)現(xiàn)象，則應(yīng)增加移位寄存器位數(shù)。用n+1位再重復(fù)上述過程，直到劃分為M個(gè)獨(dú)立狀態(tài)為止。5.5序列信號發(fā)生器設(shè)計(jì)（2）狀態(tài)表和狀態(tài)方程Q2nQ1nQ0nFQ2n+1Q1n+1Q0n+1F000