《電工電子技術(shù) 》課件-第10章 邏輯代數(shù)基礎(chǔ)與組合邏輯電路

第10章邏輯代數(shù)基礎(chǔ)與組合邏輯電路10.1數(shù)制與編碼10.2基本邏輯運(yùn)算數(shù)制和碼制10.3邏輯代數(shù)及化簡10.4集成邏輯門電路10.5組合邏輯電路分析與設(shè)計(jì)10.6編碼器10.7譯碼器和數(shù)字顯示第10章邏輯代數(shù)基礎(chǔ)與組合邏輯電路實(shí)訓(xùn)10集成邏輯門電路邏輯功能測(cè)試10.1數(shù)制與編碼

自然界中的物理量可分為數(shù)字量和模擬量兩大類。數(shù)字量是指離散變化的物理量，模擬量是指連續(xù)變化的物理量。與之對(duì)應(yīng)，電子技術(shù)中，處理和傳輸?shù)碾娦盘?hào)有兩種，一種信號(hào)時(shí)間和數(shù)值連續(xù)變化，稱為模擬信號(hào)，另一種信號(hào)時(shí)間和數(shù)值上都是離散的，稱為數(shù)字信號(hào)。處理數(shù)字信號(hào)、完成邏輯功能的電路，稱為邏輯電路或數(shù)字電路。在數(shù)字電路中，數(shù)字信號(hào)用二進(jìn)制表示，采用串行和并行傳輸兩種傳輸方法。同模擬信號(hào)相比，數(shù)字信號(hào)具有傳輸可靠、易于存儲(chǔ)、抗干擾能力強(qiáng)、穩(wěn)定性好等優(yōu)點(diǎn)。為便于存儲(chǔ)、分析和傳輸，常將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，這也是數(shù)字電路應(yīng)用愈來愈廣泛的重要原因。下一頁返回10.1數(shù)制與編碼

數(shù)字電路的分類及其特點(diǎn)1．?dāng)?shù)字電路的分類1）按結(jié)構(gòu)分，分為分立元件電路和集成電路兩類所謂分立元件電路，是將一個(gè)個(gè)基本元器件如電阻、電容、二極管、三極管、場(chǎng)效應(yīng)管等用導(dǎo)線連接起來的電路；所謂集成電路，就是把各個(gè)基本元器件及它們之間的連線制作在一塊基片上，然后按照一定的封裝形式封裝，提供給用戶。用戶使用時(shí)，通過外部的管腳來利用芯片內(nèi)部的電路。上一頁下一頁返回10.1數(shù)制與編碼集成電路按照一個(gè)基片上集成的基本元器件的數(shù)量多少即所謂集成度大小又可分為：小規(guī)模集成電路（SmallScaleIntegraedCircuits,SSIC），其每塊電路大約包含10～100個(gè)基本元器件，如各種邏輯門電路、集成觸發(fā)器等；中規(guī)模集成電路（MiddleScaleIntegraedCircuits,MSIC），其每塊電路大約包含100～1000個(gè)基本元器件，如編碼器、譯碼器、計(jì)數(shù)器、寄存器等；大規(guī)模集成電路（LargeScaleIntegraedCircuits,LSIC），其每塊電路大約包含1000～10000個(gè)基本元器件，如存儲(chǔ)器、串并接口電路、中央控制器等；超大規(guī)模集成電路（VeryLargeScaleIntegraedCircuits,VLSIC），其每塊電路大約包含10000個(gè)以上的基本元器件，如各種微處理器等；本課程中將重點(diǎn)介紹由基本邏輯電路和觸發(fā)器構(gòu)成的中小規(guī)模集成電路的原理及應(yīng)用，并適當(dāng)介紹可編程邏輯器件PLD。上一頁下一頁返回10.1數(shù)制與編碼2）按構(gòu)成數(shù)字電路的半導(dǎo)體器件分，分為雙極性電路和單極性電路兩類二極管、三極管工作時(shí)內(nèi)部有兩種載流子，所以稱為雙極性半導(dǎo)體器件。場(chǎng)效應(yīng)管則靠導(dǎo)電溝道工作，稱為單極性半導(dǎo)體器件。以雙極性管為基本器件的集成電路稱為雙極性集成電路，如TTL電路、ECL電路、I2L電路。以單極性管為基本器件的集成電路稱為單極性集成電路，如NMOS電路、PMOS電路、CMOS電路。上一頁下一頁返回10.1數(shù)制與編碼3）按電路的記憶功能分，分為組合邏輯電路和時(shí)序邏輯電路如果電路任意時(shí)刻的輸出僅取決于電路當(dāng)前的輸入，而與電路過去的狀態(tài)無關(guān)，這種電路稱為組合邏輯電路。如全加器、編碼器、譯碼器、數(shù)據(jù)選擇器等，這些集成電路均為組合邏輯電路，它們不能“記憶”過去的輸入。如果電路任意時(shí)刻的輸出不僅取決于電路當(dāng)前的輸入，而且與電路過去的狀態(tài)有關(guān)，這種電路稱為時(shí)序邏輯電路。如觸發(fā)器、計(jì)數(shù)器、寄存器等，這些集成電路均為時(shí)序邏輯電路，它們能“記憶”過去的輸入，帶“記憶”功能。上一頁下一頁返回10.1數(shù)制與編碼2．?dāng)?shù)字電路的特點(diǎn)數(shù)字電路與模擬電路相比主要具有以下優(yōu)點(diǎn)：①數(shù)字電路不僅能夠完成算術(shù)運(yùn)算（加、減、乘、除），而且能夠完成邏輯運(yùn)算（與、或、非等），這在控制系統(tǒng)中是必不可少的，因此數(shù)字電路也常被稱為數(shù)字邏輯電路或邏輯電路。②數(shù)字電路中，無論是算術(shù)運(yùn)算還是邏輯運(yùn)算，其信號(hào)代碼符號(hào)只有“0”和“1”兩種，電路的基本單元相對(duì)簡單，便于集成和批量生產(chǎn)制造。隨著半導(dǎo)體技術(shù)和工藝的飛速發(fā)展，數(shù)字電路幾乎就是數(shù)字集成電路。批量生產(chǎn)的集成電路成本低廉，使用方便。上一頁下一頁返回10.1數(shù)制與編碼③數(shù)字電路組成的數(shù)字系統(tǒng)，工作的信號(hào)只有高低兩種電平，所以數(shù)字電路的半導(dǎo)體器件一般工作在導(dǎo)通和截止這兩種開關(guān)狀態(tài)，抗干擾能力強(qiáng)，功耗低，可靠性高，穩(wěn)定性好。④保密性好。數(shù)字電路中可以對(duì)數(shù)字信號(hào)進(jìn)行加密處理，使信號(hào)在傳輸過程中不易被竊取。⑤通用性強(qiáng)。數(shù)字電路系統(tǒng)中，通常采用數(shù)字集成電路組成，因此數(shù)字電路具有較強(qiáng)的通用性。上一頁返回10.1數(shù)制和編碼10.1.1數(shù)制用數(shù)字量表示物理量的大小時(shí)，一位數(shù)碼往往不夠用，因此經(jīng)常需要用多位數(shù)碼按照進(jìn)位方式來實(shí)現(xiàn)計(jì)數(shù)。一般把多位數(shù)碼中每一位的構(gòu)成方法以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡稱數(shù)制。在生產(chǎn)實(shí)踐中人們普遍采用的數(shù)制是十進(jìn)制，而在數(shù)字電路中和微機(jī)系統(tǒng)中應(yīng)用最廣泛的是二進(jìn)制和十六進(jìn)制。1．十進(jìn)制（Decimal）十進(jìn)制數(shù)是日常生活中最常使用的計(jì)數(shù)方法。在十進(jìn)制中，每一位有0，1，2，3，4，5，6，7，8，9這十個(gè)數(shù)字符號(hào)，N位十進(jìn)制數(shù)自左向右，由高向低依次排列。計(jì)數(shù)規(guī)則為低位逢10向相鄰的高位進(jìn)1；低位不夠時(shí)向相鄰的高位借1，低位當(dāng)10用。其中10稱為基數(shù)或模。所謂基數(shù)，是指數(shù)制中允許使用的數(shù)字符號(hào)的個(gè)數(shù)。十進(jìn)制數(shù)也就是以10為基數(shù)的計(jì)數(shù)體制。下一頁返回10.1數(shù)制和編碼N位十進(jìn)制數(shù)中，每個(gè)數(shù)字所處的位置不同其代表數(shù)值是不同的，如十進(jìn)制數(shù)172.83可表示為：其中102、101、100、10-1、10-2稱為各位的權(quán)（Weight）,所謂權(quán)，是指處于不同位置上的1所代表的實(shí)際數(shù)值大小。位數(shù)越高權(quán)值越大，對(duì)于十進(jìn)制數(shù)，相鄰高位的權(quán)值是相鄰低位的10倍。２.二進(jìn)制（Binary）數(shù)字信號(hào)只有高低兩個(gè)電平，分別用“１”和“０”兩個(gè)符號(hào)表示，所以在數(shù)字電路中用得最多的是二進(jìn)制數(shù)。二進(jìn)制數(shù)用0和1兩個(gè)數(shù)碼表示，基數(shù)為2，計(jì)數(shù)規(guī)律是“逢二進(jìn)一”。二進(jìn)制數(shù)從右至左的權(quán)分別為20、21、22……。例如，二進(jìn)制數(shù)1011的按權(quán)展開式為：(1011)2=1×23+0×22+1×21+1×20上一頁下一頁返回10.1數(shù)制和編碼3.十六進(jìn)制（Ｈexadecimal）十六進(jìn)制數(shù)用0～9、A、B、C、D、E、F十六個(gè)數(shù)碼表示，基數(shù)為16，計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”，其中A、B、C、D、E、F分別表示十進(jìn)制數(shù)的10、11、12、13、14、15。十六進(jìn)制數(shù)從右至左的權(quán)分別為160、161、162……。例如，十六進(jìn)制數(shù)4F5的按權(quán)展開式為：(4F5)16=4×162+15×161+5×1604.不同進(jìn)制之間的轉(zhuǎn)換（1）十進(jìn)制數(shù)與二進(jìn)制數(shù)的相互轉(zhuǎn)換①十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)將十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)可以采用除2取余法。其方法是：將十進(jìn)制整數(shù)連續(xù)除以2，求得各次的余數(shù)，直到商為0，每次所得余數(shù)依次是二進(jìn)制數(shù)由低位到高位的各位數(shù)碼。上一頁下一頁返回10.1數(shù)制和編碼例如10-1：將十進(jìn)制數(shù)(127)10轉(zhuǎn)換為二進(jìn)制數(shù)。因此，（127）10=（1111111）2小數(shù)部分采用乘2取整法。所謂乘2取整法是將小數(shù)部分逐次乘以2，取乘積的整數(shù)部分作為例如二進(jìn)制數(shù)的各位，乘積的小數(shù)部分繼續(xù)乘以2，直至乘積為0或到一定的精度。上一頁下一頁返回10.1數(shù)制和編碼把一個(gè)帶有整數(shù)和小數(shù)的十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)時(shí)，只要將整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換，然后將結(jié)果合并起來即可。②二進(jìn)制整數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)二進(jìn)制整數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法是：按權(quán)展開相加。

例10-2將二進(jìn)制數(shù)110011轉(zhuǎn)換成十進(jìn)制數(shù)解：(110011)2=1×25+1×24+1×21+1×20=(51)10(２）二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換①二進(jìn)制整數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)二進(jìn)制整數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)的方法是：將二進(jìn)制整數(shù)從最低位開始，每四位一組，將每組都轉(zhuǎn)換為一位的十六進(jìn)制數(shù)。上一頁下一頁返回10.1數(shù)制和碼制例如：將二進(jìn)制數(shù)1001011.100011轉(zhuǎn)換為十六進(jìn)制數(shù)。將1001011.100011分組為整數(shù)部分和小數(shù)部分各兩組（01001011.10001100）因此結(jié)果得：②十六進(jìn)制轉(zhuǎn)換成二進(jìn)制因?yàn)橐晃皇M(jìn)制數(shù)等價(jià)于四位二進(jìn)制數(shù)，因此只要根據(jù)表1-1中一位十六進(jìn)制數(shù)對(duì)應(yīng)的四位二進(jìn)制數(shù)，將各位十六進(jìn)制數(shù)按原來的順序展開即可。例如：將十六進(jìn)制數(shù)3A9.C8轉(zhuǎn)換為二進(jìn)制數(shù)。(3)十進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)十進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)，可先將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，然后轉(zhuǎn)換成十六進(jìn)制數(shù)，也可用除16取余法。上一頁下一頁返回10.1數(shù)制和編碼1.1.2編碼在數(shù)字系統(tǒng)中,二進(jìn)制數(shù)碼不僅可表示數(shù)值的大小,而且常用于表示特定的信息。將若干個(gè)二進(jìn)制數(shù)碼0和1按一定的規(guī)則排列起來表示某種特定含義的代碼，稱為二進(jìn)制代碼。將十進(jìn)制數(shù)的0~9十個(gè)數(shù)字用二進(jìn)制數(shù)表示的代碼，稱為二-十進(jìn)制碼，又稱BCD碼。常用的二-十進(jìn)制代碼為8421BCD碼，這種代碼的每一位的權(quán)值是固定不變的，為恒權(quán)碼。它取了4位自然二進(jìn)制數(shù)的前10種組合，即0000（0）~1001(9)，從高位到低位的權(quán)值分別是8，4，2，1，去掉后6種組合，所以稱為8421BCD碼。如表10-1給出了十進(jìn)制數(shù)與8421BCD碼的對(duì)應(yīng)關(guān)系。上一頁下一頁返回10.2基本邏輯運(yùn)算在生產(chǎn)實(shí)踐中存在許多互相對(duì)立卻又互相依存的兩個(gè)邏輯狀態(tài)，如燈的“亮”和“滅”，開關(guān)的“通”和“斷”，信號(hào)的“有”和“無”，事情的“發(fā)生”和“不發(fā)生”等等，這樣兩個(gè)狀態(tài)在邏輯學(xué)中都可以用邏輯“真”和邏輯“假”來表示。在這種情況下，我們把條件看作邏輯變量，結(jié)果看作邏輯函數(shù)，而邏輯變量和邏輯函數(shù)的取值只有“0”和“1”兩種，這樣就把一種邏輯問題轉(zhuǎn)化為一個(gè)代數(shù)問題，這種用代數(shù)的方法去研究邏輯問題的科學(xué)稱為邏輯代數(shù)。數(shù)字電路中使用高低兩個(gè)電平表示兩種不同的電路狀態(tài)，如果規(guī)定用高電平表示邏輯狀態(tài)“1”，用低電平表示邏輯狀態(tài)“0”，稱為正邏輯；反之，稱為負(fù)邏輯。兩種邏輯之間是可以相互轉(zhuǎn)變的，如無特殊說明，本書一般采用正邏輯。上一頁下一頁返回10.2基本邏輯運(yùn)算任一邏輯函數(shù)和其變量的關(guān)系，不管多么復(fù)雜，它都是由相應(yīng)輸入變量的與、或、非三種基本運(yùn)算構(gòu)成的。也就是說邏輯函數(shù)中包含三種基本運(yùn)算：與、或、非，任何邏輯運(yùn)算都可以用這三種基本運(yùn)算來實(shí)現(xiàn)。通常把實(shí)現(xiàn)與邏輯運(yùn)算的單元電路叫做與門，把實(shí)現(xiàn)或邏輯運(yùn)算的單元電路叫做或門，把實(shí)現(xiàn)非邏輯運(yùn)算的單元電路叫做非門（也叫做反相器）。上一頁下一頁返回10.2基本邏輯運(yùn)算10.2.1與邏輯和與門1.與邏輯先來看一個(gè)簡單的例子，圖10-1中A、B為兩個(gè)開關(guān)，F(xiàn)為燈，F(xiàn)的亮滅取決于A、B的通斷狀態(tài)。如果把開關(guān)的閉合和斷開作為條件（或?qū)е率挛锝Y(jié)果的原因），把燈亮作為結(jié)果，可以列出輸入A、B與輸出F的所有關(guān)系如表10-2。若以“1”表示開關(guān)A、B閉合，以“0”表示開關(guān)斷開；以“1”表示燈亮，以“0”表示不亮，則可以列出輸入變量A、B的所有取值組合與輸出變量F的一一對(duì)應(yīng)關(guān)系，這種用表格形式列出的邏輯關(guān)系，叫真值表。它是描述邏輯功能的一種重要形式。表10-3為與邏輯真值表。上一頁下一頁返回10.2基本邏輯運(yùn)算與邏輯還可以用輸出與輸入之間的邏輯關(guān)系表達(dá)式也即邏輯函數(shù)來表示，與邏輯的邏輯函數(shù)為：F=A·B2.與門能實(shí)現(xiàn)與邏輯運(yùn)算的電路稱為“與門”，它是數(shù)字電路中最基本的一種邏輯門電路。圖10-2(a)是國家標(biāo)準(zhǔn)局規(guī)定的與門的標(biāo)準(zhǔn)符號(hào)，圖10-2（a）和圖10-2(b)是二輸入的與門符號(hào)，當(dāng)輸入增加時(shí)，符號(hào)形狀不變，只是輸入端增加而已。上一頁下一頁返回10.2基本邏輯運(yùn)算10.2.2或邏輯和或門1.或邏輯或邏輯的例子可以看下圖10-3和與邏輯分析過程類似，可以列出該電路輸入A、B與輸出F的所有關(guān)系組合如表10-4。同理，若以“1”表示開關(guān)A、B閉合，以“0”表示開關(guān)斷開；以“1”表示燈亮，以“0”表示不亮，則可以列出邏輯或的真值表如表10-5。邏輯或的表達(dá)式為：F=A+B2.或門能實(shí)現(xiàn)或邏輯運(yùn)算的電路稱為“或門”，圖10-4（a）是或門的標(biāo)準(zhǔn)符號(hào)。上一頁下一頁返回10.2基本邏輯運(yùn)算10.2.3非邏輯和非門1.非邏輯非邏輯的例子可以看下圖10-5.該電路輸入A與輸出F關(guān)系如表10-6。結(jié)果燈F的亮、滅與條件開關(guān)的閉合、斷開呈現(xiàn)一種相反的因果關(guān)系，這種關(guān)系稱為非邏輯，或者叫邏輯反。所謂邏輯非，是指條件具備，結(jié)果便不會(huì)產(chǎn)生；而條件不具備時(shí)，結(jié)果一定發(fā)生，即結(jié)論是對(duì)前提條件的否定。同理，若以“1”表示開關(guān)A閉合，以“0”表示開關(guān)斷開；以“1”表示燈亮，以“0”表示不亮，則可以列出邏輯或的真值表如表10-7。上一頁返回10.2基本邏輯運(yùn)算2.非門能實(shí)現(xiàn)非邏輯運(yùn)算的電路稱為“非門”，圖10-6（a）是非門的標(biāo)準(zhǔn)符號(hào)。10.2.4邏輯代數(shù)中的五種復(fù)合邏輯運(yùn)算1．與非運(yùn)算與非運(yùn)算是將與運(yùn)算的結(jié)果求反得到。其邏輯表達(dá)式、真值表和邏輯符號(hào)運(yùn)算規(guī)律如表10-8所示。2．或非運(yùn)算或非運(yùn)算是將或運(yùn)算的結(jié)果求反得到。其邏輯表達(dá)式、真值表和邏輯符號(hào)和運(yùn)算規(guī)律如表10-8所示。10.2基本邏輯運(yùn)算返回3.與或非運(yùn)算與或非運(yùn)算是將A和B、C和D分別相與，然后將兩者結(jié)果求和最后再求反得到。其邏輯表達(dá)式、真值表和邏輯符號(hào)和運(yùn)算規(guī)律如表10-8所示。4．異或運(yùn)算異或運(yùn)算表示的邏輯關(guān)系是：當(dāng)輸入變量A和B的取值不同時(shí)，輸出變量的值為1；當(dāng)輸入變量A和B的取值相同時(shí)，輸出變量的值為0。其邏輯表達(dá)式、真值表和邏輯符號(hào)和運(yùn)算規(guī)律如表10-8所示。5．同或運(yùn)算同或運(yùn)算表示的邏輯關(guān)系是：當(dāng)輸入變量A和B的取值相同時(shí)，輸出變量的值為1；當(dāng)輸入變量A和B的取值不同時(shí)，輸出變量的值為0。其邏輯表達(dá)式、真值表和邏輯符號(hào)和運(yùn)算規(guī)律如表10-8所示。實(shí)現(xiàn)本節(jié)所述各種邏輯運(yùn)算的電路稱為門電路。常用集成門電路有與門、或門、非門（也稱反相器）、與非門、或非門、異或門、同或門、與或非門等，它們的電路組成及工作原理將在后面章節(jié)闡述。10.3邏輯代數(shù)及化簡10.3.1邏輯代數(shù)中的運(yùn)算公式邏輯代數(shù)不僅有與普通代數(shù)相類似的定律，如交換律、結(jié)合律、分配律，還有它本身的一些特殊規(guī)律。邏輯代數(shù)共有八條基本定律，現(xiàn)將它分成三大類，列在表10-9中。10.3.2邏輯函數(shù)的化簡邏輯函數(shù)化簡，并沒有一個(gè)嚴(yán)格的原則，通常遵循以下幾條原則:①邏輯電路所用的門最少;②各個(gè)門的輸人端要少;③邏輯電路所用的級(jí)數(shù)要少;④邏輯電路能可靠地工作。最簡的與一或邏輯表達(dá)式，應(yīng)滿足:①乘積項(xiàng)的數(shù)日最少;②在此前提下，每一個(gè)乘積項(xiàng)中變量的個(gè)數(shù)也最少。1.邏輯函數(shù)的代數(shù)化簡法代數(shù)化簡法就是利用邏輯代數(shù)的基本公式、常用公式和運(yùn)算規(guī)則對(duì)邏輯函數(shù)的代數(shù)表達(dá)式進(jìn)行化簡，又稱為公式法。常用一下幾種方法。(1)并項(xiàng)法利用常用公式：，將兩項(xiàng)合并，保留相同因子，消去互為相反的因子。

10.3邏輯代數(shù)及化簡(2）吸收法利用常用公式：和常用公式：吸收多余的乘積項(xiàng)。(3）消去法利用常用公式：，消去多余的因子。(4）配項(xiàng)法利用增加必要的乘積項(xiàng)，然后再用公式進(jìn)行化簡。10.4集成邏輯門電路10.4.1TTL門電路1.TTL與非門的電路結(jié)構(gòu)如圖10-7所示為TTL與非門的典型電路，它由輸入級(jí)、中間級(jí)和輸出級(jí)三部分組成。(1)輸入級(jí)輸入級(jí)由多發(fā)射極管T1和電阻R1組成。其作用：①從邏輯功能上看，是對(duì)輸入變量A、B、C實(shí)現(xiàn)邏輯與，②提高門電路工作速度。因?yàn)?，?dāng)T2截止時(shí)，T1深度飽和，瞬間產(chǎn)生一個(gè)很大的電流ic1。而ic1又恰好是T2的基極反向驅(qū)動(dòng)電流，T1對(duì)T2的抽流作用，使T2在飽和時(shí)積累的基區(qū)存貯電荷迅速消散，從而加快了T2由飽和變?yōu)榻刂沟乃俣取?2)中間級(jí)中間級(jí)由T2、R2和R3組成。T2的集電極和發(fā)射極輸出兩個(gè)相位相反的信號(hào)，其作用：使T3、T4和T5輪流導(dǎo)通。10.4集成邏輯門電路3)輸出級(jí)輸出級(jí)由T3、T4、T5和R4、R5組成，這種電路形式稱為推拉式電路。其作用：提高門電路帶負(fù)載能力。因?yàn)?，?dāng)T4截止時(shí)，T5飽和，允許輸出端灌入較大負(fù)載電流。當(dāng)T5截止時(shí)，T3、T4組成射極輸出器，射極輸出器的輸出阻抗低，帶負(fù)載能力強(qiáng)，負(fù)載拉電流大。2.TTL與非門電路工作原理(1)當(dāng)輸入全部為高電平(3.6V)TTL與非門的工作狀態(tài)如圖3-9所示,,電源VCC通過R1足以使T1的集電結(jié)和T2、T5的發(fā)射結(jié)導(dǎo)通,并且T2、T5

飽和,T1的基極電位被鉗在uB1=uBC1+uBE2+uBE5=0.7V+0.7V+0.7V=2.1V,而T1集電極電壓uB2=uBC1+uBE2=0.7V+0.7V=1.4V低于發(fā)射極電壓3.6V，管子倒置工作，T2的集電極壓降uC2=UCES2+uBE5=0.3V+0.7V=1V,可以使T3導(dǎo)通，但T4不能導(dǎo)通。因此輸出為低電平。uO=uOL=UCES5≈0.3V，電路實(shí)現(xiàn)了“輸入全為高電平，輸出為低電平”的邏輯關(guān)系。10.4集成邏輯門電路(2)輸入至少有一個(gè)為低電平（0.3V）。當(dāng)輸入至少有一個(gè)（A端）為低電平時(shí)，由圖3-10可知，T1的發(fā)射結(jié)正向?qū)?，uB1=1V,使T2、T5均截止，T1特殊飽和（因ic1=0），而T2的集電極電壓足以使T3、T4導(dǎo)通。因此輸出為高電平：uo=UOH≈+VCC

－uBE3－uBE4=5－0.7－0.7=3.6V。電路實(shí)現(xiàn)了“輸入有低電平，輸出為高電平”的邏輯關(guān)系。(3)邏輯功能從上述分析可得表10-10所示輸入電壓、輸出電壓關(guān)系表，把表10-10中高電壓用“1”表示，低電壓用“0”表示得表10-11邏輯功能真值表,由表10-11邏輯功能真值表可推得與非邏輯功能,10.4集成邏輯門電路3.TTL與非門的電壓傳輸特性電壓傳輸特性是指輸出電壓隨輸入電壓變化的關(guān)系曲線uo=f(ui)。如圖10-8為與非門的電壓傳輸特性，它顯顯示了與非門的邏輯關(guān)系。(1).截止區(qū)（AB段）當(dāng)輸入電壓0V≤ui<0.6V時(shí)，T1工作在深度飽和狀態(tài)，UCES1＜0.1V,uB2＜0.7V,故T2、T5截止，T3、T4導(dǎo)通，uo=UOH≈3.6V為高電平。與非門處于截止?fàn)顟B(tài)，所以把AB段稱截止區(qū)，門電路處在關(guān)門狀態(tài)。（2）線性區(qū)（BC段）當(dāng)輸入電壓0.6V≤ui＜1.3V時(shí)，則有0.7V≤uB2＜1.4V，T2開始導(dǎo)通，T5仍未導(dǎo)通，T3、T4處于發(fā)射極輸出狀態(tài)。隨ui的增加,uB2增加，uC2下降，并通過T3、T4使uo也下降。因?yàn)閡o基本上隨ui的增加而線性減小，故把BC段稱線性區(qū)。10.4集成邏輯門電路（3）轉(zhuǎn)折區(qū)(CD段)輸入電壓1.3V＜ui＜1.4V時(shí)，uB2＞1.4V，T5開始導(dǎo)通，并隨ui的增加趨于飽和。T3、T4趨于截止，T2、T5迅速進(jìn)入飽和狀態(tài)，使輸出電壓下降非?？?，uo=UOL=0.3V低電平。所以把CD段稱轉(zhuǎn)折區(qū)或過渡區(qū)。(4)飽和區(qū)(DE段)當(dāng)ui≥1.4V以后,再增加ui也只能加深的T5的飽和深度。T4截止，輸出uo=UOL=0.3V低電平。與非門處于飽和狀態(tài)。所當(dāng)ui≥1.4V以后,再增加ui也只能加深T5的飽和深度。10.4集成邏輯門電路4.TTL與非門的主要參數(shù)（1）輸出高電平UOH和輸出低電平UOL（2）關(guān)門電平UOFF和開門電平UON及閾值電壓UT（3）噪聲容限UNL、UNH(4)輸入短路電流IIS(5)輸入漏電流IIH(6)扇出系數(shù)N（7）平均延遲時(shí)間tpd(8)空載功耗10.4集成邏輯門電路10.4.2其它功能的TTL門電路1．集電極開路門（OC門）當(dāng)一個(gè)門的輸出處在高電平，而另一個(gè)門輸出為低電平時(shí)，將會(huì)產(chǎn)生很大電流，有可能導(dǎo)致器件損壞，無法實(shí)現(xiàn)線與邏輯關(guān)系。為了解決這個(gè)問題，引入了一種特殊結(jié)構(gòu)的門電路——集電極開路（OpenCollector）的門電路，簡稱OC門。OC門可以實(shí)現(xiàn)“線與”的邏輯功能。圖10-9中與非門不同T3、T4代之外接電阻RL及外接電源EP外接電阻RL及電源EP，通電源后，實(shí)現(xiàn)與非邏輯功能。而外接電阻RL及電源EP值可根據(jù)電路要求，通過計(jì)算后選擇合適的值，從而保證在多個(gè)OC門電路輸出端并接時(shí)不會(huì)燒壞導(dǎo)通管。10.4集成邏輯門電路2．OC門的應(yīng)用(1)實(shí)現(xiàn)“線與”邏輯如圖10-10所示，將幾個(gè)OC門的輸出端連在一起，共用一個(gè)負(fù)載電阻RL及電源EP。當(dāng)所有OC門的輸出都是高電平時(shí)，電路的總輸出Y才為高電平；而當(dāng)任意一個(gè)OC門的輸出為低電平時(shí)，總輸出Y為低電平，實(shí)現(xiàn)“線與”邏輯功能。其表達(dá)式為：Y=從表達(dá)式看，“與”的功能是通過輸出端連線來實(shí)現(xiàn)，故稱“線與”。10.4集成邏輯門電路(2)實(shí)現(xiàn)電平轉(zhuǎn)換一般的TTL電路空載輸出的高電平為3.6V，但在數(shù)字系統(tǒng)的接口（與外部設(shè)備相聯(lián)系的電路）有時(shí)需要輸出的邏輯高電平更高，則可以使用OC門電路進(jìn)行電平轉(zhuǎn)換。在圖10-11所示的電路中，當(dāng)需要把輸出高電平轉(zhuǎn)換為10V時(shí)，可將OC門外接上拉電阻接到10V電源上。這樣OC門的輸入端電平與一般與非門一致，而輸出的高電平就可以變?yōu)?0V。(3)用作驅(qū)動(dòng)器可以用OC門來驅(qū)動(dòng)指示燈、繼電器和脈沖變壓器等。當(dāng)用于驅(qū)動(dòng)指示燈時(shí)，上拉電阻RL可由指示燈來代替，如電流過大，可串入一個(gè)適當(dāng)?shù)南蘖麟娮琛?/p>

上一頁下一頁返回10.4集成邏輯門電路3．三態(tài)門（TSL門）一般的門電路的輸出端只會(huì)出現(xiàn)高電平、低電平兩種狀態(tài)，而三態(tài)門的輸出還可以出現(xiàn)第三種狀態(tài)——高阻狀態(tài)（或稱禁止?fàn)顟B(tài)、開路狀態(tài)），簡稱TSL(TristateLogic)門。1）電路結(jié)構(gòu)三態(tài)門的電路如圖10-12(a)所示。實(shí)際上是由一個(gè)普通與非門加上一個(gè)二極管D構(gòu)成。E為控制端或稱使能端。2)三態(tài)門的應(yīng)用（1）總線傳輸在圖10-13所示的總線連接中，若令E1、E2、E3輪流地接0,即任何時(shí)刻只讓一個(gè)TSL門處在工作狀態(tài),而其余TSL圖10-14三態(tài)門用于雙向傳輸門均處在高阻狀態(tài)，那么總線就會(huì)輪流地接受各個(gè)TSL門的輸出信號(hào)，這樣，就實(shí)現(xiàn)了一線多用。這種利用總線傳送數(shù)據(jù)的方法，使三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著極為廣泛的應(yīng)用。

上一頁下一頁返回10.4集成邏輯門電路（2）雙向傳輸利用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。當(dāng)E=0時(shí)，門電路G1工作，門電路G2為高阻狀態(tài)，數(shù)據(jù)由M傳向N；當(dāng)E=1時(shí)，G1為高阻狀態(tài)，G2工作，數(shù)據(jù)由N傳向M。通過控制端E的控制實(shí)現(xiàn)M、N的雙向傳輸。上一頁返回10.4集成邏輯門電路10.4.3TTL集成電路系列TTL門電路是基本邏輯單元，是構(gòu)成各種TTL電路的基礎(chǔ)，實(shí)際生產(chǎn)的TTL集成電路，品種齊全，種類繁多，應(yīng)用十分普遍。目前,我國TTL集成電路主要有CT54/74（普通）、T54/74H（高速）、CT54/74S（肖特基）、CT54/74LS(低功耗)等，四個(gè)系列國家標(biāo)準(zhǔn)的集成門電路。它們的主要性能指標(biāo)如表10-12所示。由于CT54/74LS系列產(chǎn)品具有最佳的綜合性能，因而得到廣泛應(yīng)用。10.4集成邏輯門電路10.4.4CMOS門電路1.CMOS與非門的結(jié)構(gòu)與工作原理圖10-15是一個(gè)兩輸入的CMOS與非門電路。T1、T2驅(qū)動(dòng)管串聯(lián)，T3、T4負(fù)載管并聯(lián)。當(dāng)A、B兩個(gè)輸入端均為高電平時(shí)，T1、T2導(dǎo)通，T3、T4截止，、輸出為低電平。當(dāng)A、B兩個(gè)輸入端中只要有一個(gè)為低電平時(shí)，T1、T2中必有一個(gè)截止，T3、T4中必有一個(gè)導(dǎo)通，輸出為高電平。電路的邏輯關(guān)系為：10.5組合邏輯電路分析與設(shè)計(jì)10.5.1組合邏輯電路數(shù)字邏輯電路，按邏輯功能分成兩大類，一類叫組合邏輯電路，另一類叫時(shí)序邏輯電路。組合邏輯電路的特點(diǎn)：在任一時(shí)刻，輸出信號(hào)只決定于該時(shí)刻各輸入信號(hào)的組合，而與該時(shí)刻前的電路輸入信號(hào)無關(guān)，這種電路稱為組合邏輯電路。10.5.2組合邏輯電路分析方法所謂組合邏輯電路的分析，就是對(duì)給定的組合邏輯電路，找出其輸出與輸入之間的邏輯關(guān)系，或者描述其邏輯功能、評(píng)價(jià)其電路。描述邏輯功能的方法，則可以寫出輸出輸入的邏輯表達(dá)式，或者列出真值表或者用潔明了的語言說明等。其分析步驟如下：（1）根據(jù)邏輯電路圖，寫出輸出變量對(duì)應(yīng)于輸入變量的邏輯函數(shù)表達(dá)式。具體方法是：由輸入端級(jí)向后遞推，寫出每個(gè)門輸出對(duì)應(yīng)于輸入的邏輯關(guān)系，最后得出輸出信號(hào)對(duì)應(yīng)于輸入的邏輯關(guān)系式。（2）適當(dāng)化簡邏輯表達(dá)式。（3）根據(jù)輸出函數(shù)表達(dá)式列出真值表。（4）根據(jù)真值表或輸出函數(shù)表達(dá)式，確定邏輯功能，評(píng)價(jià)電路。10.5組合邏輯電路分析與設(shè)計(jì)10.5.3組合邏輯電的設(shè)計(jì)所謂組合邏輯電路的分析，就是對(duì)給定的組合邏輯電路，找出其輸出與輸入之間的邏輯關(guān)系，或者描述其邏輯功能、評(píng)價(jià)其電路。描述邏輯功能的方法，則可以寫出輸出輸入的邏輯表達(dá)式，或者列出真值表或者用潔明了的語言說明等。其分析步驟如下：（1）根據(jù)邏輯電路圖，寫出輸出變量對(duì)應(yīng)于輸入變量的邏輯函數(shù)表達(dá)式。具體方法是：由輸入端級(jí)向后遞推，寫出每個(gè)門輸出對(duì)應(yīng)于輸入的邏輯關(guān)系，最后得出輸出信號(hào)對(duì)應(yīng)于輸入的邏輯關(guān)系式。（2）根據(jù)輸出函數(shù)表達(dá)式列出真值表。（3）根據(jù)真值表或輸出函數(shù)表達(dá)式，確定邏輯功能，評(píng)價(jià)電路。上述分析步驟可用圖10-16流程表示。根據(jù)以上的分析步驟，下面結(jié)合例子說明組合邏輯電路的分析方法。10.5組合邏輯電路的分析和設(shè)計(jì)例10-3試分析圖10-17所示電路的邏輯功能解：如圖10-17所示的為單輸出組合邏輯電路，由三個(gè)異或非門構(gòu)成。分析步驟：1）寫出輸出L邏輯表達(dá)式由G1門可知,由G2門可知輸出L的邏輯函數(shù)表達(dá)式：上一頁下一頁返回10.5組合邏輯電路的分析和設(shè)計(jì)2）列出真值表將A1

、A2

、A3、A4如各組取值代入函數(shù)式，可得相應(yīng)和中間輸出，然后由L1、L2推得最終L輸出，列出如表4-1所示真值表。3）說明電路的邏輯功能仔細(xì)分析電路真值表，可發(fā)現(xiàn)A1、A2、A3、A4四個(gè)輸入中有偶數(shù)1（包括全0）時(shí)，電路輸出L為1，而有奇數(shù)個(gè)1時(shí)，L為0。因此，這是一個(gè)四輸入的偶校驗(yàn)器。如果將圖中異或非門改為異或門，我們可用同樣的方法分析出該電路是一個(gè)奇校驗(yàn)器。上一頁下一頁返回10.6編碼器10.6.1二進(jìn)制編碼器在數(shù)字系統(tǒng)中.用若干位二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等多個(gè)特定對(duì)象的過程.稱為編碼。實(shí)現(xiàn)編碼的電路稱為編碼器。編碼器是將有特定意義的輸入數(shù)字信號(hào)或文字符號(hào)信號(hào)，編成相應(yīng)的若干位二進(jìn)制代碼形式輸出的組合邏輯電路。將一般信號(hào)編為二進(jìn)制代碼的電路稱為二進(jìn)制編碼器。例10-4設(shè)計(jì)一個(gè)編碼器，將I0～I(xiàn)7的8個(gè)信號(hào)編成二進(jìn)制代碼。解：(1）分析題意，列出輸入輸出關(guān)系。3位二進(jìn)制代碼的組合關(guān)系是23=8，因此Y0～Y7的8個(gè)信號(hào)可用3位二進(jìn)制代碼表示，設(shè)F2、F1、F0為3位二進(jìn)制代碼，可列出設(shè)計(jì)框圖，如圖10-17所示。(2)列真值表。對(duì)輸入信號(hào)進(jìn)行編碼，任一輸入信號(hào)分別對(duì)應(yīng)一個(gè)編碼。由于題中未規(guī)定編碼，所以本題有多種解答方案。但是一旦選擇了某一編碼方案，就可列出編碼表，如表10-13所示。在制定編碼的時(shí)候，應(yīng)該使編碼順序有一定的規(guī)律可循，這樣不僅便于記憶，同時(shí)也有利于編碼器的連接。10.6編碼器(3)寫出邏輯表達(dá)式。由編碼表10-14直接寫出輸出量A、B、C和函數(shù)表達(dá)式，并化成與非式因?yàn)槿魏螘r(shí)刻I0～I(xiàn)7當(dāng)中僅有一個(gè)取值為1，利用這個(gè)約束條件將上式化簡，得到(4）畫出邏輯電路圖，如圖10-18所示。10.6編碼器10.6.2二-十進(jìn)制編碼器二-十進(jìn)制編碼器執(zhí)行的邏輯功能是將十進(jìn)制數(shù)的0～9十個(gè)數(shù)編為二-十進(jìn)制代碼。二-十進(jìn)制代碼（簡稱BCD）是用4位二進(jìn)制代碼來表示一位十進(jìn)制數(shù)。4位二進(jìn)制代碼有16種不同的組合，可以從中取10種來表示0～9十個(gè)數(shù)字。二-十進(jìn)制編碼方案很多，例如常用的8421BCD碼、2421BCD碼、余3碼等。對(duì)于每一種編碼都可設(shè)計(jì)出相應(yīng)的編碼器。下面以常用的8421BCD碼為例來說明二-十進(jìn)制編碼器的設(shè)計(jì)過程。例10-5設(shè)計(jì)一個(gè)8421BCD碼編碼器。解：(1)分析題意，確定輸入輸出變量。設(shè)輸入信號(hào)為0～9，輸出信號(hào)為A、B、C、D，列出設(shè)計(jì)框圖，如圖10-19所示。10.6編碼器2）列出真值表，采用8421BCD碼編碼，可得到真值表如表10-14所示。3）寫出輸出變量邏輯表達(dá)式，并轉(zhuǎn)化成為與非式如下：4)畫出邏輯電路圖，如圖10-20所示。10.6編碼器上述討論的編碼器，是在任一時(shí)刻只允許一個(gè)信號(hào)輸入有效，否則輸出編碼混亂。但是，在數(shù)字系統(tǒng)中，往往有幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)，這就要求編碼器能識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，對(duì)其中高優(yōu)先級(jí)的信號(hào)進(jìn)行編碼，完成這一功能的編碼器稱為優(yōu)先編碼器。也就是說，在同時(shí)存在兩個(gè)或兩個(gè)以上輸入信號(hào)時(shí)，優(yōu)先編碼器只按優(yōu)先級(jí)高的輸入信號(hào)編碼，優(yōu)先級(jí)低的信號(hào)則不起作用。74147是一個(gè)十線—四線8421BCD碼優(yōu)先編碼器，其功能真值表如表10-15所示。圖10-20是74147引腳符號(hào)，該芯片是一個(gè)16腳集成塊,除電源VCC(16)和GND(8)外,15腳是空腳(NC),其余芯片的輸入、輸出腳均表示在符號(hào)圖上。74147芯片中～為輸入信號(hào)，D、C、B、A是8421BCD碼輸出信號(hào)，輸入、輸出信號(hào)均以反碼表示。10.6編碼器74LS148是一個(gè)八線—三線優(yōu)先編碼器，其功能真值表如表10-16所示，邏輯符號(hào)如圖10-21所示。圖10-21中，小圓圈表示低電平有效，各引出端功能如下：7～0為狀態(tài)信號(hào)輸入端，低電平有效，7的優(yōu)先級(jí)別最高，0的級(jí)別最低；

C、B、A

為代碼(反碼)輸出端，C為最高位；E1為使能(允許)輸入端，低電平有效；當(dāng)E1=0時(shí)，電路允許編碼；當(dāng)E1=1時(shí)，電路禁止編碼，輸出C、B、A均為高電平；E0和CS為使能輸出端和優(yōu)先標(biāo)志輸出端，主要用于級(jí)聯(lián)和擴(kuò)展。從功能表可以看出，當(dāng)E1=1時(shí)，表示電路禁止編碼，即無論7～0中有無有效信號(hào)，輸出C、B、A均為1，并且CS=E0=1。當(dāng)E1=0時(shí)，表示電路允許編碼，如果7～0中有低電平(有效信號(hào))輸入，則輸出C、B、A是申請(qǐng)編碼中級(jí)別最高的編碼輸出(注意是反碼)，并且CS=0，E0=1；如果7～0中無有效信號(hào)輸入，則輸出C、B、A均為高電平，并且CS=1,E0=0。10.7譯碼器和數(shù)字顯示譯碼器是將每一組輸入代碼譯為一個(gè)特定輸出信號(hào)，以表示代碼愿意的組合邏輯電路。譯碼器種類很多，但可歸納為二進(jìn)制譯碼器、二-十進(jìn)制譯碼器、顯示譯碼器。1．二進(jìn)制譯碼器二進(jìn)制譯碼器的輸入為二進(jìn)制碼，若輸入有n位，數(shù)碼組合有2n種，可譯出2n個(gè)不同輸出信號(hào)。現(xiàn)以74138三線--八線譯碼器為例來說明二進(jìn)制譯碼器的邏輯電路構(gòu)成、特點(diǎn)及應(yīng)用。10.7譯碼器和數(shù)字顯示1）邏輯電路（1）邏輯電路組成：74138的內(nèi)部邏輯電路如圖10-22所示，圖10-23（a）是74138引腳圖，圖10-23（b）邏輯功能圖。從電路內(nèi)部結(jié)構(gòu)看該電路由非門、與非門組成。其中：A0

、A1

、A2為輸入信號(hào)，為輸出信號(hào)且譯出的信號(hào)均是反碼，為使能控制端。（2）邏輯電路的工作原理：①輸入緩沖級(jí)：輸入緩沖級(jí)由6個(gè)非門組成，用來形成A0

、A1

、A2的互補(bǔ)信號(hào)，譯碼電路所需的原、反變量信號(hào)均由六個(gè)門提供，其目的為減輕輸入信號(hào)源的負(fù)載。10.7譯碼器和數(shù)字顯示（2）邏輯電路的工作原理：①輸入緩沖級(jí)：輸入緩沖級(jí)由6個(gè)非門組成，用來形成A0

、A1

、A2的互補(bǔ)信號(hào)，譯碼電路所需的原、反變量信號(hào)均由六個(gè)門提供，其目的為減輕輸入信號(hào)源的負(fù)載。②使能控制端：使能控制端由一個(gè)與門組成，由邏輯電路可知=0時(shí)，均為1，即封鎖了譯碼器的輸出，譯碼器處于“禁止”工作狀態(tài)；EN=1時(shí)，譯碼器被選通，電路處于“工作”狀態(tài)，輸出信號(hào)的狀態(tài)由輸入變量A0

、A1

、A2決定。10.7譯碼器和數(shù)字顯示③輸出邏輯表達(dá)式：當(dāng)EN=1時(shí)，譯碼器的輸出邏輯表達(dá)式為：④真值表：根據(jù)輸出邏輯表達(dá)式列出表10-17真值表10.7譯碼器和數(shù)字顯示2.二-十進(jìn)制譯碼器二-十進(jìn)制譯碼器能將輸入的4位BCD碼譯成10個(gè)譯碼輸出信號(hào)(十進(jìn)制數(shù))，又稱為BCD碼譯碼器。二-十進(jìn)制譯碼器中有四位二進(jìn)制代碼，所以這種譯碼器有4個(gè)輸入端，10個(gè)輸出端，所以又叫做4線-10線譯碼器。8421BCD碼是最常用的二-十進(jìn)制碼，圖10-39為4線-10線CT74LS42的邏輯圖，輸出低電平有效。圖10-20是CT74LS42的引腳排列圖。其真值表如表10-40所示，由表可知，當(dāng)譯碼器的輸入從0000變到1001時(shí)，在其輸出端～中，只有對(duì)應(yīng)的一個(gè)輸出為0，其余均為1。如輸入A3A2A1A0為0110時(shí)，輸出為0，其余均為1。當(dāng)譯碼的輸入從1010變到1111時(shí)，～中無低電平信號(hào)產(chǎn)生，譯碼器拒絕“翻譯”，這些沒有被采用的代碼稱偽碼?？梢?，這種電路結(jié)構(gòu)具有拒絕偽碼的功能。10.7譯碼器和數(shù)字顯示10.7.2數(shù)碼顯示電路在數(shù)字系統(tǒng)(特別是數(shù)字測(cè)量儀表和數(shù)控設(shè)備)中.常常需要將用BCD碼表示的十進(jìn)制數(shù)字顯示出來.以便讀取測(cè)量和運(yùn)算的結(jié)果或監(jiān)視數(shù)字系統(tǒng)的工作情況.這就需要用到數(shù)字顯示電路。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動(dòng)器和顯示器等部分組成，如圖10-24所示1.數(shù)字顯示器能夠用來直觀顯示數(shù)字，文字和符號(hào)的器件稱為顯示器。數(shù)字顯示器件種類很多，按發(fā)光材料不同可分為熒光管顯示器，半導(dǎo)體發(fā)光二極管顯示器（LED）和液晶顯示器（LCD）等；按顯示方式不同，可分為字形重疊式、分段式、點(diǎn)陳式等。目前使用較普遍的是分段式發(fā)光二極管顯示器，發(fā)光二極管是一種特殊的二極管,加正電壓（或負(fù)電壓）時(shí)導(dǎo)通并發(fā)光,所發(fā)的光有紅,黃，綠等多種顏色。它有一定的工作電壓和電流，所以在實(shí)際使用中應(yīng)注意按電流的額定值，串接適當(dāng)限流電阻來實(shí)現(xiàn)。。10.7譯碼器和數(shù)字顯示圖10-25（a）為七段半導(dǎo)體發(fā)光二極管顯示器示意圖,它由七只半導(dǎo)體發(fā)光二極管組合而成,分共陽,共陰兩種接法，共陰接法是指各段發(fā)光二極管陰極相連,如圖10-25(b)所示，當(dāng)某段陽極電位高時(shí),該段發(fā)亮。共陽接法相反,如圖10-25(c)所示，圖10-25（d）是七段筆劃與數(shù)字的關(guān)系。根據(jù)七段發(fā)光二極管的顯示原理,顯然,采用前面介紹的二-十進(jìn)制譯碼器已不能適合七段碼的顯示,必須采用專用的顯示譯碼器。2.譯碼/驅(qū)動(dòng)器顯示器需譯碼/驅(qū)動(dòng)器配合才能很好地完成其顯示功能。7448能與顯示器配合的七段譯碼/驅(qū)動(dòng)器為7448。該器件內(nèi)部結(jié)構(gòu)復(fù)雜，在這兒僅介紹其集成芯片引腳圖及功能真值表。了解了這些內(nèi)容，我們就可以用它來構(gòu)成顯示電路。7448譯碼/驅(qū)動(dòng)器的引腳圖如圖10-26所示。10.7譯碼器和數(shù)字顯示圖中A3、A2、A1、A0是四位二進(jìn)制數(shù)碼輸入信號(hào)；a、b、c、d、e、f、g是七段譯碼輸出信號(hào)：、、是使能端，它們起輔助控制作用，從而增強(qiáng)了這個(gè)譯碼/驅(qū)動(dòng)器的功能。7448的功能可由表10-17得到。（1）輸入信號(hào)A3、A2、A1、A0對(duì)應(yīng)的數(shù)字均可由輸出a、b、c、d、e、f、g字段來構(gòu)成，表中字段為“1”表示這字段亮，為“0”表示這字段滅?？梢娝耆蠄D10-25(d)的顯示規(guī)律。如將7448譯碼器和TS547顯示器作如圖10-26所示的連接，7448譯碼器的段輸出信號(hào)a～g接到TS547七段顯示器的相應(yīng)段輸入，并接上電源和地，TS547就能按7448的A3、A2、A1、A0輸入的數(shù)字，作正常的七段顯示。（2）使能端的作用。7448芯片有三個(gè)輔助控制信號(hào)，它們?cè)黾恿似骷墓δ埽涔δ苋缦拢孩僭嚐糨斎攵?(LampTestInput)：低電平有效，當(dāng)時(shí)，數(shù)碼管的七段應(yīng)全亮，與輸入的譯碼信號(hào)無關(guān)，本輸入端用于測(cè)試數(shù)碼管的好壞。10.7譯碼器和數(shù)字顯示②動(dòng)態(tài)滅零輸入端(RIPPLEBLANKINGINPUT)：低電平有效，在,且譯碼輸入全為0時(shí)，該位輸出不顯示，即0字被熄滅；當(dāng)譯碼輸入不全為0時(shí)，該位正常顯示。本輸入端用于消隱無效的0，如數(shù)據(jù)0034.50可顯示為34.5.③滅燈輸入/動(dòng)態(tài)滅輸出端(BLANKINGINPUT)/(RippleBlankingOutput)：這是一個(gè)特殊的端鈕，有時(shí)用作輸入，有時(shí)用作輸出。當(dāng)/作為輸入使用，且/=0時(shí)，數(shù)碼管七段全滅，與譯碼輸入無關(guān)。當(dāng)/作為輸出使用時(shí)，受控于和；當(dāng)=1且=0時(shí)，/=0；其它情況下/=1。本端主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。圖10-27是一個(gè)有滅零控制的5位數(shù)碼顯示系統(tǒng)。表10-1與8421的對(duì)應(yīng)關(guān)系返回十進(jìn)制數(shù)0123456789BCD碼0000000100100011010001010110011110001001圖10-1與邏輯電路返回表10-2與邏輯關(guān)系返回