HBM行業(yè)深度報告（一）：工藝篇設備新機遇-國海證券

2024年12月30日HBM行業(yè)深度報告（一）：工藝篇，設備新機遇評級：推薦(首次覆蓋)姚健(證券分析師)S0350522030001yaoj@杜先康(證券分析師)S0350523080003duxk01@《珂瑪科技(301611)深度報告：先進結構陶瓷國內領跑者，半導體模塊產品加速放量（買入）*半導體*姚健，杜先康》——2024-11-21《芯源微(688037)深度報告：涂膠顯影國產替代先鋒，清洗+先進封裝設備打開成長空間（買入）*半導體*姚健，杜先康》——2024-08-21《半導體前道量檢測設備行業(yè)報告（二先進制程關鍵設備，電子束檢測正崛起（推薦）*專用設備*姚健，杜先康》——2024-06-25《半導體前道量檢測設備行業(yè)報告（一重點產品持續(xù)突破，國產替代正在加速（推薦）*專用設備*姚健，杜先康》——2024-01-18《半導體設備行業(yè)動態(tài)研究：半導體零部件國產化加速，關注細分賽道領跑者（推薦）*專用設備*杜先康，姚健》——2023-12-24表現半導體滬深3006.5%1.9%47.3%7.5%34.2%19.3%相關報告最近一年走勢42% 27% -3%-18%-33%相關報告最近一年走勢42% 27% -3%-18%-33%滬深300l重點關注公司及盈利預測2023EPS2024E2025E2023PE2024E2025E請務必閱讀報告附注中的風險提示和免責聲明請務必閱讀報告附注中的風險提示和免責聲明3核心提要u投資邏輯HBM市場前景廣闊，地緣催化下國內有望加速擴產。HBM具備高帶寬、低延遲、低功耗等優(yōu)勢，受益AI應用快速發(fā)展，2024年全球HBM市場規(guī)模預計將達169.14億美元，同比增長約288.29%。目前全球HBM市場被SK海力士、三星、美光三家企業(yè)壟斷，2023年市占率分別為47.5%、47.5%和5%，三大供應商均積極擴產，2023年底SK海力士、三星、美光HBM總產能（含TSV）為4.5、4.5、0.3萬片/月，2024年底預計增至12-12.5、13、2萬片/月。國內HBM產業(yè)處于早期階段，國內供應商現處于HBM2的研發(fā)和產業(yè)化階段，2024年12月2日美國BIS宣布新規(guī)，將HBM納入嚴格管控，國內HBM有望加速擴產。HBM工藝流程復雜，TSV、堆疊是關鍵環(huán)節(jié)。HBM制造工藝較為復雜，我們從TSV、Bump、減薄、堆疊/填充、測試等五大環(huán)節(jié)進行分析1）TSV是HBM核心工序，成本占比最高，隨著TSV數量增加，單一TSV良率面臨更高要求2）Bump工藝持續(xù)微型化，電鍍工藝適用于小節(jié)距凸點3）TBDB能夠提高產品良率和性能，氣泡排除、翹曲度控制是技術要點，CMP應用廣泛、涉及多類耗材4）TCB目前廣泛應用于HBM產品，混合鍵合實現無凸點互連、工藝條件較高，MR-MUF技術具備效率、良率和散熱優(yōu)勢5）HBM測試包括晶圓測試和KGSD測試，存在諸多挑戰(zhàn)。u投資建議：地緣催化下國內HBM產能建設有望加速，設備商有望迎來國產替代機遇。建議關注北方華創(chuàng)（刻蝕/沉積/爐管等設備）、中微公司（刻蝕設備）、拓荊科技（混合鍵合/鍵合套準精度量測/PECVD等設備）、微導納米（薄膜沉積設備）、華海清科（CMP/減薄機）、芯源微（臨時鍵合機/解鍵合機/清洗機）、盛美上海（電鍍/清洗/邊緣刻蝕設備）、精測電子（檢測設備）、中科飛測（檢測設備）、賽騰股份（檢測設備）、精智達（檢測設備）、快克智能（鍵合設備）、芯碁微裝（直寫光刻機/晶圓對準機/晶圓鍵合設備）等。首次覆蓋，給予HBM行業(yè)“推薦”評級。u風險提示：行業(yè)擴產不及預期；技術升級風險；歐美技術對中國封鎖加?。话雽w設備國產替代不及預期；重點關注公司業(yè)績不及預期；研究報告使用的公開資料可能存在信息滯后或更新不及時的風險。請務必閱讀報告附注中的風險提示和免責聲明請務必閱讀報告附注中的風險提示和免責聲明4請務必閱讀報告附注中的風險提示和免責聲明請務必閱讀報告附注中的風險提示和免責聲明51、HBM市場前景廣闊，國內有望加速擴產請務必閱讀報告附注中的風險提示和免責聲明6HBM適用于高性能計算uHBM具備高帶寬、低延遲、低功耗等優(yōu)勢。高帶寬存儲器（HBM）是一種采用三維堆疊和硅通孔（TSV）等技術的高性能DRAM，其核心優(yōu)勢在于，增加了存儲堆棧的數量和位寬，縮短了存儲芯片和邏輯芯片之間的距離，降低了工作電壓并減少了信號線的數量和長度，資料來源：《高帶寬存儲器的技術演進和測試挑戰(zhàn)》陳煜海等資料來源：《高帶寬存儲器的技術演進和測試挑戰(zhàn)》陳煜海等，全球半導體觀察，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明7HBM適用于高性能計算uHBM適用于高性能計算領域。在各類DRAM產品中，DDR主要用于消費電子、服務器、PC等領域，LPDDR主要用于移動設備、手機及汽車領域，GDDR主要用于圖像處理GPU，HBM主要用于數據中心、AI計算加速卡、高端專業(yè)顯卡等高性能計算領域，具備顯著優(yōu)勢。高速高帶寬：HBM2E和HBM3的單引腳最大I/O速度低于GDDR5存儲器，但HBM的堆棧方式可通過更多I/O數量提供遠高于GDDR5存儲器的總帶寬?？蓴U展更大容量：HBM通過多層堆疊DRAM芯片，可實現更大的存儲容量，此外通過SiP集成多個HBM疊層DRAM更低功耗：HBM采用TSV和微凸塊技術，DRAM裸片與處理器間實現較短的信號傳輸路徑、較低的單引腳I/O速度和I/O電壓，進而具備更好的內存功耗能效特性。更小體積：HBM將原本在PCB板上的DDR內存顆粒和CPU芯片全部集成到SiP中，因此具備空間節(jié)約優(yōu)勢，根據《高帶寬存儲器的技術演進和測試挑戰(zhàn)》（陳煜海等，2023相比GDDR5存儲器，HBM2節(jié)約94%的芯片面積。資料來源：《高帶寬存儲器的技術演進和測試挑戰(zhàn)》陳煜海等，資料來源：《高帶寬存儲器的技術演進和測試挑戰(zhàn)》陳煜海等，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明8AI驅動下HBM需求快速增長u受益AI發(fā)展HBM前景廣闊。根據《AIandMemoryWall》（AmirGholami等，2024），過去20年服務器硬件FLOPS（每秒浮點運算次數，評估CPU和GPU算力的標準之一）峰值以每2年3倍的速度增長，遠超過DRAM和互連帶寬的增速，內存問題成為AI應用的重要瓶頸。根據外媒拆解，英偉達H100成本接近3000美元，其中占比最高的是SK海力士的HBM，其成本約2000美元，直接超過制造和封裝，隨著資料來源：《資料來源：《AIandMemoryWall》AmirGholami等，SK海力士，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明9AI驅動下HBM需求快速增長u全球HBM市場規(guī)?？焖僭鲩L。根據TrendForce集邦咨詢數據，2023年全球HBM市場規(guī)模約43.56億美元，2024年預計將達169.14億美元，同比增長約288.29%；HBM單價相比傳統(tǒng)DRAM高出數倍，相比DDR5價差約5倍，疊加AI芯片迭代促使HBM單機搭載容量擴大，預計2023-2025年HBM占DRAM總產能及總產值的比例均會大幅增長；產能方面，2023/2024E年HBM占DRAM總產能2%/5%，2025年占比預計將超過10%資料來源：資料來源：TrendForce集邦咨詢，Yole，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明10海外三巨頭壟斷HBM市場uHBM市場高度集中。目前全球HBM市場被SK海力士、三星、美光三家企業(yè)壟斷，根據TrendForce集邦咨詢數據，2023年市占率分別為47.5%、47.5%和5%，2024年SK海力士市占率預計增至52.5%。產能方面，HBM三大供應商均在積極擴產，根據TrendForce集邦咨詢數據，2023年底SK海力士、三星、美光HBM總產能（含TSV）為4.5、4.5、0.3萬片/月，2024年底預計增至12-12.5、13、2萬片/月，但產能會根據驗證進度、客戶訂單持續(xù)調整。資料來源：資料來源：TrendForce集邦咨詢，SK海力士，三星，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明11海外三巨頭壟斷HBM市場u三大巨頭HBM產品持續(xù)迭代。2024年HBM3是市場主流產品，根據TrendForce集邦咨詢數據（2024/3/18SK海力士市占率超過90%，2024Q1三星HBM3產品陸續(xù)通過AMDMI300系列驗證，后續(xù)將會逐步放量。HBM3E方面，根據TrendForce集邦咨詢數據（2024/6/18SK海力士已成功量產用于AI的超高性能HBM3E，實現全球首次向客戶供應現有DRAM最高性能的HBM3E，三星已開始向客戶提供HBM3E12H樣品，預計2024H2開始大規(guī)模量產，美光已經開始量產HBM3E。資料來源：資料來源：TrendForce集邦咨詢，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明12國內HBM擴產有望加速u地緣催化下國內HBM有望加速擴產。國內HBM產業(yè)處于早期階段，國內存儲廠商目前仍處于HBM2的研發(fā)和產業(yè)化階段。2024年12月2日，美國BIS宣布一系列新規(guī)，將HBM納入嚴格管控，通過性能指標重新定義“先進芯片”，限制HBM出口，新規(guī)設定的紅線閾值（存儲單元面積小于0.0019μm2、存儲密度大于0.288Gb/mm2）相當于HBM2，意味著國內廠商很難買到可用的HBM，國內HBM有望加速擴產。長鑫：2024年6月，長鑫科技的母公司睿力集成通過上海子公司與當地政府簽署合約以獲得土地，計劃投資至少171億元建造一座先進封裝廠，預計2026年中投產，該新廠將專注于各種先進封裝技術，制造應用于AI的高頻寬存儲器，封裝產能預計將達3萬片/月。武漢新芯：2024年3月，武漢新芯發(fā)布《高帶寬存儲芯粒先進封裝技術研發(fā)和產線建設》招標項目，打造國產高帶寬存儲器，擬新增設備16臺套，擬實現月產出能力>3000片(12英寸)。請務必閱讀報告附注中的風險提示和免責聲明請務必閱讀報告附注中的風險提示和免責聲明132、HBM工藝流程復雜，TSV、堆疊是關鍵環(huán)節(jié)請務必閱讀報告附注中的風險提示和免責聲明14HBM工藝復雜，設備多元uHBM工藝流程包括DRAM、邏輯芯片加工及互連。HBM技術涉及頂層DRAM、中間層DRAM、底層邏輯芯片的加工，通過將DRAM堆疊焊接至邏輯芯片上方的方式完成HBM封裝。頂層DRAM不涉及TSV，其厚度可增加，從而控制封裝體的整體翹曲、最終成品厚度。中間層DRAM和邏輯芯片的工藝流程基本一致，區(qū)別在于，不會在完成TSV和布線加工后對邏輯芯片進行解鍵合，而是在堆疊封裝完成后，再進行解鍵合、單顆劃切等流程。資料來源：《基于硅通孔互連的芯粒集成技術研究進展》張愛兵資料來源：《基于硅通孔互連的芯粒集成技術研究進展》張愛兵等請務必閱讀報告附注中的風險提示和免責聲明15HBM工藝復雜，設備多元uTSV是HBM核心工序，成本占比30%。根據《CostBreakdownof2.5Dand3DPackaging》SavanSys，對于4層DRAM+1層邏輯芯片的HBM，在99.5%鍵合良率下，TSV、前段工藝、后段工藝、組裝、晶圓凸點、測試等環(huán)節(jié)的成本占比分別為30%、20%、20%、15%、3%、1%。其中，1）TSV制造、TSV顯露成本占比分別為18%、12%；2）前段工藝是指晶圓正面RDL；3）后段工藝包括晶圓背面所有工序；4）組裝包括所有鍵合；資料來源：《資料來源：《CostBreakdownof2.5Dand3DPackaging》SavanSys，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明16HBM工藝復雜，設備多元uHBM相關工藝種類較多，分類方式多元，我們參考SK海力士公告，從TSV、Bump、減薄、堆疊/填充、測試等五大環(huán)節(jié)展開，介紹HBM主要工藝，其中，減薄環(huán)節(jié)主要介紹臨時鍵合及解鍵合、CMP工藝，堆疊/填充環(huán)節(jié)主要介紹TCB、混合鍵合、MR-MUF工藝。資料來源資料來源：SK海力士請務必閱讀報告附注中的風險提示和免責聲明17(1)TSV：核心工序，良率要求高uTSV可提高帶寬、降低功耗。TSV是一種垂直互連技術，相比引線鍵合，能夠大幅縮短互連間距，減少信號傳輸延遲和損失，提高信號速度和帶寬，降低功耗和封裝體積。TSV工藝分為先通孔（Via-First）、中間通孔（Via-Middle）、后通孔（Via-Last）三種類型，其中，先通孔工藝目前主要指TSV轉接板的制造，中間通孔工藝是目前IC廠主要采用的方案，后通孔工藝指目前產業(yè)化最為成熟的方案之一。資料來源：《先進封裝技術的發(fā)展與機遇》曹立強等，《硅通孔三維互連與集成技術》資料來源：《先進封裝技術的發(fā)展與機遇》曹立強等，《硅通孔三維互連與集成技術》馬書英等，《HeterogeneousIntegrations》JohnH.Lau請務必閱讀報告附注中的風險提示和免責聲明18(1)TSV：核心工序，良率要求高uTSV工藝涉及多種設備。根據《TSV關鍵工藝設備特點及國產化展望》，TSV工藝涉及二十多種設備，其中深孔刻蝕設備、氣相沉積設備、銅填充設備、減薄拋光設備等較為關鍵。深孔刻蝕設備：深孔刻蝕是TSV的關鍵工藝，目前首選技術是基于Bosh工藝的干法刻蝕。氣相沉積設備：主要用于薄膜電路表面的高低頻低應力氧化硅等薄膜沉積；絕緣層做好后，通過PVD沉積金屬擴散阻擋層和種子層，種子層的連續(xù)性和均勻性被認為是TSV銅填充最重要的影響因素。銅填充設備：TSV填孔鍍銅是最核心、最難的工序，對設備要求較高。減薄拋光設備：TSV要求晶圓減薄指50μm甚至更薄，目前可通過機械研磨、CMP、濕法及干法化學處理等方式實現，鑒于磨削對晶圓的損傷及內在應力、后續(xù)傳輸等問題，目前業(yè)界多采用一體機的思路，將晶圓磨削、拋光、貼片等工序集合在一臺設備內。資料來源：《芯片先進封裝制造》姚玉等，資料來源：《芯片先進封裝制造》姚玉等，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明19(1)TSV：核心工序，良率要求高uTSV工藝良率及成本面臨較大挑戰(zhàn)。隨著TSV工藝趨向小孔徑、高密度、大深寬比，制造過程容易產生內部溫度、應力失配等問題，進而產生底部空洞、內部縫隙、填充缺失等典型缺陷，將會影響TSV工藝良率及成本。隨著TSV數量增加，單一TSV良率面臨更高要求，根據《先進倒裝芯片封裝技術》，3D資料來源：《資料來源：《TSV三維封裝內部典型缺陷的特征識別方法研究》姜傳愷，SK海力士請務必閱讀報告附注中的風險提示和免責聲明20(2)Bump：持續(xù)微型化u凸點工藝主要用于電氣連接、機械支撐和散熱。凸點（Bumping）工藝用于建立芯片和基板之間的電氣連接、機械支撐，同時起到散熱通道作用，通常分為焊料凸點、金凸點、銅凸點、銅柱凸點和其他新型凸點等類型，可在晶圓或基板上制備。焊料凸點（C4制備方法包括蒸鍍（較早）、電鍍（常用）、印刷（常用/低成本）等，過去常用PbSn合金，由于環(huán)保要求，目前逐步使用SnAgCu等無鉛材料；金凸點和銅凸點：制備方法主要是電鍍和釘頭凸點；銅柱凸點（C2采用銅柱+Sn帽，可減少焊料熔化時的形變，提高連接密度，降低凸點間距，制備方法與焊料凸點類似。資料來源：《資料來源：《HeterogeneousIntegrations》JohnH.Lau，《微電子封裝技術》周玉剛等，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明21(2)Bump：持續(xù)微型化u凸點工藝持續(xù)微型化，電鍍工藝適用于小節(jié)距凸點。隨著IC集成度的提高、IO/數量的增加，凸點尺寸、間距和高度都在下降，尺寸和成本是Bumping工藝選擇的重要影響因素。HBM主要采用microbumping工藝制備微凸點，采用電鍍法制備微凸點。根據《先進倒裝芯片封裝技術》，對于極細節(jié)距凸點，電鍍是成本效益最好的工藝，良率最高資料來源：《先進倒裝芯片封裝技術》唐和明等，《晶圓微凸點技術在先進封裝資料來源：《先進倒裝芯片封裝技術》唐和明等，《晶圓微凸點技術在先進封裝中的應用研究進展》劉冰等，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明22(3)減?。篢BDB提高良率及性能uTBDB能夠提高產品良率和性能。超薄晶圓的機械強度低，翹曲度高，為了解決其支撐和傳輸中的高碎片率問題，同時提高產品良率和性能，通常采用臨時鍵合和解鍵合工藝（TBDB）。臨時鍵合：常用方式包括干膜、膠水兩大類，主要步驟包括鍵合介質涂覆、前烘固化、晶圓與鍵合載片對準、真空熱壓等。解鍵合：常用方式包括UV照射（針對UV干膜）、機械剝離（針對熱熔膠）、熱滑移剝離（針對熱熔膠）和激光剝離（針對激光膠主要步驟包括翹曲矯正、熱解滑移（或其他方式剝離）、晶圓清洗等步驟。資料來源：《四寸砷化鎵晶圓臨時鍵合解鍵合工藝技術》艾佳瑞等請務必閱讀報告附注中的風險提示和免責聲明資料來源：《四寸砷化鎵晶圓臨時鍵合解鍵合工藝技術》艾佳瑞等請務必閱讀報告附注中的風險提示和免責聲明23(3)減?。篢BDB提高良率及性能u氣泡排除、翹曲度控制是鍵合技術要點。不同TBDB技術各有優(yōu)缺點，適用于不同應用場景。臨時鍵合技術要點包括：1）排除鍵合層的中心和邊緣產生氣泡，也是工藝難點，氣泡引起的鍵合層厚度不均勻或鏤空現象，直接導致減薄時該區(qū)域因局部失去支撐而碎裂，或因邊緣鍵合層密封不足，使減薄廢料滲入，導致晶圓表面沾污無法去除。2）控制鍵合片的翹曲度，翹曲度過大會嚴重影響減薄中的全局平坦化工藝效果，也會導致解鍵合過程因受力不均產生更大的碎裂風險。資料來源：《臨時鍵合技術在晶圓級封裝領域的研究進展》王方成等，資料來源：《臨時鍵合技術在晶圓級封裝領域的研究進展》王方成等，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明24(3)減?。篊MP涉及多種耗材uCMP工藝涉及多種變量及耗材?；瘜W機械研磨（CMP）工藝結合化學反應和機械研磨去除沉積的薄膜，是一種表面全局平坦化技術，可用于晶圓拋光（幾μm的硅被去除）、平坦化（材料去除量約1μm或更少）等工序。CMP工藝對于集成金屬和介質層、雙大馬士革工藝互連十分重要，根據Preston公式，如何保證晶圓面上的加壓、晶圓與研磨墊之間研磨速度的均勻性是關鍵。此外，CMP工藝涉及多類耗材，如研磨液注：M是加工量，p是加工壓力，v是相對速度，t資料來源：《圖解入門半導體制造設備基礎與構造精資料來源：《圖解入門半導體制造設備基礎與構造精講》佐藤淳一，《銅互連CMP工藝技術分析》宋紅偉等，《圖解入門半導體制造工藝基礎精講（原書第4版）》佐藤淳一，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明25(4)堆疊/填充：TCB應用廣泛uTCB目前廣泛應用于HBM產品。根據《微電子封裝技術》，依賴回流焊的倒裝鍵合方式在40-50μm節(jié)距仍可工作，但更小節(jié)距將會面臨可靠性問題，復雜多芯片鍵合的良率可能較低。熱壓鍵合（TCB）可提高精度，可支持10μm甚至更小節(jié)距的鍵合，12堆棧HBM依然使用TCB。倒裝鍵合：速度快、成本低，隨著芯片和基板膨脹及冷卻，熱膨脹系數的差異會導致翹曲。TCB：相同I/O間距下電氣性能更好，封裝厚度更薄，減少基板翹曲，資料來源：資料來源：Yole，《高端性能封裝技術的某些特點與挑戰(zhàn)》馬力等，艾邦半導體網公眾號，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明26(4)堆疊/填充：TCB應用廣泛u貼放精度、加熱/降溫速度是TCB設備的關鍵指標。TCB主要用于創(chuàng)建原子級金屬鍵合，利用力和熱促進原子在晶格間遷移，從而形成清潔、高導電性和堅固的鍵合。對于TCB設備，關鍵指標是貼放精度、快速加熱/降溫能力。TCB主要步驟包括，1）在基板上噴涂助焊劑；2）貼片頭（BondHead）撿起晶片迅速加熱到臨界錫球融化溫度；3）相機對位后，貼片頭把晶片精準貼放到基板的凸點陣列區(qū)；4）在基板與晶片凸點接觸的瞬間，貼片頭從壓力敏感控制轉為位置敏感控制，并迅速加熱到錫球融化溫度以上保持數秒資料來源資料來源：艾邦半導體網公眾號，旺材芯片公眾號請務必閱讀報告附注中的風險提示和免責聲明27(4)堆疊/填充：混合鍵合實現無凸點互連u混合鍵合是無凸點高密度互聯技術?；旌湘I合是指在一個鍵合步驟同時鍵合電介質和金屬鍵合焊盤，屬于無凸點永久鍵合的高密度互連技術，相比傳統(tǒng)C4焊點和微凸點技術，主要優(yōu)點包括，1）芯片間無凸點互連，降低寄生電感和信號延遲；2）芯片間超細間距互連，大幅增加通道數量；3）超薄芯片制備，大幅降低芯片厚度和重量；4）鍵合可靠性提高，大幅提升截面鍵合強度?；旌湘I合可按鍵合材料分為Cu/SiO2和Cu/粘結劑鍵合，可按鍵合方式分為晶圓到晶圓（W2W）和芯片到晶圓資料來源：資料來源：《先進封裝技術的發(fā)展與機遇》曹立強等，AMAT，Besi請務必閱讀報告附注中的風險提示和免責聲明28(4)堆疊/填充：混合鍵合實現無凸點互連uCu/SiO2、Cu/粘結劑混合鍵合原理相似。節(jié)距小于10μm的情況下，Cu-Cu鍵合后的片間間隙很小，難以填充下填料，混合鍵合可分別實現Cu和Cu之間的鍵合、Cu周圍介質和介質之間的鍵合，鍵合后的介質可起到下填料的作用，減緩熱應力的同時保證更高的鍵合強度、散熱能力和防止Cu凸點被腐蝕。Cu/SiO2混合鍵合：關鍵是得到平整度高、粗糙度小、親水性的表面，鍵合前需激活SiO2表面，實現方式包括表面激活、直接鍵合、表面活化鍵合等。Cu/粘結劑混合鍵合：與Cu/SiO2混合鍵合類似，只是使用粘結劑如BCB、PBO、PI等替代SiO2介質，粘結劑柔性更好，可在一定程度上容忍介質表面的微塵顆粒物。資料來源：資料來源：《Chiplet晶圓混合鍵合技術研等請務必閱讀報告附注中的風險提示和免責聲明29(4)堆疊/填充：混合鍵合實現無凸點互連uW2W/D2W分別對于小尺寸/大尺寸芯片具有成本優(yōu)勢。W2W將兩個加工好的晶圓直接鍵合，流程相對簡潔，目前是主要的混合鍵合方式。D2W先篩選出KGD，再單獨鍵合至基礎晶圓上，或者先重構到載體晶圓，然后再整體鍵合到基礎晶圓。W2W：優(yōu)點包括，1）對準精度高，可實現非常小的互連間距；2）批量工藝，產量較大。不足包括，1）頂部和底部晶圓的尺寸需要相同，工藝靈活性有限；2）無法通過晶圓篩選甄別KGD，通常適用于高良率晶圓，一般對應小尺寸芯片，隨著芯片尺寸增加，W2W的成本曲線變得較為陡峭。D2W：優(yōu)點包括，1）頂部和底部芯片的尺寸較為靈活；2）對于大尺寸芯片具有成本優(yōu)勢。不足包括，1）鍵合步驟較多，將會引入更多顆粒污染，對準誤差概率增加請務必閱讀報告附注中的風險提示和免責聲明30資料來源：semianalysis，《Die-to-Waferbondingofthindiesusinga2-Stepapproach；HighAccuracyPBonding》請務必閱讀報告附注中的風險提示和免責聲明30(4)堆疊/填充：混合鍵合工藝條件較高u混合鍵合工藝條件較高，現處于起步階段。雖然一些芯片制造商采用了混合鍵合，但目前工藝成本太高，無法大規(guī)模使用。混合鍵合對設備精度、工藝環(huán)境及表面質量等方面提出較高要求。1）需要精準對齊并鍵合SiO2絕緣層與Cu接觸點。2）工藝環(huán)境需要class1cleanroom。3）待鍵合表面的粗糙度4）Cu-Cu鍵合和介質-介質鍵合二者常會相互干擾，需要兼顧兩方面的鍵合要求。資料來源：資料來源：《CopperHybridBondInterconnectionsforChip-OnWaferApplications》IEEE請務必閱讀報告附注中的風險提示和免責聲明31(4)堆疊/填充：MR-MUF具備效率、良率、散熱優(yōu)勢uMUF技術大幅提升效率。底部填充的主要作用包括分散應力、增加芯片連接的剛度和強度、改善焊點的熱疲勞可靠性等作用，主要工藝包括毛細流動型底部填充（CUF）、非流動型底部填充（NUF）、模塑底部填充（MUF主要填充方式包括壓力驅動式、非流動式和毛細驅動式。CUF：目前主流工藝，由于多出流動填充、加熱固化等步驟，生產效率不高，毛細流動通常較慢且不夠充分，容易出現孔洞，隨著芯片尺寸增加、焊點尺寸減小，上述問題更加明顯。NUF：工藝步驟減少，生產效率高，但填料少、熱膨脹系數較高，固化物常有氣泡和空洞等問題。MUF：底部填充和芯片塑封通過一個步驟實現，大幅提高生產效率，提高封裝的機械強度；MUF技術實現條件包括尺寸更細小的填充粒子、優(yōu)化樹脂配方、在封裝基板上設置排氣孔等。非流動型底部填充（NUF）毛細流動型底部填充（非流動型底部填充（NUF）資料來源：資料來源：《面向窄節(jié)距倒裝互連的預成型底部填充技術》王瑾等，《倒裝芯片封裝中底部填充技術的分析與優(yōu)化》王瑾等請務必閱讀報告附注中的風險提示和免責聲明32(4)堆疊/填充：MR-MUF具備效率、良率、散熱優(yōu)勢uMR-MUF技術具備效率、良率和散熱優(yōu)勢。當前HBM實現多層DRAM互連的主要解決方案是熱壓非導電膜（TC-NCF）和批量回流模制底部填充（MR-MUF），MR-MUF是SK海力士2019年推出的新型封裝技術，能夠有效改善芯片散熱性能，同時具備速度和良率優(yōu)勢。TC-NCF：先用非導電薄膜填充DRAMdie微凸點側的微凸點空隙，再用熱壓鍵合工藝連接兩層die，三星和美光主要采用該方案。MR-MUF：結合回流和模制工藝，將芯片連接到電路上資料來源資料來源：SK海力士請務必閱讀報告附注中的風險提示和免責聲明33(4)堆疊/填充：MR-MUF具備效率、良率、散熱優(yōu)勢u先進MR-MUF技術進一步提升散熱性能。SK海力士對MR-MUF技術進行升級，開發(fā)了先進的MR-MUF技術，引入業(yè)界首創(chuàng)的芯片控制技術和改善散熱效果的新型保護材料。根據SK海力士官網，由于應用了MR-MUF技術，HBM2E的散熱性能相比HBM2提高了36%，在應用先進的MR-MUF技術后，HBM3E的散熱性能相比8層HBM3提高了10%。），資料來源資料來源：SK海力士請務必閱讀報告附注中的風險提示和免責聲明34(5)測試：HBM測試存在諸多挑戰(zhàn)u常規(guī)DRAM芯片測試包括晶圓級測試、封裝級測試，HBM測試則包括晶圓級測試、KGSD測試。晶圓級測試：除了DRAM測試，增加了邏輯芯片測試。KGSD測試：主要采用ATE測試機臺、晶圓探針臺和專門制作的測試探針卡，通過DA端口進行基礎邏輯芯片測試、DRAM核心芯片測試，HBMKGSD的動態(tài)老化應力測試、大量內部TSV結構的可靠性測試、高速信號測試、數量超過1000的PHYI/O測試等是芯片測試和質量保證的難點。資料來源資料來源：SK海力士，《高帶寬存儲器的技術演進和測試挑戰(zhàn)》陳煜海等，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明35(5)測試：HBM測試存在諸多挑戰(zhàn)uTSV缺陷檢測較為復雜。以TSV工序為例，TSV刻蝕及填充質量對三維集成整體性能影響顯著，微小尺寸、層疊結構及晶圓減薄等特征使得TSV缺陷檢測較為復雜。TSV缺陷檢測方法通常包括電學檢測方法、光學檢測方法、聲學檢測方法和X射線檢測方法，不同方法各有優(yōu)劣。電學檢測：能夠同時實現三維集成功能完整性和性能優(yōu)劣性的測試，但探針尺度大、數量少，且探針與晶圓之間接觸應力大，易損傷甚至直接損毀晶圓。光學檢測：紅外光線具有硅穿透性，可用于TSV形貌測量，但不能用于金屬內部缺陷檢測，實際應用受限。聲學檢測：傳統(tǒng)超聲波測量方法分辨率不足，高頻聲波能量衰減速率快、傳播距離短，實際應用受限。X射線檢測：能夠提供很高的分辨率，對各種材料和結構內部缺陷適用性強，但分辨率和樣品尺度之間存在矛盾，資料來源：《資料來源：《TSV三維集成的缺陷檢測技術》陳鵬飛等，thermofisher，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明364、關注設備國產替代機遇請務必閱讀報告附注中的風險提示和免責聲明37投資觀點u國內HBM有望加速擴產，關注設備國產替代機遇。受益AI發(fā)展HBM前景廣闊，目前全球HBM市場被海外巨頭壟斷，國內HBM產業(yè)處于早期階段。一方面，地緣催化下國內HBM產能建設有望加速，前道設備、后道設備有望迎來國產替代機遇。另一方面，HBM制造工藝復雜度較高，隨著HBM持續(xù)迭代，TSV、Bump、減薄、堆疊/填充、測試等五大環(huán)節(jié)需要持續(xù)優(yōu)化，持續(xù)關注國內設備商產品研發(fā)及驗證進展。資料來源：資料來源：iFinD，各公司公告及官網，華海清科公眾號，國海證券研究所請務必閱讀報告附注中的風險提示和免責聲明38風險提示u1、行業(yè)擴產不及預期。目前全球HBM技術及產能被SK海力士、三星、美光壟斷，國內HBM產品研制水平存在一定差距，地緣限制背景下，國內HBM擴產存在不及預期風險。u2、技術升級風險。AI等終端市場持續(xù)發(fā)展，對HBM產品不斷提出新要求，疊加海外HBM供應商持續(xù)發(fā)力新技術，已形成代際優(yōu)勢，國內HBM產品研制及產能擴張存在技術升級風險。u3、歐美技術對中國封鎖加劇。近年歐美對中國技術限制事件頻發(fā)，HBM屬于新興技術，且產品持續(xù)迭代，目前國內處于起步階段，HBM制造的工藝、設備、材料及終端產品設計等方面自主化能力有限，如果歐美加大對華技術封鎖力度，國內HBM產業(yè)發(fā)展存在不確定性。u4、半導體設備國產替代不及預期。目前半導體設備國產化率較低，疊加HBM屬于新型技術，國內相關設備商處于起步階段，同時缺乏客戶使用機會，HBM前道設備、后道設備國產替代速度存在不及預期風險。u5、行業(yè)競爭加劇風險。HBM前道及后道設備處于國產替代初期，國內僅少數設備商具備部分工藝環(huán)節(jié)設備的研制能力，潛在競爭者或將通過自研、收購等方