B08第3章主存與存儲(chǔ)體系 計(jì)算機(jī)組成與結(jié)構(gòu) 教學(xué)課件

第3章主存儲(chǔ)器與存儲(chǔ)體系

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.1存儲(chǔ)器基本概念

3.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)及工作原理

3.3半導(dǎo)體存儲(chǔ)器的組成與控制

3.4高速存儲(chǔ)器

3.5Cache存儲(chǔ)器

3.6虛擬存儲(chǔ)器

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.1存儲(chǔ)器基本概念

3.1.1存儲(chǔ)器的分類

3.1.2主存儲(chǔ)器的主要技術(shù)指標(biāo)

3.1.3主存儲(chǔ)器中數(shù)據(jù)的存放

3.1.4主存儲(chǔ)器的基本操作

3.1.5存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

2

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.1.1存儲(chǔ)器的分類

1）按在計(jì)算機(jī)系統(tǒng)中的作用分類

＞主存儲(chǔ)器

＞輔助存儲(chǔ)器

＞高速緩沖存儲(chǔ)器

2）按存儲(chǔ)介質(zhì)分類

＞磁存儲(chǔ)器

＞光盤存儲(chǔ)器

＞半導(dǎo)體存儲(chǔ)器

3

第3章主存儲(chǔ)器與存儲(chǔ)體系

3）按存取方式分類

＞隨機(jī)存取存儲(chǔ)器（RAM）

＞順序存取存儲(chǔ)器（SAM）

＞直接存取存儲(chǔ)器（DAM）

4）按信息的可保存性分類

＞易失性存儲(chǔ)器

＞非易失性存儲(chǔ)器

W

4

第3章主存儲(chǔ)器與存儲(chǔ)體系#

3.1.2主存儲(chǔ)器的主要技術(shù)指標(biāo)行

1）存儲(chǔ)容量

2）存取速度

（1）存取時(shí)間（訪問時(shí)間或讀/寫時(shí)間）

從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)

間。

（2）存取周期（讀寫周期/主存周期）

連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作（如連續(xù)兩次讀

操作）所需的最小時(shí)間間隔。

（3）存儲(chǔ)器帶寬

單位時(shí)間里存儲(chǔ)器所存取的信息量。，

5

第3章主存儲(chǔ)器與存儲(chǔ)體系

3）功耗

/反映存儲(chǔ)器的耗電量，也相應(yīng)地反映了發(fā)熱程

度。

4）可靠性

/通常以平均無故障時(shí)間（MTBF）來衡量

/兩次故障之間的平均時(shí)間間隔。

6

第3章主存儲(chǔ)器與存儲(chǔ)體系等/盧

3.1.3主存儲(chǔ)器中數(shù)據(jù)的存放'

■若按字節(jié)編址，包含多字節(jié)的機(jī)器字在存儲(chǔ)

器中存放的問題

1）大端存放和小端存放

＞多字節(jié)的機(jī)器字在存儲(chǔ)器中存放的次序有兩

種：大端存放和小端存放

＞大端存放：高字節(jié)存放在低地址中，字地址

等于最高字節(jié)地址

＞小端存放：低字節(jié)存放在低地址中，字地址

等于最低字節(jié)地址.

7

第3章主存儲(chǔ)器與存儲(chǔ)體系

例如：字?jǐn)?shù)據(jù)78569A4DH的大端和小端存放

存儲(chǔ)器存儲(chǔ)器

2000H78H2000H4DH

2001H56H2001H9AH

2002H9AH2002H56H

2003H4DH2003H78H

(a)大端存放(b)小端存放

第3章主存儲(chǔ)器與存儲(chǔ)體系

2）對準(zhǔn)邊界

＞為便于支持對字節(jié)、半字、字、雙字等運(yùn)算，

一般要求按字節(jié)編址的計(jì)算機(jī)多字節(jié)數(shù)據(jù)存放

時(shí)對準(zhǔn)邊界。

＞對準(zhǔn)邊界

?64位雙字地址的最低三位二進(jìn)制位應(yīng)是000

?32位字地址的最低兩位二進(jìn)制位應(yīng)是00

?16位半字地址的最低一位二進(jìn)制位應(yīng)是0

9

第3章主存儲(chǔ)器與存儲(chǔ)體系

例如：數(shù)據(jù)存放對準(zhǔn)邊界

D31?D24D23?D16D]5~DgD7~DO

78H56H9AH4DH2000H

00HFFH2004H

12H45H87H90H2008H

A對準(zhǔn)邊界造成一部分存儲(chǔ)空間的浪費(fèi)

10

第3章主存儲(chǔ)器與存儲(chǔ)體系

例如：數(shù)據(jù)存放不對準(zhǔn)邊界

D3126D7c

~口24口23Do

ik

11yT

78H56H9AH4DH2000H

87H90HOOHFFH2004H

12H[45H2008H

?不對邊界，需要用二個(gè)存儲(chǔ)器周期讀出32位數(shù)據(jù)。

11

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.1.4主存儲(chǔ)器的基本操作

1）主存儲(chǔ)器和CPU的連接

ABn位

AR

DBm位2n字

DR（m位/字）

CPURead主存

Write

Ready

12

第3章主存儲(chǔ)器與存儲(chǔ)體系

2)讀信息字過程

(1)地址nARnAB

(2)Read

(3)WaitforReady

(4)(AR)nDBnDR

3)寫信息字過程

(1)地址nARnAB

(2)數(shù)據(jù)nDRnDB

(3)Write

(4)WaitforReady

13

第3章主存儲(chǔ)器與存儲(chǔ)體系覆域

4)CPU與主存速度匹配的兩種方式

＞同步存儲(chǔ)器存取

/CPU與主存采用統(tǒng)一時(shí)鐘，無需Ready。

＞異步存儲(chǔ)器存取

/CPU與主存間無統(tǒng)一時(shí)鐘，存儲(chǔ)器用Ready

通知CPU是否'準(zhǔn)備好'。

14

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.1.5存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

■為了解決存儲(chǔ)容量、存取速度、價(jià)格之間的矛

盾，組成多級(jí)存儲(chǔ)體系，即由多種性能不同、

價(jià)格不同、存儲(chǔ)技術(shù)不同的存儲(chǔ)器，按層次結(jié)

構(gòu)合理地、有機(jī)地組織成一個(gè)整體。使整個(gè)存

儲(chǔ)系統(tǒng)的性能價(jià)格比得到優(yōu)化。

■三級(jí)存儲(chǔ)體系結(jié)構(gòu)分為：“高速緩存一主存”、

“主存一輔存”兩個(gè)層次。

15

第3章主存儲(chǔ)器與存儲(chǔ)體系君

1)Cache--主存層次

在CPU與主存之間加入一級(jí)與CPU速度處于同一

數(shù)量級(jí)的Cache,以提高存儲(chǔ)系統(tǒng)的整體速度。

2)主存一輔存層次

編程不必考慮存儲(chǔ)器分配工作，也無需考慮主存

空間大小，即面向用戶的存儲(chǔ)器是一個(gè)虛擬存儲(chǔ)

-O

■合理地組織存儲(chǔ)體系后，從整體看，CPU能以接

近Cache的速度訪問存儲(chǔ)器，而總存儲(chǔ)容量相當(dāng)

于聯(lián)機(jī)外存的總?cè)萘俊?/p>

16

1第3章主存儲(chǔ)器與存儲(chǔ)體系“爭

3.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)及工作原理/

■按讀寫功能可分為兩類：隨機(jī)存取存儲(chǔ)器(RAM)

和只讀存儲(chǔ)器(ROM)

■隨機(jī)存取存儲(chǔ)器(RAM)

＞在程序的執(zhí)行過程中能隨機(jī)讀出信息，又能

隨機(jī)寫入信息

＞是一種易失性的存儲(chǔ)器

■只讀存儲(chǔ)器(ROM)

＞在程序的執(zhí)行過程中只能隨機(jī)讀出信息，不

能寫入信息的存儲(chǔ)器

＞是一種非易失性的存儲(chǔ)器,

17

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.2.1半導(dǎo)體隨機(jī)存取存儲(chǔ)器RAM

■RAM按工作方式可分為

>靜態(tài)RAM(SRAM)

>動(dòng)態(tài)RAM(DRAM

■SRAM在不斷電的條件下能夠保持所存信息,

無需刷新，且為非破壞性讀出。

■DRAM在不斷電的條件下不能夠保持所存信息,

需要定時(shí)刷新，且為破壞性讀出。

18

第3章主存儲(chǔ)器與存儲(chǔ)體系

1)RAM的基本結(jié)構(gòu)

■由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)器、雙向三態(tài)緩沖器和讀寫

控制邏輯組成。

A0雙

地

向

址存儲(chǔ)體

三

譯

態(tài)

碼

緩

器2nxm個(gè)存儲(chǔ)

沖

基本電路器

年「牛___4

讀/寫控制邏輯

1i1

OEWECE

19

第3章主存儲(chǔ)器與存儲(chǔ)體系

（1）存儲(chǔ)體

＞存儲(chǔ)體是存儲(chǔ)信息的實(shí)體。一個(gè)基本存儲(chǔ)電

路（或存儲(chǔ)元件）只能存儲(chǔ)I位信息0或I,把大

量的基本存儲(chǔ)電路以矩陣的形式排列組成的

存儲(chǔ)體稱為存儲(chǔ)矩陣。

20

第3章主存儲(chǔ)器與存儲(chǔ)體系

(2)片內(nèi)地址譯碼器

＞地址譯碼器是用來接受CPU送至地址總線上

的地址信息，產(chǎn)生地址譯碼信號(hào)，選中存儲(chǔ)

矩陣中某一單元，以便在讀/寫信號(hào)的配合下

實(shí)現(xiàn)對選中單元的讀寫操作。

＞片內(nèi)地址譯碼方式有二種：單譯碼方式和雙

譯碼方式。

21

第3章主存儲(chǔ)器與存儲(chǔ)體系#事步

(3)雙向三態(tài)緩沖器及讀/寫控制邏輯

＞雙向三態(tài)緩沖器：用作輸入/輸出控制電路,

以便RAM的數(shù)據(jù)輸入/輸出端能方便地掛接

到數(shù)據(jù)總線上

＞讀/寫控制邏輯：接受來自CPU或外部電路

的控制信號(hào)，經(jīng)組合變換后，對存儲(chǔ)體、

地址譯碼器及雙向三態(tài)緩沖器進(jìn)行控制。

22

第3章主存儲(chǔ)器與存儲(chǔ)體系

2)靜態(tài)RAM(SRAM)

(1)SRAM基本存儲(chǔ)電路

>6個(gè)MOS管組成的RS觸發(fā)器

?保持

,寫入

?讀出

字線方選線)

23

第3章主存儲(chǔ)器與存儲(chǔ)體系

位位

線線

D

工字線或行選線

1>列選項(xiàng)

24

第3章主存儲(chǔ)器與存儲(chǔ)體系

(2)SRAM芯片的結(jié)構(gòu)示例

>4Kxi位SRAM的結(jié)構(gòu)框圖

—(0,0)(0,1)(0,63)

A0地X工

址070)-…(xi)

地

輸

址

入

譯

緩

■碼

沖

器(63,0)(63,1)■7(63,63)

器口,

A5

Y地址譯例等

地址輸入緩沖器

OEWECE

25

第3章主存儲(chǔ)器與存儲(chǔ)體系

3)動(dòng)態(tài)RAM(DRAM)

(1)DRAM基本存儲(chǔ)電路

>動(dòng)態(tài)RAM是以MOS管柵極電容是否充有電

荷來存儲(chǔ)信息的。

>DRAM集成度較SRAM高，功耗、成本、速度

較SRAM低。

字線W數(shù)據(jù)線D

?保持g

d

?寫入

-讀出三Cd

26

第3章主存儲(chǔ)器與存儲(chǔ)體系津域3

注意：

＞由于電容的泄漏，信息不可能長期保存，需

要定期對Cs刷新。

＞破壞性讀出。讀出時(shí)，需要立即進(jìn)行重寫。

＞讀出信息需要經(jīng)鑒別能力強(qiáng)的放大器放大后

送到DB,CPU才能正確讀取。

27

第3章主存儲(chǔ)器與存儲(chǔ)體系

(2)DRAM芯片的結(jié)構(gòu)示例

>16Kxi位DRAM框圖一行地址選通信號(hào)

列

地

址

選

通

信

號(hào)

28

第3章主存儲(chǔ)器與存儲(chǔ)體系

?地址線分時(shí)引入芯片。

?當(dāng)某一行被選中時(shí)，該行所有基本存儲(chǔ)電路

的內(nèi)容都被選通讀出到列放大器鑒別和重寫。

?RAS#兼作片選信號(hào)，在整個(gè)讀、寫周期均

處于有效狀態(tài)。

?行地址也用作刷新地址，刷新時(shí)地址計(jì)數(shù)，

實(shí)現(xiàn)一行一行的刷新。

29

第3章主存儲(chǔ)器與存儲(chǔ)體系

(3)DRAM的發(fā)展

①增強(qiáng)型DRAM(EDRAM)

②cacheDRAM(CDRAM)

③EDODRAM(ExtendedDataOutDRAM)

④SDRAM(SynchronousDRAM)

@RambusDRAM(RDRAM)

⑥集成隨機(jī)存儲(chǔ)器(IRAM)

30

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.2.2半導(dǎo)體只讀存儲(chǔ)器ROM

■按信息寫入的方式不同可分為：

＞掩膜ROM

＞可編程ROM(PROM)

A可擦除可編程ROM

?紫外光擦除的EPROM

■電子擦除的EEPROM

＞快速擦寫存儲(chǔ)器(FlashMemory)

31

第3章主存儲(chǔ)器與存儲(chǔ)體系

1)ROM的基本結(jié)構(gòu)

>ROM由地址譯碼器、輸出緩沖器利存儲(chǔ)體

組成。

:

地

AO址存儲(chǔ)體

譯

A叱1

…

碼

器2nxm個(gè)存儲(chǔ)

基本電路

一

32

第3章主存儲(chǔ)器與存儲(chǔ)體系等0

2）掩膜ROM片

＞采用掩膜工藝，將固定的程序代碼直接注入

ROM芯片內(nèi)，用戶不能修改其內(nèi)容。

＞掩膜ROM大量生產(chǎn)時(shí)，成本很低。

Vcc

X

地

J1L

澤

鳥

群

33

第3章主存儲(chǔ)器與存儲(chǔ)體系簿域q

3）PROM

＞生產(chǎn)時(shí)，寫入全“1”（或全"0”）信息。用戶

根據(jù)需要以編程方式寫入自己的程序代碼。

＞用片一次編程寫入代碼后，不能再對寫入

的內(nèi)容進(jìn)行修改擦除，即PROM為一次可

編程只讀存儲(chǔ)器。

34

第3章主存儲(chǔ)器與存儲(chǔ)體系*域

,,盧(

4)可擦除可編程ROM

(1)紫外光可擦除的ROM(EPROM)

>用戶利用編程器寫入信息，信息可長期保持。

>EPROM的擦除為整片擦除。(,

①EPROM的基本存儲(chǔ)電路；二;一

?當(dāng)EPROM導(dǎo)通，則讀出“0”信息^

?當(dāng)EPROM截止，則讀出“1”信息視

?全'T是EPROM的初始狀態(tài)。-、一

闿E岫硒

35

第3章主存儲(chǔ)器與存儲(chǔ)體系

②EPROM芯片的結(jié)構(gòu)示例

?一片2Kx8位EPROM芯片的結(jié)構(gòu)框圖

36

第3章主存儲(chǔ)器與存儲(chǔ)體系靜域承

(2)EEPROM電擦除只讀存儲(chǔ)器

＞可以字節(jié)為單位進(jìn)行內(nèi)容改寫，而且無論

是字節(jié)還是整片改寫，均可在應(yīng)用系統(tǒng)中

在線進(jìn)行。

＞擦除操作一般是在寫入過程中自動(dòng)完成，

但擦除、改寫時(shí)間較讀取時(shí)間長，且寫入

次數(shù)有限制，約為幾百次到幾萬次。

37

第3章主存儲(chǔ)器與存儲(chǔ)體系■二般“$

5)快速擦寫存儲(chǔ)器(FlashMemory)

>FlashMemory既可在不加電情況下長期保存信

息，又能在線進(jìn)行快速擦除與重寫，兼有

RAM和ROM的優(yōu)點(diǎn)。

>FlashMemory的擦除為塊擦除。

>按擦除和使用方式，F(xiàn)lashMemory主要有三類：

?整體擦除FlashMemory

?對稱型塊結(jié)構(gòu)FlashMemory

?帶自舉塊FlashMemory。

38

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.3半導(dǎo)體存儲(chǔ)器的組成與控制

3.3.1主存儲(chǔ)器擴(kuò)展

3.3.2主存儲(chǔ)器與CPU的連接

333動(dòng)態(tài)存儲(chǔ)器的控制

■如何用存儲(chǔ)芯片組成一個(gè)實(shí)際的主存儲(chǔ)器?

需要考慮三個(gè)問題：

①選片問題

②存儲(chǔ)容量的擴(kuò)展問題

③存儲(chǔ)控制問題

39

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.3.1主存儲(chǔ)器擴(kuò)展

■位擴(kuò)展：在單元中位數(shù)上的擴(kuò)展

■字?jǐn)U展:在地址單元數(shù)量上的擴(kuò)展

■字位同時(shí)擴(kuò)展

40

第3章主存儲(chǔ)器與存儲(chǔ)體系

1）位擴(kuò)展

■位擴(kuò)展可采用各芯片并聯(lián)的方法。

41

第3章主存儲(chǔ)器與存儲(chǔ)體系

2）字?jǐn)U展

■例如：用4片2KX8位的芯片組成8KX8的存儲(chǔ)

器，如何保證當(dāng)CPU發(fā)出地址信號(hào)時(shí)，同時(shí)只

有一片被選中，即地址如何分配，片選信號(hào)如

何產(chǎn)生？

■產(chǎn)生片選有三種方法

＞線選法

＞全譯碼法

＞部分譯碼法

42

第3章主存儲(chǔ)器與存儲(chǔ)體系

(1)線選法

43

第3章主存儲(chǔ)器與存儲(chǔ)體系

＞各芯片間地址不連續(xù)。

＞有相當(dāng)數(shù)量的地址不能使用，否則造成片選混

舌L。

＞若高位地址沒有使用，將造成地址重疊區(qū)。

■線選法影響地址區(qū)的有效使用，限制了芯片的

進(jìn)一步擴(kuò)充。

44

第3章主存儲(chǔ)器與存儲(chǔ)體系

(2)全譯碼

CEAio?A。CEA10?A。CEA10?A。CEA10?A。

-W^2KX84#WE2KX83WWE2KX82*WE2KX81#

?（）?（）

OED7-DOOED7DOED7DOED7-DO

RD

D7?D（）

WR

第3章主存儲(chǔ)器與存儲(chǔ)體系

＞每塊芯片的地址范圍是唯一的，無地址重疊區(qū)。

＞各芯片間的地址是連續(xù)的，尋址空間得到充分

利用。

＞多余的譯碼輸出線，有利于系統(tǒng)的擴(kuò)充。

46

第3章主存儲(chǔ)器與存儲(chǔ)體系

(3)部分譯碼法

Aio~A（）y-

Y31

一

譯YX-

Y*2I

碼-

AI2-AH—>Yrl

器-

Yyol

G-

CEA|O~AQCEAIO~AQCEAJO~AOCEAIO~AQ

WE2KX81#而2Kx82#WE2KX83*WE2KX84"

OEDy~DoOEDy~DpOED7~D0OEDy~Do

RD

D

二o

WR

47

第3章主存儲(chǔ)器與存儲(chǔ)體系

常用的地址譯碼器：74LS138譯碼器

A74LS138輸入輸出

116VCC

BG2AG2BGcBAY0Y1Y2Y3Y4Y5Y6Y7

215YO-

CY11XXXXX11111111

一

一314X1XXXX11111111

G2A413Y2

Y-3XX0XXX11111111

G2GB574LS138

uINY_400100001111111

611

Y7Y5_00100110111111

710Y600101011011111

89

00101111101111

00110011110111

(a)引腳排列

00110111111011

00111011111101

00111111111110

1二高電平。二低電平X二任意

(b)真值表

48

第3章主存儲(chǔ)器與存儲(chǔ)體系

3）字位同時(shí)擴(kuò)展

D7D4D3-Do

16Kx4

CSO

CF百

A15

CS1

O-

A14

CS2

b

16Kx4

<―

CS3

o-

A13~A（）

WE

49

第3章主存儲(chǔ)器與存儲(chǔ)體系等0

4）主存儲(chǔ)器擴(kuò)展舉例

■例題1：某系統(tǒng)中要配置總?cè)萘繛?KX8位的

主存儲(chǔ)器。其中固化區(qū)4K字節(jié)，選用2KX8的

EPROM芯片，要求起始地址為0000H；工作

區(qū)2K字節(jié)，選用1KX4的SRAM芯片，要求起

始地址為2000H。系統(tǒng)中的地址總線為16根

A15?A0,雙向數(shù)據(jù)總線為8根D7?DO。試組

織該存儲(chǔ)器。

50

1第3章主存儲(chǔ)器與存儲(chǔ)體系(■二就”等

■解：按題意，需2片2KX8的EPROM芯片，每片/

為一組，無需位擴(kuò)展。起始地址為0000H,

EPROM芯片的存儲(chǔ)空間分配如下：

Ai5A14A13A12AUA10?Ao地址

范圍

1#EPROM000000-00000H

J

000001-107FFH

2#EPROM000010-00800H

J匚

000011?1OFFFH

51

■第3章主存儲(chǔ)器與存儲(chǔ)體系1HHl

■按題意，需4片1KX4的SRAM芯片，每2片組成一人

組。起始地址為2000H,SRAM存儲(chǔ)空間分配如下：

地址

Ai5A[4A]3A12AnA10A9Ao

范圍

1#SRAM0010000-02000H

2#SRAM

0010001?123FFH

3#SRAM0010010?02400H

4#SRAM

J

0010011?127FFH

52

第3章主存儲(chǔ)器與存儲(chǔ)體系

片選信號(hào)的產(chǎn)生（方法一）

A15-1>—G1Yo作為產(chǎn)EPROM的片選麗

A14G2AY?作為^EPRQM的片選商

G2B

74LS138—作為1#RAMRAW的片選

A13—C

A12—B

All—A

Aio

作為/RAM/RAM的片選

53

第3章主存儲(chǔ)器與存儲(chǔ)體系

片選信號(hào)的產(chǎn)生（方法二）

A15

A14

A12

54

第3章主存儲(chǔ)器與存儲(chǔ)體系存儲(chǔ)器的邏輯圖

WE—

A10—

D3~DD<

IT

I/04-I/0j_I/0d-I/0j_D3~DOAIOD3~DOAIO

3#RAM'51#RAMCS2#EPROM0E1#EPROM0E

1KX41KX4CE2KX8CE2KX8

A0-A9A0-A9A0-A9D7-D4Ad~A9D?~D4

A—A9

_______m______

A0-A9_AO~A9

#cs-#cs

4RAM2RAM

1KX41KX4

1/04-1/OJ1/04-1/01

DT-D4(n

A

A41

AA42

A13CS2

X片選邏輯

A14

ACS1

A15CSo

A55

第3章主存儲(chǔ)器與存儲(chǔ)體系

■例題2：設(shè)CPU共有16根地址線（A15?A0）,

16根數(shù)據(jù)線（D15?DO）,并用#MREQ作訪存控

制信號(hào)（低電平有效），用R/#W作讀寫控制信號(hào)

（高電平為讀，低電平為寫）。存儲(chǔ)器的地址空

間分布圖如下面所示（按字編址），現(xiàn)有芯片

ROM8K*8bit和SRAM16K*16bit,設(shè)計(jì)此存

儲(chǔ)系統(tǒng)，將SRAM利ROM與CPU連接。（譯

碼器選用74LS138）

56

第3章主存儲(chǔ)器與存儲(chǔ)體系

0000HROM解：ROM組：

0000H?1FFFH；

1FFFH

(2片8Kx8bitROM,位擴(kuò)展)

2000HSRAM1

SRAM1組：

9FFFH2000H?9FFFH；

.......(2片16Kxi6bitSRAM)

SRAM2組：

C000H?FFFFH；

C000HSRAM2(1片16Kxi6bitSRAM)

FFFFH

57

第3章主存儲(chǔ)器與存儲(chǔ)體系

+5v

58

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.3.2主存儲(chǔ)器與CPU的連接

■存儲(chǔ)器與CPU連接，在實(shí)際應(yīng)用中需要考慮

如下問題：

1）CPU總線負(fù)載能力

2）信號(hào)線的配合與連接

3）時(shí)序配合問題

4）存儲(chǔ)器體結(jié)構(gòu)問題

59

第3章主存儲(chǔ)器與存儲(chǔ)體系

口信號(hào)線的配合與連接,

■當(dāng)CPU（或系統(tǒng)總線）的信號(hào)要求與存儲(chǔ)器的信號(hào)

要求不同時(shí)，要配合必要的輔助電路。

＞數(shù)據(jù)線

例：DRAM芯片對輸出線無三態(tài)驅(qū)動(dòng)，就需外

加三態(tài)門，才能與CPU數(shù)據(jù)總線相連。

*

60

第3章主存儲(chǔ)器與存儲(chǔ)體系等，至

＞地址線

①CPU地址總線的高位產(chǎn)生片選信號(hào)的問題。

②CPU的地址、數(shù)據(jù)線分時(shí)使用，需要將地址

信息存入地址鎖存器，該鎖存器的輸出線接

至存儲(chǔ)器的地址線。

③對于分時(shí)輸入行、列地址的DRAM芯片，需

要在CPU與存儲(chǔ)芯片之間加多路轉(zhuǎn)換器，并

用RAS#和CAS#將地址的低位與高位送入存

儲(chǔ)器。

61

第3章主存儲(chǔ)器與存儲(chǔ)體系等，至

＞控制線

?CPU提供的控制信號(hào)：RD#、WR#、M/IO#

?總線控制器提供的控制信號(hào)：MRDC#、

MWTC#

?PC總線提供的控制信號(hào)：MEMR#、MEMW#

?一般RD#可直接連至存儲(chǔ)器的0E#端，WR#連

接存儲(chǔ)器的WE#端。

?對于DRAM需要產(chǎn)生RAS#和CAS#信號(hào)

62

第3章主存儲(chǔ)器與存儲(chǔ)體系

口存儲(chǔ)器體結(jié)構(gòu)問題

■確定所組織的存儲(chǔ)器是采用單存儲(chǔ)體結(jié)構(gòu)還是

多存儲(chǔ)體結(jié)構(gòu)。

■一般，對于CPU的外部數(shù)據(jù)總線為2nX8位的

計(jì)算機(jī)系統(tǒng)（n可取0、1、2、3...），需用2n

個(gè)由字節(jié)組成的存儲(chǔ)體，當(dāng)n=3時(shí)，可以支持

8、16、32和64位數(shù)據(jù)的操作。

63

第3章主存儲(chǔ)器與存儲(chǔ)體系

■32位存儲(chǔ)器由4個(gè)體組成，體選信號(hào)BEO?BE3

BE3BE2BE1BE0

00000003H00000002H00000001H00000000H

FFFFFFFFHFFFFFFFEHFFFFFFFDHFFFFFFFCH

D31D23D15D7

D24D16D8D0

64

第3章主存儲(chǔ)器與存儲(chǔ)體系

DJLDO

例如：80386與前D”Dn

SRAM的連接

BEiDis-Ds

3I

DnDIG

DuD24

叁

BE3I

AIG-AJ

MWTC

MRDC

第3章主存儲(chǔ)器與存儲(chǔ)體系

32位存儲(chǔ)器的存儲(chǔ)體寫信號(hào)

66

第3章主存儲(chǔ)器與存儲(chǔ)體系■二般“$

333動(dòng)態(tài)存儲(chǔ)器的控制,

1）刷新方式

2）動(dòng)態(tài)RAM控制器

3）例題

■為了保持DRAM存儲(chǔ)信息的正確性，必須反

復(fù)地在放掉電荷之前再通以新的電流進(jìn)行充

電，以恢復(fù)原來的電荷，這一過程稱為刷新。

■對DRAM的刷新采用的是按行刷新的方法，

多片可以同時(shí)刷新。

■一般DRAM的刷新周期都是2ms?！?/p>

67

第3章主存儲(chǔ)器與存儲(chǔ)體系

1）刷新方式

■集中刷新、分散刷新和異步刷新。

（1）集中刷新

-談/寫或保持一刷新-

0|1|…I39673968」3969I…|3999

?**

一周期?/個(gè)周期一

<-----------3--9--6--8-------------------?**<------------3--2--;-------------------->

4-------------------------------------2--m--s------------------------------------->

例如：某存儲(chǔ)器包含若干個(gè)1KX1位的DRAM芯片，該芯

片的存儲(chǔ)體被排列成32X32的矩陣，對該芯片采用集中刷

新方式，則應(yīng)集中安排32個(gè)刷新周期。設(shè)該存儲(chǔ)器的存取

周期為500ns,則在刷新時(shí)間間隔2ms內(nèi)可安排4000個(gè)周期。

68

第3章主存儲(chǔ)器與存儲(chǔ)體系等“學(xué)

集中刷新方式的優(yōu)點(diǎn)：

?讀/寫操作和刷新是分段進(jìn)行，系統(tǒng)的存取周

期不受刷新工作的影響。

?控制簡單，系統(tǒng)的存取速度較高。

缺點(diǎn)：

?在刷新期間不能讀寫，形成一段死區(qū)。

?（例中的死區(qū)時(shí)間為32X500ns=16|Lis,死區(qū)

率D=32+4000=0.8%。）

69

第3章主存儲(chǔ)器與存儲(chǔ)體系

（2）分散刷新方式

0131

讀/寫|刷新讀/寫1刷新…讀/寫|刷新

,存取周期.

刷新間隔32微秒

如果芯片的存取時(shí)間為500ns,則系統(tǒng)的存取周

期就應(yīng)安排兩倍的時(shí)間即12，對于32X32的矩

陣，刷新時(shí)間間隔即為32口。

70

第3章主存儲(chǔ)器與存儲(chǔ)體系?■二等,$

＞分散刷新方式的優(yōu)點(diǎn)：

?控制簡單；

?主存工作沒有長的死區(qū)。

＞缺點(diǎn)：

?主存利用率低，工作速度降低一倍，

?沒有充分利用所允許的最大刷新間隔2ms,

故該方式只能用于低速系統(tǒng)。

71

第3章主存儲(chǔ)器與存儲(chǔ)體系

（3）異步刷新方式

2ms

?

讀/寫1讀/寫…由寫刷新1讀/寫！二??1讀/寫刷新1…

1?

62.59攵秒L62.5微秒]

.卜Ir

這種方式對于32X32的存儲(chǔ)矩陣的DRAM:每行

刷新的時(shí)間間隔是2ms+32=62.5ILLS。當(dāng)每隔62.5jis

提出一次刷新請求，響應(yīng)后安排一個(gè)刷新周期。

72

第3章主存儲(chǔ)器與存儲(chǔ)體系

＞若提出刷新請求時(shí)，CPU訪存尚未結(jié)束，此

時(shí)，需等待主存有空時(shí)再安排刷新周期，這

就是該方式被稱為異步刷新的原因。

＞異步刷新方式是集中和分散二種刷新方式的

結(jié)合，對分散方式而言減少了刷新次數(shù)；對

集中方式而言縮短了主存工作的死區(qū)。

73

第3章主存儲(chǔ)器與存儲(chǔ)體系

2）動(dòng)態(tài)RAM控制器

■DRAM存儲(chǔ)器的刷新以及行、列地址信號(hào)分時(shí)

74

第3章主存儲(chǔ)器與存儲(chǔ)體系■二般“$

3）例題：用16Kxi位的DRAM芯片構(gòu)成,

64K義8位的存儲(chǔ)器，該存儲(chǔ)器采用奇偶校驗(yàn)。

①求總共需要多少片芯片RAS-TAS-

②畫出存儲(chǔ)體連接示意圖A6

③寫出各芯片/RAS和/CAS的形116K*lbit

成條件

AO

④若芯片內(nèi)部存儲(chǔ)位元排列成WE

128*128的矩陣,芯片刷新

周期2ms,采用異步刷新方DinDout

式，問存儲(chǔ)器的刷新信號(hào)周

期是多少？

75

第3章主存儲(chǔ)器與存儲(chǔ)體系

①總共需要4*9=36（片）

②存儲(chǔ)體連接示意圖

76

第3章主存儲(chǔ)器與存儲(chǔ)體系

③形成條件,

/RASO=/(/A15*/A14*t0)/CASO=/(/A15*/A14*tl)

/RAS1=/(/A15*A14*tO)/CAS1=/(/A15*A14*tl)

/RAS2=/(A15*/A14*t0)/CAS2=/(A15*/A14*tl)

/RAS3=/(A15*A14*tO)/CAS3=/(A15*A14*tl)

A17

DRASO

A16D,CASO

77

第3章主存儲(chǔ)器與存儲(chǔ)體系

⑷存儲(chǔ)器的刷新信號(hào)周期

＞若芯片內(nèi)部存儲(chǔ)位元排列成128*128的矩陣,

芯片刷新周期2ms,采用異步刷新方式，存

儲(chǔ)器的刷新信號(hào)周期是：2ms/128=15.6|Lis

78

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.4高速存儲(chǔ)器

3.4.1雙端口存儲(chǔ)器

3.4.2多體交叉存儲(chǔ)器

3.4.3相聯(lián)存儲(chǔ)器

■提高存儲(chǔ)器與CPU之間有效數(shù)據(jù)傳送速率的途

徑主要有如下幾種：

①縮短訪存時(shí)間，或增加存儲(chǔ)器的字長；

②采用并行操作的雙端口存儲(chǔ)器；

③采用高速緩沖存儲(chǔ)器(cache)；

④在每個(gè)存儲(chǔ)器周期中存取多個(gè)字。

79

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.4.1雙端口存儲(chǔ)器

■具有兩個(gè)彼此獨(dú)立的讀/寫口，每個(gè)讀/寫口都有一

套獨(dú)立的地址寄存器和譯碼電路，可以并行工作。

80

第3章主存儲(chǔ)器與存儲(chǔ)體系.■二；g

3.4.2多體交叉存/

■M個(gè)容量相同的存儲(chǔ)體組成主存儲(chǔ)器時(shí)，它們

都具有自己的地址寄存器AR、數(shù)據(jù)寄存器DR

和讀寫電路等，并各自以同等的方式與CPU交

換信息，稱為多體結(jié)構(gòu)或多模塊存儲(chǔ)器。

1）多體交叉存儲(chǔ)器編址方式

＞多體交叉存儲(chǔ)器采用低位交叉編址方式

地址由二部分組成：低位為模塊號(hào)

高位為塊內(nèi)地址

若M個(gè)模塊上交叉編址，則稱為模M交叉編址

81

第3章主存儲(chǔ)器與存儲(chǔ)體系覆一q

＞設(shè)存儲(chǔ)器包含M個(gè)模塊，每個(gè)模塊容量為L,則

第i個(gè)模塊Mi的地址編號(hào)為：M*j+i

i=0,1,2,.......,M-l

j=0,1,2,.......,L-l

?例如：M=4最低二位地址

MO0,4,8,12,4*j+0,...00

MlL5,9,13,??.,4*j+l,...01

M22,6,10,14,…，4*j+2,…10

M33,7,11,15,…,4*j+3,...11

一般，M=2m

82

第3章主存儲(chǔ)器與存儲(chǔ)體系

<——

塊內(nèi)地址~-模塊號(hào)

譯碼器

7

AR

Mj

DR

83

第3章主存儲(chǔ)器與存儲(chǔ)體系

2）多體交叉存儲(chǔ)器的訪問方式

■采用交叉訪問方式

>CPU訪存時(shí)各體分時(shí)啟動(dòng)讀/寫，時(shí)間錯(cuò)過M

分之一存取時(shí)間，各模塊選中單元分時(shí)通過

數(shù)據(jù)總線與CPU交換信息。

>在理想情況下，相當(dāng)于在一個(gè)存儲(chǔ)周期內(nèi)

CPU訪問M次存儲(chǔ)器，使存儲(chǔ)器的存取速度

提高M(jìn)倍。

84

第3章主存儲(chǔ)器與存儲(chǔ)體系

，一單模塊訪問周期T

M0

MlI

M2||

M3j||

T/4T/23T/4

85

第3章主存儲(chǔ)器與存儲(chǔ)體系

＞在實(shí)際應(yīng)用中，信息傳輸速度要比理想值低，

因?yàn)?

?在執(zhí)行程序時(shí)，有存儲(chǔ)地址“相關(guān)”問題;

?程序執(zhí)行轉(zhuǎn)移指令。

86

I第3章主存儲(chǔ)器與存儲(chǔ)體系■二等，

■例題：在一個(gè)具有8體的多體交叉存儲(chǔ)器中，設(shè),

處理器的訪存地址為以下8進(jìn)制，求該存儲(chǔ)器比

單體存儲(chǔ)器的平均訪問速度提高多少？

10018,10028，10038,…，11008

解：設(shè)存儲(chǔ)器的訪問周期為T

單體存儲(chǔ)器：(11008-10018+1)T=1008T=64T

8體的多體交叉存儲(chǔ)器：IO。1?10。78—T

10108^10778——7T

11008——T

平均訪問速度提高：(64-9)764=85.9%。

87

第3章主存儲(chǔ)器與存儲(chǔ)體系

3.4.3相聯(lián)存儲(chǔ)器

■相聯(lián)存儲(chǔ)器是一種按內(nèi)容存取的存儲(chǔ)器。

輸出寄存器

查

字

譯

找

選

碼

結(jié)

擇

選

果

寄

擇

寄

存

電

存

器

路

器

屏蔽寄存器

輸入寄存器

第3章主存儲(chǔ)器與存儲(chǔ)體系

存放在相聯(lián)存儲(chǔ)器中的學(xué)生信息

學(xué)號(hào)姓Z性別成績

02101108陳瑩女90

02101115周賢男78

02101122張偉男95

02101106蔡晨女87

02101125唐浩男89

89

第3章主存儲(chǔ)器與存儲(chǔ)體系津域3

1）輸入寄存器

＞輸入寄存器中存放將要查找的信息內(nèi)容或要

比較的數(shù)