第22章觸發(fā)器和時序邏輯電路

第22章觸發(fā)器和時序邏輯電路深圳大學(xué)機電與控制工程學(xué)院彭太江本章學(xué)習(xí)要求1、掌握R-S觸發(fā)器、J-K觸發(fā)器和D觸發(fā)器的邏輯功能；2、理解寄存器和移位寄存器的工作原理；3、理解二進制計數(shù)器和二－十進制計數(shù)器的工作原理；4、了解集成定時器的工作原理，了解用集成定時器組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理；時序電路在任何時刻的穩(wěn)定輸出，不僅與該時刻的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。時序邏輯電路框圖深圳大學(xué)機電與控制工程學(xué)院彭太江觸發(fā)器分類第22章觸發(fā)器和時序邏輯電路門電路是組合邏輯電路的基本單元。觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯部件。邊沿觸發(fā)器二者之間的關(guān)系：同一種功能的觸發(fā)器，可以用不同的電路結(jié)構(gòu)形式來實現(xiàn)；反過來，同一種電路結(jié)構(gòu)形式，可以構(gòu)成具有不同功能的各種類型觸發(fā)器。根據(jù)邏輯功能分類RS觸發(fā)器JK觸發(fā)器D觸發(fā)器T觸發(fā)器根據(jù)電路結(jié)構(gòu)分類基本RS觸發(fā)器同步觸發(fā)器主從觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器深圳大學(xué)機電與控制工程學(xué)院彭太江雙穩(wěn)態(tài)觸發(fā)器－基本RS觸發(fā)器第22章觸發(fā)器和時序邏輯電路基本RS觸發(fā)器可由兩個與非門交叉連接而成。直接置位（1）端直接復(fù)位（置0）端兩種穩(wěn)定狀態(tài)（1）Q＝1，置位狀態(tài)；（2）Q＝0，復(fù)位狀態(tài)深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－基本RS觸發(fā)器深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－基本RS觸發(fā)器深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－基本RS觸發(fā)器當(dāng)兩個輸入端只有一個輸入有效時，均有一種保持狀態(tài)。直接復(fù)位端輸入有效時，保持“0”態(tài)；直接置位端輸入有效時，保持“1”態(tài)。當(dāng)兩個輸入端輸入都無效時，即都為高電平，可理解為在上述兩種保持狀態(tài)下，輸入有效端由低電平轉(zhuǎn)為高電平，其結(jié)果是輸出狀態(tài)仍然保持不變。（總共四種情況逐一分析）為什么具有記憶和存儲能力？深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－基本RS觸發(fā)器當(dāng)輸入端都為低電平時，兩個與非門輸出端都為1，達不到輸出端狀態(tài)相反的邏輯要求。當(dāng)負脈沖除去后，觸發(fā)器將由各種偶然因素決定其最終狀態(tài)。因此，此種情況在使用中應(yīng)絕對避免！深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－基本RS觸發(fā)器狀態(tài)表置位端復(fù)位端總結(jié)：基本RS觸發(fā)器有兩個穩(wěn)定工作狀態(tài)，可以直接置位或復(fù)位，并且具有存儲或記憶功能。在直接置位端加負脈沖即可置位，在直接復(fù)位端加負脈沖即可復(fù)位；負脈沖除去后，直接置位端和復(fù)位端都處于高電平狀態(tài)，此時觸發(fā)器保持原狀態(tài)不變，實現(xiàn)記憶功能。但負脈沖不可同時施加在兩輸入端。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－可控RS觸發(fā)器可控RS觸發(fā)器邏輯圖基本RS觸發(fā)器導(dǎo)引電路時鐘脈沖（控制反轉(zhuǎn)時刻）基本觸發(fā)器直接置位端和直接復(fù)位端的作用是設(shè)置可控觸發(fā)器的初始工作狀態(tài)。時鐘脈沖提供控制信號，當(dāng)C＝1時，可控觸發(fā)器輸出狀態(tài)由R、S的值確定。當(dāng)C＝0時，輸出狀態(tài)不變。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－可控RS觸發(fā)器工作原理：C=1S=1，R=0時，G3輸出為0，G1的輸出為1，G4輸出為1，G2的輸出為0，完成置位Q＝1。S=0，R=1時，G4輸出為0，G2的輸出為1，G3輸出為1，G1的輸出為0，完成復(fù)位Q＝0。S=0，R=0時，G3、G4輸出均為1，不向基本觸發(fā)器勝負脈沖，狀態(tài)保持。S=1，R=1時，G3、G4輸出均為0，都向基本觸發(fā)器發(fā)送負脈沖，G1、G2輸出為1，違背輸出邏輯相反的要求。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－可控RS觸發(fā)器CSRQn+10××Qn100Qn10101101111不定可控RS觸發(fā)器狀態(tài)表深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－可控RS觸發(fā)器可控RS觸發(fā)器工作波形CSRQn+10××Qn100Qn10101101111不定深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－可控RS觸發(fā)器可控RS觸發(fā)器的計數(shù)功能注意電路的連接！計數(shù)原理：G3、G4只能有一個發(fā)射負脈沖，使輸出狀態(tài)發(fā)生翻轉(zhuǎn)，翻轉(zhuǎn)的次數(shù)等于脈沖的數(shù)目，因此具有計數(shù)功能。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－可控RS觸發(fā)器引導(dǎo)電路能對計數(shù)脈沖實現(xiàn)正確的引導(dǎo)，使觸發(fā)器實時地翻轉(zhuǎn)，如果計數(shù)正脈沖的高電平及時降下來，即計數(shù)脈沖寬度恰好合適，可控RS觸發(fā)器能實現(xiàn)計數(shù)功能。但如果計數(shù)脈沖高電平寬度較寬，在觸發(fā)器翻轉(zhuǎn)之后，引導(dǎo)電路將從正確的引導(dǎo)轉(zhuǎn)為錯誤的引導(dǎo)。當(dāng)G3、G4門其中一個發(fā)出負脈沖使觸發(fā)器翻轉(zhuǎn)之后，如果計數(shù)脈沖沒有及時轉(zhuǎn)換為低電平，另一個門將會輸出負脈沖，使觸發(fā)器產(chǎn)生不應(yīng)有的新翻轉(zhuǎn)，產(chǎn)生兩次或多次翻轉(zhuǎn)，稱之為“空翻”，造成計數(shù)混亂，需要加以解決。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－JK觸發(fā)器JK觸發(fā)器結(jié)構(gòu)有多種，常用主從型觸發(fā)器，其邏輯圖如下所示。由兩個可控RS觸發(fā)器組成，其中，兩個RS觸發(fā)器用非門相連，分別稱之為主觸發(fā)器和從觸發(fā)器。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－JK觸發(fā)器工作原理：當(dāng)C=1時，非門輸出為0，從觸發(fā)器的狀態(tài)保持不變；但C變?yōu)?時，主觸發(fā)器的狀態(tài)不變，非門輸出為1，主觸發(fā)器就將信號送到從觸發(fā)器，使兩者狀態(tài)一致?？梢?，在時鐘脈沖到來之前，觸發(fā)器的狀態(tài)與主觸發(fā)器的狀態(tài)一致。當(dāng)J=1，K＝1時：設(shè)時鐘脈沖到來之前（C＝0）觸發(fā)器的初始狀態(tài)為“0”，主觸發(fā)器的S＝1，R＝0，當(dāng)C＝1時，主觸發(fā)器翻轉(zhuǎn)為“1”，當(dāng)C變?yōu)?時，從觸發(fā)器發(fā)生翻轉(zhuǎn)，變?yōu)椤?”。反之，觸發(fā)器也將發(fā)生翻轉(zhuǎn)。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－JK觸發(fā)器當(dāng)J=0，K＝0時：設(shè)時鐘脈沖到來之前（C＝0）觸發(fā)器的初始狀態(tài)為“0”，主觸發(fā)器的S＝0，R＝0，當(dāng)C＝1時，主觸發(fā)器不翻轉(zhuǎn)，當(dāng)C變?yōu)?時，從觸發(fā)器的S＝0，R＝1，也將保持原來狀態(tài)。反之，觸發(fā)器也保持原態(tài)不變。當(dāng)J=1，K＝0時：設(shè)時鐘脈沖到來之前（C＝0）觸發(fā)器的初始狀態(tài)為“0”，主觸發(fā)器的S＝1，R＝0，當(dāng)C＝1時，主觸發(fā)器翻轉(zhuǎn)為“1”，當(dāng)C變?yōu)?時，從觸發(fā)器發(fā)生翻轉(zhuǎn)，變?yōu)椤?”。若初態(tài)為“1”，主觸發(fā)器S＝0，R＝0，保持原態(tài)不變；從觸發(fā)器S＝1，R＝0，當(dāng)C變?yōu)?時，也保持“1”不變。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－JK觸發(fā)器當(dāng)J=0，K＝1時：設(shè)時鐘脈沖到來之前（C＝0）觸發(fā)器的初始狀態(tài)為“0”，主觸發(fā)器的S＝0，R＝0，當(dāng)C＝1時，主觸發(fā)器不翻轉(zhuǎn)，當(dāng)C變?yōu)?時，從觸發(fā)器的S＝0，R＝1，也將保持原來狀態(tài)。當(dāng)初始狀態(tài)為1時，主觸發(fā)器的S＝0，R＝1，當(dāng)C＝1時，主觸發(fā)器翻轉(zhuǎn)為“0”，當(dāng)C變?yōu)?時，從觸發(fā)器的S＝0，R＝1，將翻轉(zhuǎn)為“0”。即此時，不管觸發(fā)器原來是什么狀態(tài)，下一個狀態(tài)一定是“0”態(tài)。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－JK觸發(fā)器JKQn+100Qn01010111QnJK觸發(fā)器狀態(tài)表當(dāng)C=1時，輸入信號保存在主觸發(fā)器中，到C下跳為0時，存儲的信號起作用，或使從觸發(fā)器翻轉(zhuǎn)，或使從觸發(fā)器保持原態(tài)。從觸發(fā)器發(fā)生翻轉(zhuǎn)一定是在時鐘脈沖由高電平變?yōu)榈碗娖綍r，即具有在時鐘脈沖下降沿觸發(fā)的特點。其邏輯符號如圖。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－JK觸發(fā)器JKQn+100Qn01010111Qn例題：如圖所示三個觸發(fā)器是主從型JK觸發(fā)器，在工作時，均先經(jīng)過SD置1，而后同時給各C輸入計數(shù)脈沖，試分析前八個脈沖周期個觸發(fā)器狀態(tài)的變化，并判斷此電路能完成的功能。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－D觸發(fā)器D觸發(fā)器結(jié)構(gòu)有多種，主要介紹維持阻塞型D觸發(fā)器，它是一種上升沿觸發(fā)器。邏輯圖如下?；居|發(fā)器時鐘控制電路數(shù)據(jù)輸入電路深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－D觸發(fā)器工作原理：（1）D＝0當(dāng)時鐘脈沖到來之前，C＝0時，G3、G4、G6的輸出均為1，G5因輸入端全為1而輸出0，這時觸發(fā)器狀態(tài)不改變。當(dāng)時鐘脈沖從0跳變?yōu)?時，C＝1，G6、G5、G3輸出保持原態(tài)不變，而G4因輸入全為1輸出0（由1變?yōu)?），這個負脈沖一方面使基本觸發(fā)器置零，另一方面反饋到G6的輸入端，使在C＝1的期間不論D怎么變化，觸發(fā)器都保持“0”態(tài)不變。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－D觸發(fā)器（2）D＝1當(dāng)時鐘脈沖到來之前，C＝0時，G3、G4輸出為1，G6輸出0，G5輸出為1，這時觸發(fā)器狀態(tài)不改變。當(dāng)時鐘脈沖從0跳變?yōu)?時，C＝1，G3輸出由1變?yōu)?，這個負脈沖一方面使基本觸發(fā)器置1，同時反饋到G4、G5的輸入端，使在C＝1的期間不論D怎么變化，只能改變G6的輸出狀態(tài)，而其他門均保持不變，即觸發(fā)器保持“1”態(tài)不變。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－D觸發(fā)器D觸發(fā)器具有在時鐘脈沖上升沿觸發(fā)的特點。輸出端的狀態(tài)隨作輸入端D的狀態(tài)而變化，但總比輸入端狀態(tài)的變化晚一步，即某個時鐘脈沖到來之后Q的狀態(tài)和該脈沖來到之前D的狀態(tài)一樣。即：圖形符號波形圖DnQn+10011深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路雙穩(wěn)態(tài)觸發(fā)器－觸發(fā)器邏輯功能的轉(zhuǎn)換根據(jù)實際需要，可將某種邏輯功能的觸發(fā)器經(jīng)過改接或附加一些門電路后，轉(zhuǎn)換為另一類觸發(fā)器。將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器J、K之間用非門連接，輸入為D。因此，JK觸發(fā)器的輸入為0或1，此時J、K之間的邏輯始終相反。便能實現(xiàn)D觸發(fā)器的邏輯功能。注意與維持阻塞型D觸發(fā)器的區(qū)別。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器J、K之間直接連接，輸入為T。因此，JK觸發(fā)器的輸入為0或1，此時J、K之間的邏輯始終相同。便能實現(xiàn)T觸發(fā)器的邏輯功能。雙穩(wěn)態(tài)觸發(fā)器－觸發(fā)器邏輯功能的轉(zhuǎn)換深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器將D觸發(fā)器的D端和端相聯(lián)，便構(gòu)成T’觸發(fā)器。其邏輯功能是每來一個時鐘脈沖，輸出翻轉(zhuǎn)一次，因此具有計數(shù)功能。邏輯表達式為：雙穩(wěn)態(tài)觸發(fā)器－觸發(fā)器邏輯功能的轉(zhuǎn)換深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器寄存器：用來暫時存放參與運算的數(shù)據(jù)和運算結(jié)果一個觸發(fā)器只能存一位二進制數(shù)，要存多位數(shù)時就要使用多個觸發(fā)器，常用的有四位、八位、十六位寄存器。并行：數(shù)碼各位從各對應(yīng)位輸入端同時輸入到寄存器中。串行：數(shù)碼從一個輸入端逐位輸入到寄存器中。存儲方式并行：數(shù)碼各位在對應(yīng)位輸出端上同時出現(xiàn)。串行：數(shù)碼從一個輸出端逐位出現(xiàn)。讀取方式串行方式需要移位，并行方式不需要移位。因此寄存器常分為數(shù)碼寄存器和移位寄存器。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器－數(shù)碼寄存器數(shù)碼寄存器只有寄存數(shù)碼和清除原有數(shù)碼的功能。特點：并行存儲和讀取?；綬S觸發(fā)器注意理解數(shù)碼存儲和讀取過程深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器－數(shù)碼寄存器由D觸發(fā)器構(gòu)成的數(shù)碼寄存器首先清零，寄存器各位輸出都為0。寄存指令（時鐘脈沖）到來時，D觸發(fā)器的輸出與D輸入端輸入相同。數(shù)據(jù)讀取利用與非門實現(xiàn)（見上圖）。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器－移位寄存器移位寄存器具有存放數(shù)碼和移位的功能。實現(xiàn)移位是在移位脈沖的控制下，觸發(fā)器的狀態(tài)向左或向右移一位，寄存器的數(shù)碼可以在移位脈沖的控制下依次進行移位。由JK觸發(fā)器組成的四位移位寄存器由JK觸發(fā)器組成的四位移位寄存器（串行輸入／并行輸出）深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器－移位寄存器移位脈沖數(shù)寄存器中的數(shù)碼移位過程Q3Q2Q1Q000000清零10001左移一位20010左移二位30101左移三位41011左移四位存儲結(jié)束后，如果再來4個移位脈沖，所存的數(shù)碼將從Q3端串行輸出。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器－移位寄存器由D觸發(fā)器組成的并行、串行輸入／串行輸出的四位移位寄存器并行輸入時，串行輸入口D輸入為“0”。（1）輸入低電平，實現(xiàn)清零，F(xiàn)0～F3輸出全為“0”態(tài)；（2）寄存指令到來之前，G0～G3四個與非門輸出全為“1”，指令到來時，設(shè)并行輸入二進制數(shù)＝1011，G3～G0＝0100，使觸發(fā)器F3～F0=1011，完成數(shù)據(jù)寄存。（3）輸入移位脈沖，使1011依次向右移動，由于D輸入為0，因此，移位完成后，各觸發(fā)器輸出端均恢復(fù)為“0”。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器－移位寄存器串行輸入時，寄存端不輸入指令，G0～G3輸出高電平。（1）輸入低電平，實現(xiàn)清零，F(xiàn)0～F3輸出全為“0”態(tài)；（2）設(shè)串行輸入二進制數(shù)＝1011，D端依次輸入，每輸入一位后，便輸入一個移位脈沖，交替進行；（3）4個移位脈沖后，數(shù)據(jù)完成寄存，此時D＝0，在移位脈沖的控制下，數(shù)碼依次從串行輸出端依次輸出。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路寄存器－移位寄存器n位并行輸入／串行輸出的移位寄存器n位串行輸入／并行輸出的移位寄存器全加器（1）運算前，先將各寄存器和進位觸發(fā)器清零；（2）給寄存指令，將加數(shù)和被加數(shù)分別送入寄存器Ⅰ、Ⅱ；（3）輸入移位脈沖，兩個寄存器中的加數(shù)逐位右移送入全加器完成對應(yīng)位相加；（4）逐位相加后，將本位和Si送入寄存器Ⅲ，將進位數(shù)Ci-1暫時存放在進位觸發(fā)器中，以便和本位數(shù)相加；（5）先加完畢，給取出指令，讀出計算結(jié)果。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－二進制計數(shù)器計數(shù)器是常用的基本部件，能累計輸入脈沖的數(shù)目，可以進行加法計數(shù)，也可以進行減法計數(shù)，也可以進行兩者兼有的可逆計數(shù)。常見有二進制計數(shù)器和十進制計數(shù)器。二進制計數(shù)規(guī)則：逢二進一；雙穩(wěn)態(tài)觸發(fā)器有“1”和“0”兩種狀態(tài)，一個觸發(fā)器可以表示一位二進制數(shù)，要表示N位二進制數(shù)，就要用N個觸發(fā)器，計數(shù)最大數(shù)目為2N-1。列出加法計數(shù)器的狀態(tài)表，總結(jié)每個觸發(fā)器翻轉(zhuǎn)的條件。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－二進制計數(shù)器計數(shù)脈沖二進制數(shù)十進制數(shù)Q3Q2Q1Q00000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000二進制加法計數(shù)器的狀態(tài)表每個觸發(fā)器翻轉(zhuǎn)規(guī)律：觸發(fā)器F0每來一個計數(shù)脈沖都要發(fā)生翻轉(zhuǎn)；觸發(fā)器F1是當(dāng)觸發(fā)器F0的狀態(tài)為1時才發(fā)生翻轉(zhuǎn)；觸發(fā)器F2是當(dāng)觸發(fā)器F0、F1的狀態(tài)都為1時才發(fā)生翻轉(zhuǎn)；觸發(fā)器F3是當(dāng)F0、F1、F2的狀態(tài)都為1時才發(fā)生翻轉(zhuǎn)。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－異步二進制計數(shù)器由主從型JK觸發(fā)器構(gòu)成的四位二進制加法計數(shù)器工作波形圖當(dāng)?shù)谑鶄€計數(shù)脈沖到來時，又將返回到“0000”深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－同步二進制計數(shù)器根據(jù)總結(jié)的觸發(fā)器翻轉(zhuǎn)規(guī)律，可以得出各觸發(fā)器的J、K端的邏輯關(guān)系式如下：（1）第一位觸發(fā)器F0每來一個計數(shù)脈沖就翻轉(zhuǎn)一次，因此J0＝K0=1；（2）第二位觸發(fā)器F1，在Q0＝1時再來一個脈沖才翻轉(zhuǎn)，因此J1＝K1＝Q0；（3）第三位觸發(fā)器F2，在Q1＝Q0＝1時再來一個脈沖才翻轉(zhuǎn)，因此J2＝K2＝Q1Q0；（4）第四位觸發(fā)器F3，在Q2＝Q1＝Q0＝1時再來一個脈沖才翻轉(zhuǎn)，因此J3＝K3＝Q2Q1Q0；深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－同步二進制計數(shù)器由主從型JK觸發(fā)器組成的同步二進制加法計數(shù)器每個觸發(fā)器由多個J、K端，它們都是“與”邏輯關(guān)系。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－十進制計數(shù)器十進制計數(shù)器是在二進制計數(shù)器的基礎(chǔ)上得出的，用四位二進制數(shù)來代表十進制的每一位數(shù)，所以也稱為二－十進制計數(shù)器。計數(shù)脈沖數(shù)二進制數(shù)十進制數(shù)Q3Q2Q1Q0000000100011200102300113401004501015601106701117810008910019100000進位深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－十進制計數(shù)器由十進制加法計數(shù)器的狀態(tài)表總結(jié)各觸發(fā)器J、K端邏輯關(guān)系如下：（1）第一位觸發(fā)器F0：每來一個計數(shù)脈沖就翻轉(zhuǎn)一次，因此；（2）第二位觸發(fā)器F1：在Q0＝1時再來一個脈沖就翻轉(zhuǎn)，而在Q3＝1時不得翻轉(zhuǎn)，故

；（3）第三位觸發(fā)器F2：在Q1=Q0=1時再來一個脈沖就翻轉(zhuǎn)，故；（4）第四位觸發(fā)器F3：在Q2=Q1=Q0=1時，再來一個脈沖就翻轉(zhuǎn)，并來第十個脈沖時應(yīng)由“1“翻轉(zhuǎn)為”0“，因此：深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路計數(shù)器－十進制計數(shù)器由JK觸發(fā)器組成的一位同步十進制加法計數(shù)器深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路單穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器有兩個穩(wěn)定狀態(tài)輸出（“0”、“1”態(tài)），從一個狀態(tài)翻轉(zhuǎn)成另一個狀態(tài)必須靠信號脈沖觸發(fā)，脈沖信號消失后，穩(wěn)定狀態(tài)一直保持下去。單穩(wěn)態(tài)觸發(fā)器在觸發(fā)信號未加之前，觸發(fā)器處于穩(wěn)定狀態(tài)，經(jīng)信號觸發(fā)后，觸發(fā)器翻轉(zhuǎn)，但新的狀態(tài)只能暫時保持（暫穩(wěn)態(tài)），經(jīng)過一定時間后自動翻轉(zhuǎn)到原來的穩(wěn)定狀態(tài)，因此稱之為“單穩(wěn)態(tài)”。單穩(wěn)態(tài)觸發(fā)器的作用：（1）定時：產(chǎn)生一定寬度的矩形波；（2）整形：把不規(guī)則的波形變?yōu)榉群蛯挾榷枷嗟鹊牟ㄐ?；?）延時：將輸入信號延遲一定時間后輸出；深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路單穩(wěn)態(tài)觸發(fā)器-CMOS積分型單穩(wěn)態(tài)觸發(fā)器CMOS積分型單穩(wěn)態(tài)觸發(fā)器邏輯圖：（1）當(dāng)觸發(fā)負脈沖為輸入時，輸出穩(wěn)定，為“0”；（2）輸入負脈沖，G1門輸出由“0”變?yōu)椤?”，由于電容電壓不能躍變，uA仍然為“0”，此時G2門輸入全為“0”，輸出uo變?yōu)椤?”；但這種狀態(tài)不能持續(xù)下去，

uA逐漸上升，輸出uo又變?yōu)椤?”，暫態(tài)結(jié)束，輸出一個矩形脈沖；CMOS或非門RC積分延時環(huán)節(jié)深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路單穩(wěn)態(tài)觸發(fā)器-CMOS積分型單穩(wěn)態(tài)觸發(fā)器（3）當(dāng)輸入負脈沖尚未消失時，電容C繼續(xù)放電。當(dāng)負脈沖消失時，即輸入負脈沖由“0”變?yōu)椤?”，G1門的輸出立即由“1”變?yōu)椤?”，電容充電，電路恢復(fù)到穩(wěn)定狀態(tài)。深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路單穩(wěn)態(tài)觸發(fā)器-CMOS積分型單穩(wěn)態(tài)觸發(fā)器555集成定時器邏輯圖兩個比較器（非線性區(qū)）一個基本RS觸發(fā)器深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路單穩(wěn)態(tài)觸發(fā)器-CMOS積分型單穩(wěn)態(tài)觸發(fā)器1-接地端；2-低電平觸發(fā)端；3-輸出端；4-復(fù)位端；5-電壓控制端；6-高電平觸發(fā)端；7-放電端；8-電源端；深圳大學(xué)機電與控制工程學(xué)院彭太江第22章觸發(fā)器和時序邏輯電路單穩(wěn)態(tài)觸發(fā)器-CMOS積分型單穩(wěn)態(tài)觸發(fā)器(1)觸發(fā)脈沖為輸入時，2端輸入為“1”，其值大于UCC/3，比較器C2輸出為“1”。R、C為外接元件，觸發(fā)脈沖由2端輸入。由555集成定時器