【大學(xué)課件】計(jì)算機(jī)體系結(jié)構(gòu)

計(jì)算機(jī)體系結(jié)構(gòu)歡迎來(lái)到計(jì)算機(jī)體系結(jié)構(gòu)課程。本課程將深入探討計(jì)算機(jī)系統(tǒng)的核心組成、工作原理及未來(lái)發(fā)展趨勢(shì)。讓我們開始這段激動(dòng)人心的學(xué)習(xí)之旅吧！計(jì)算機(jī)系統(tǒng)的基本組成中央處理器(CPU)計(jì)算機(jī)的大腦，負(fù)責(zé)執(zhí)行指令和數(shù)據(jù)處理。存儲(chǔ)器用于存儲(chǔ)程序和數(shù)據(jù)，包括內(nèi)存和外部存儲(chǔ)設(shè)備。輸入輸出設(shè)備用于與外界交互，如鍵盤、顯示器等?？偩€連接各個(gè)部件，實(shí)現(xiàn)數(shù)據(jù)傳輸和通信。CPU的基本結(jié)構(gòu)運(yùn)算器執(zhí)行算術(shù)和邏輯運(yùn)算，是CPU的核心部件?？刂破髫?fù)責(zé)指令的解碼和執(zhí)行，協(xié)調(diào)各部件工作。寄存器組用于暫存數(shù)據(jù)和指令，提高CPU處理速度。緩存高速小容量存儲(chǔ)器，減少CPU訪問(wèn)主存的次數(shù)。CPU的工作流程1取指令從內(nèi)存中讀取下一條要執(zhí)行的指令。2指令譯碼解析指令，確定操作類型和操作數(shù)。3執(zhí)行指令根據(jù)指令類型執(zhí)行相應(yīng)的操作。4存儲(chǔ)結(jié)果將執(zhí)行結(jié)果存入指定的存儲(chǔ)位置。指令集體系結(jié)構(gòu)CISC復(fù)雜指令集計(jì)算機(jī)，指令數(shù)量多，功能復(fù)雜。代表：x86架構(gòu)。RISC精簡(jiǎn)指令集計(jì)算機(jī)，指令數(shù)量少，執(zhí)行速度快。代表：ARM架構(gòu)。指令類型分類數(shù)據(jù)傳送指令用于在存儲(chǔ)器和寄存器之間傳送數(shù)據(jù)。算術(shù)邏輯指令執(zhí)行加減乘除等運(yùn)算和邏輯操作?？刂妻D(zhuǎn)移指令改變程序執(zhí)行順序，如跳轉(zhuǎn)和分支指令。系統(tǒng)控制指令管理系統(tǒng)資源和狀態(tài)，如中斷和特權(quán)指令。指令的執(zhí)行過(guò)程指令提取從程序計(jì)數(shù)器指定的內(nèi)存地址讀取指令。指令解碼識(shí)別指令類型和操作數(shù)。操作數(shù)獲取從寄存器或內(nèi)存中讀取所需的數(shù)據(jù)。指令執(zhí)行執(zhí)行指令指定的操作。結(jié)果寫回將執(zhí)行結(jié)果存入指定的位置。寄存器的作用和分類數(shù)據(jù)寄存器存儲(chǔ)操作數(shù)和中間結(jié)果。地址寄存器存儲(chǔ)內(nèi)存地址，用于訪問(wèn)內(nèi)存。程序計(jì)數(shù)器存儲(chǔ)下一條要執(zhí)行指令的地址。狀態(tài)寄存器存儲(chǔ)CPU的狀態(tài)標(biāo)志位。存儲(chǔ)器的層次結(jié)構(gòu)1寄存器速度最快，容量最小2緩存速度快，容量小3主存速度中等，容量大4輔存速度慢，容量最大主存儲(chǔ)器的性能指標(biāo)1存儲(chǔ)容量可存儲(chǔ)的最大信息量，通常以字節(jié)(B)為單位。2存取時(shí)間從發(fā)出訪問(wèn)請(qǐng)求到得到數(shù)據(jù)所需的時(shí)間。3存儲(chǔ)帶寬單位時(shí)間內(nèi)可傳送的信息量。4位價(jià)格每比特存儲(chǔ)容量的成本。緩存存儲(chǔ)器的作用及分類作用緩解CPU和主存之間的速度差異，提高系統(tǒng)性能。減少CPU訪問(wèn)主存的次數(shù)，降低平均訪存時(shí)間。分類L1緩存：容量小，速度最快，直接集成在CPU內(nèi)部L2緩存：容量較大，速度次之，可集成在CPU或主板上L3緩存：容量最大，速度相對(duì)較慢，多核處理器中常見虛擬存儲(chǔ)器技術(shù)概念利用輔存來(lái)擴(kuò)充主存容量，為程序提供一個(gè)比實(shí)際物理內(nèi)存更大的地址空間。頁(yè)面置換當(dāng)訪問(wèn)的頁(yè)面不在主存時(shí)，將其從輔存調(diào)入主存，必要時(shí)置換出其他頁(yè)面。地址轉(zhuǎn)換將程序的虛擬地址轉(zhuǎn)換為實(shí)際的物理地址，通常由MMU完成。優(yōu)勢(shì)擴(kuò)大了可用內(nèi)存空間，簡(jiǎn)化了程序設(shè)計(jì)，提高了內(nèi)存利用率。I/O系統(tǒng)的基本組成I/O控制器管理I/O設(shè)備，協(xié)調(diào)CPU與設(shè)備之間的數(shù)據(jù)傳輸。I/O接口連接I/O設(shè)備和系統(tǒng)總線，實(shí)現(xiàn)數(shù)據(jù)格式轉(zhuǎn)換。I/O設(shè)備實(shí)際的輸入輸出硬件，如鍵盤、顯示器等。I/O總線連接I/O控制器和I/O設(shè)備，傳輸數(shù)據(jù)和控制信號(hào)。中斷機(jī)制的工作原理1中斷產(chǎn)生外設(shè)或程序發(fā)出中斷請(qǐng)求。2中斷響應(yīng)CPU暫停當(dāng)前任務(wù)，保存現(xiàn)場(chǎng)。3中斷處理跳轉(zhuǎn)到相應(yīng)的中斷服務(wù)程序執(zhí)行。4中斷返回處理完畢后恢復(fù)現(xiàn)場(chǎng)，繼續(xù)執(zhí)行原任務(wù)?？偩€的分類和協(xié)議按功能分類數(shù)據(jù)總線：傳輸數(shù)據(jù)地址總線：傳輸?shù)刂沸畔⒖刂瓶偩€：傳輸控制信號(hào)按連接部件分類內(nèi)部總線：連接CPU內(nèi)部各部件系統(tǒng)總線：連接CPU、內(nèi)存和I/O控制器外部總線：連接I/O設(shè)備和主機(jī)輸入輸出設(shè)備的分類輸入設(shè)備鍵盤、鼠標(biāo)、掃描儀、攝像頭等，將外界信息輸入計(jì)算機(jī)。輸出設(shè)備顯示器、打印機(jī)、音箱等，將計(jì)算機(jī)信息輸出到外界。存儲(chǔ)設(shè)備硬盤、光盤、U盤等，用于長(zhǎng)期存儲(chǔ)數(shù)據(jù)。通信設(shè)備網(wǎng)卡、調(diào)制解調(diào)器等，用于計(jì)算機(jī)之間的數(shù)據(jù)傳輸。存儲(chǔ)設(shè)備的分類及特點(diǎn)硬盤（HDD）大容量，價(jià)格低，但讀寫速度較慢。固態(tài)硬盤（SSD）讀寫速度快，無(wú)噪音，但價(jià)格較高。光盤便于保存和傳輸，但容量小，讀寫速度慢。U盤便攜，容量適中，讀寫速度較快。多處理器系統(tǒng)的基本概念定義在一個(gè)計(jì)算機(jī)系統(tǒng)中包含兩個(gè)或多個(gè)處理器，共享內(nèi)存和I/O資源。優(yōu)勢(shì)提高系統(tǒng)性能，增強(qiáng)可靠性，實(shí)現(xiàn)負(fù)載均衡。挑戰(zhàn)處理器間通信開銷，資源爭(zhēng)用，任務(wù)調(diào)度復(fù)雜性。應(yīng)用服務(wù)器、高性能計(jì)算、復(fù)雜科學(xué)計(jì)算等領(lǐng)域。并行處理的基本模型SISD（單指令流單數(shù)據(jù)流）傳統(tǒng)的串行處理模型，一次只執(zhí)行一條指令處理一個(gè)數(shù)據(jù)流。SIMD（單指令流多數(shù)據(jù)流）一條指令同時(shí)對(duì)多個(gè)數(shù)據(jù)進(jìn)行操作，適用于向量處理。MISD（多指令流單數(shù)據(jù)流）多條指令同時(shí)對(duì)同一數(shù)據(jù)進(jìn)行處理，實(shí)際應(yīng)用較少。MIMD（多指令流多數(shù)據(jù)流）多個(gè)處理器執(zhí)行不同指令處理不同數(shù)據(jù)，最靈活的并行模型。流水線技術(shù)的工作原理取指從內(nèi)存讀取指令。譯碼解析指令，確定操作。執(zhí)行執(zhí)行指令指定的操作。訪存如需要，訪問(wèn)內(nèi)存。寫回將結(jié)果寫入寄存器。指令級(jí)并行技術(shù)超標(biāo)量技術(shù)在一個(gè)時(shí)鐘周期內(nèi)同時(shí)執(zhí)行多條獨(dú)立指令。超流水線技術(shù)將流水線階段進(jìn)一步細(xì)分，提高流水線的并行度。亂序執(zhí)行動(dòng)態(tài)調(diào)整指令執(zhí)行順序，充分利用處理器資源。分支預(yù)測(cè)預(yù)測(cè)分支指令的結(jié)果，減少流水線停頓。數(shù)據(jù)級(jí)并行技術(shù)SIMD指令單指令多數(shù)據(jù)，同時(shí)對(duì)多個(gè)數(shù)據(jù)元素執(zhí)行相同操作。向量處理對(duì)大量數(shù)據(jù)執(zhí)行相同操作，常用于科學(xué)計(jì)算和圖形處理。GPU并行計(jì)算利用圖形處理器的大規(guī)模并行能力進(jìn)行通用計(jì)算。多核SIMD在多核處理器上同時(shí)執(zhí)行多個(gè)SIMD指令。線程級(jí)并行技術(shù)多核處理器在單個(gè)芯片上集成多個(gè)處理核心，每個(gè)核心可獨(dú)立執(zhí)行線程。同時(shí)多線程(SMT)在單個(gè)處理器核心上同時(shí)執(zhí)行多個(gè)線程，提高資源利用率。線程調(diào)度操作系統(tǒng)動(dòng)態(tài)分配和管理線程，實(shí)現(xiàn)負(fù)載均衡。線程同步確保多個(gè)線程之間的協(xié)作和數(shù)據(jù)一致性。高性能計(jì)算機(jī)系統(tǒng)1超級(jí)計(jì)算機(jī)頂級(jí)計(jì)算能力，用于復(fù)雜科學(xué)計(jì)算和模擬。2大規(guī)模并行處理系統(tǒng)由數(shù)千個(gè)處理器節(jié)點(diǎn)組成，適合并行任務(wù)。3集群系統(tǒng)多臺(tái)普通計(jì)算機(jī)通過(guò)高速網(wǎng)絡(luò)連接，性價(jià)比高。4網(wǎng)格計(jì)算利用地理分布的計(jì)算資源協(xié)作完成任務(wù)。GPU及其應(yīng)用GPU特點(diǎn)大規(guī)模并行處理能力高內(nèi)存帶寬專門的圖形處理單元應(yīng)用領(lǐng)域圖形渲染和游戲科學(xué)計(jì)算和模擬人工智能和深度學(xué)習(xí)加密貨幣挖礦大規(guī)模集成電路的發(fā)展11960s小規(guī)模集成電路(SSI)，包含幾個(gè)到幾十個(gè)晶體管。21970s中規(guī)模集成電路(MSI)，包含幾百個(gè)晶體管。31980s大規(guī)模集成電路(LSI)，包含幾千到幾萬(wàn)個(gè)晶體管。41990s-現(xiàn)在超大規(guī)模集成電路(VLSI)，包含數(shù)百萬(wàn)到數(shù)十億個(gè)晶體管。CPU的性能評(píng)價(jià)指標(biāo)GHz時(shí)鐘頻率CPU每秒鐘的脈沖次數(shù)，通常以GHz為單位。MIPSMIPS每秒執(zhí)行的百萬(wàn)條指令數(shù)，衡量CPU的處理速度。FLOPSFLOPS每秒執(zhí)行的浮點(diǎn)運(yùn)算次數(shù)，用于評(píng)估科學(xué)計(jì)算性能。W功耗CPU運(yùn)行時(shí)消耗的電力，影響散熱和能效。云計(jì)算和大數(shù)據(jù)時(shí)代下的計(jì)算機(jī)體系結(jié)構(gòu)分布式系統(tǒng)大規(guī)模分布式計(jì)算和存儲(chǔ)系統(tǒng)，支持云服務(wù)和大數(shù)據(jù)處理。虛擬化技術(shù)資源池化和動(dòng)態(tài)分配，提高硬件利用率和靈活性。異構(gòu)計(jì)算結(jié)合CPU、GPU和專用加速器，優(yōu)化不同類型的計(jì)算任務(wù)。邊緣計(jì)算將計(jì)算能力下沉到數(shù)據(jù)源附近，減少延遲和帶寬壓力。量子計(jì)算機(jī)及其未來(lái)發(fā)展量子計(jì)算原理利用量子疊加和糾纏效應(yīng)進(jìn)行并行計(jì)算，潛在地解決傳統(tǒng)計(jì)算機(jī)難以處理的問(wèn)題。發(fā)展現(xiàn)狀目前還處于早期階段，但已在特定領(lǐng)域展現(xiàn)出巨大潛力，如加密算法破解和量子模擬。未來(lái)展望預(yù)計(jì)將在藥物研發(fā)、金融建模、人工智能等領(lǐng)域產(chǎn)生革命性影響，但仍面臨諸多技術(shù)挑戰(zhàn)?？删幊踢壿嬈骷捌鋺?yīng)用FPGA現(xiàn)場(chǎng)可編程門陣列，靈活性高，適用于原型設(shè)計(jì)和小批量生產(chǎn)。CPLD復(fù)雜可編程邏輯器件，適用于簡(jiǎn)單邏輯和接口控制。ASIC專用集成電路，性能高，成本低，適用于大規(guī)模生產(chǎn)。SoC系