計(jì)算機(jī)組成與結(jié)構(gòu)課件 第8章 輸入輸出子系統(tǒng)

第8章輸入/輸出子系統(tǒng)第8章輸入/輸出子系統(tǒng)主要內(nèi)容：8.1I/O接口概述8.2I/O接口與程序查詢方式（自學(xué)）8.3

I/O接口與中斷方式8.4I/O接口與DMA方式8.5

I/O接口與通道方式（自學(xué)）8.1I/O接口概述8.1.1I/O接口的基本功能8.1.2I/O接口的分類(lèi)8.1.3I/O接口技術(shù)的發(fā)展（略）主機(jī)外設(shè)接口8.1.1I/O接口的基本功能I/O接口位于系統(tǒng)總線與外設(shè)之間，負(fù)責(zé)控制和管理一個(gè)或多個(gè)外設(shè)，并負(fù)責(zé)這些設(shè)備與主機(jī)間的數(shù)據(jù)交換。其基本功能包括：1．尋址：接口邏輯通常都包括一系列寄存器，尋址就是選擇其中一個(gè)特定寄存器。2．?dāng)?shù)據(jù)傳送與緩沖：通過(guò)設(shè)置數(shù)據(jù)緩沖寄存器，提供數(shù)據(jù)緩沖，實(shí)現(xiàn)速度匹配。緩存容量稱為緩沖深度。3．?dāng)?shù)據(jù)格式變換、電平轉(zhuǎn)換等預(yù)處理，如串并轉(zhuǎn)換4．控制邏輯：接收CPU命令，經(jīng)過(guò)解釋發(fā)出具體的操作命令給外設(shè)；同時(shí)收集外設(shè)和接口自身的狀態(tài)信息。8.1.2I/O接口的分類(lèi)1．按數(shù)據(jù)傳送格式分并行接口：不需要串并轉(zhuǎn)換串行接口：需要實(shí)現(xiàn)串并轉(zhuǎn)換2．按時(shí)序控制方式劃分同步接口：與系統(tǒng)總線的通信由統(tǒng)一時(shí)序信號(hào)控制異步接口：采用異步應(yīng)答的控制方式與系統(tǒng)總線的通信3．按信息傳送的控制方式分中斷接口：實(shí)現(xiàn)主機(jī)與外設(shè)之間以中斷方式傳送信息DMA接口：實(shí)現(xiàn)主機(jī)與外設(shè)之間以DMA方式傳送信息8.1.3I/O接口技術(shù)的發(fā)展（略）1.I/O接口技術(shù)的發(fā)展方向（1）硬件方面：I/O接口的公共邏輯發(fā)展為芯片組；專(zhuān)用接口采用專(zhuān)用芯片設(shè)計(jì)技術(shù)，發(fā)展趨向智能化。（2）軟件方向：逐漸演變?yōu)槎鄬蛹軜?gòu)設(shè)計(jì)，包括設(shè)備控制程序、設(shè)備驅(qū)動(dòng)程序和用戶I/O操作程序。2．I/O接口技術(shù)的標(biāo)準(zhǔn)化包括EIA制定的RS系列標(biāo)準(zhǔn)、CCITT制定的V系列和X系列標(biāo)準(zhǔn)以及IEEE制定的802系列標(biāo)準(zhǔn)等。各接口標(biāo)準(zhǔn)都涉及通信方向的電氣特性、機(jī)械特性、功能特性和規(guī)程特性等。8.2I/O接口與程序查詢方式程序查詢的基本思想程序查詢的工作流程按照優(yōu)先級(jí)進(jìn)行排序。優(yōu)先級(jí)的最高最先接受檢查，如果它已經(jīng)準(zhǔn)備好了，則處理設(shè)備，否則就繼續(xù)往下檢查。檢查設(shè)備1狀態(tài)設(shè)備1是否就緒處理設(shè)備1FT檢查設(shè)備n狀態(tài)設(shè)備n是否就緒處理設(shè)備nFT程序查詢方式應(yīng)用舉例——輸入的實(shí)現(xiàn)過(guò)程8.3

I/O接口與中斷方式8.3.1中斷方式的概述8.3.2中斷請(qǐng)求與判優(yōu)8.3.3中斷響應(yīng)與中斷處理8.3.4中斷接口組成模型8.3.5中斷控制器舉例8.3.6中斷接口舉例8.3.1中斷方式的概述1．中斷方式的定義指在計(jì)算機(jī)運(yùn)行過(guò)程中，如果發(fā)生某種隨機(jī)事件，CPU將暫停執(zhí)行當(dāng)前程序，轉(zhuǎn)去執(zhí)行中斷處理程序；當(dāng)中斷處理程序處理完畢后自動(dòng)恢復(fù)原程序的執(zhí)行。2.中斷方向的特點(diǎn)中斷方式具有隨機(jī)性，中斷的實(shí)質(zhì)是程序切換。優(yōu)點(diǎn)：采用中斷方式的系統(tǒng)擴(kuò)展性較好，能處理較復(fù)雜的隨機(jī)中斷事件缺點(diǎn)：程序切換要花費(fèi)額外的CPU時(shí)間，從而影響中斷處理的速度，因此適合中、低速的I/O操作。3．中斷方式的應(yīng)用應(yīng)用于中、低速I(mǎi)/O設(shè)備管理，實(shí)現(xiàn)CPU與外設(shè)并行工作故障處理實(shí)時(shí)處理8.3.2中斷請(qǐng)求與判優(yōu)1.中斷請(qǐng)求與中斷源2.中斷請(qǐng)求邏輯與屏蔽3.中斷請(qǐng)求信號(hào)的傳送4.中斷判優(yōu)邏輯的設(shè)計(jì)與實(shí)現(xiàn)分散屏蔽集中屏蔽1.中斷請(qǐng)求與中斷源模型機(jī)硬件中斷源分為:內(nèi)部中斷源：包括掉電中斷、溢出中斷、校驗(yàn)錯(cuò)中斷等。外部中斷源，包括：IREQ0——系統(tǒng)時(shí)鐘，如日歷鐘；IREQ1——實(shí)時(shí)時(shí)鐘，供實(shí)時(shí)處理用；IREQ2——通信中斷，組成多機(jī)系統(tǒng)或連網(wǎng)時(shí)用；IREQ3——鍵盤(pán)；IREQ4——CRT顯示器；IREQ5——硬盤(pán)；IREQ6——軟盤(pán)；IREQ7——打印機(jī)。2.中斷請(qǐng)求邏輯與屏蔽

——分散屏蔽屏蔽機(jī)制：CPU將屏蔽字代碼按位分別發(fā)送給各中斷源接口；各接口設(shè)一位屏蔽觸發(fā)器TM，用來(lái)接收屏蔽字的對(duì)應(yīng)位的代碼；若代碼為1則屏蔽該中斷源，為0則不屏蔽。2.中斷請(qǐng)求邏輯與屏蔽

——集中屏蔽屏蔽機(jī)制：在中斷控制器中設(shè)置屏蔽字寄存器，CPU將屏蔽字送入其中。所有請(qǐng)求信號(hào)先匯集到中斷控制器，之后與屏蔽字自動(dòng)比較。若未屏蔽，則中斷控制器向CPU發(fā)送一個(gè)公共的中斷請(qǐng)求信號(hào)INT3．中斷請(qǐng)求信號(hào)的傳送（1）直連模式（2）集中連接模式（3）分組連接模式（4）混合連接模式各中斷源單獨(dú)設(shè)置自己的中斷請(qǐng)求線，每個(gè)請(qǐng)求信號(hào)直接送住CPU各中斷源通過(guò)公共請(qǐng)求線連接到CPU。所有中斷源按優(yōu)先級(jí)別分組，同級(jí)別的中斷源通過(guò)同一根公共請(qǐng)求線連接到CPU。4．中斷判優(yōu)邏輯的設(shè)計(jì)與實(shí)現(xiàn)（1）中斷判優(yōu)邏輯的設(shè)計(jì)原則一般優(yōu)先順序?yàn)椋汗收稀MA請(qǐng)求、外設(shè)中斷請(qǐng)求通常輸入操作的請(qǐng)求優(yōu)先于輸出操作的請(qǐng)求（2）中斷判優(yōu)邏輯的實(shí)現(xiàn)軟件查詢并行優(yōu)先排隊(duì)邏輯鏈?zhǔn)絻?yōu)先排隊(duì)邏輯分組優(yōu)先排隊(duì)邏輯采用中斷控制器集成芯片的優(yōu)先邏輯并行優(yōu)先排隊(duì)邏輯各中斷源提供獨(dú)立的中斷請(qǐng)求線，以改進(jìn)的直連模式與CPU連接。具體方法：各中斷源的通過(guò)中斷請(qǐng)求觸發(fā)器向排優(yōu)電路傳送中斷請(qǐng)求信號(hào)：INTR’0、INTR’1、INTR’2、……等，再經(jīng)過(guò)排優(yōu)電路向CPU傳送中斷請(qǐng)求信號(hào)：INTR0、INTR1、INTR2、……等。適合于具有多請(qǐng)求線的系統(tǒng)，速度較快，硬件代價(jià)較高鏈?zhǔn)絻?yōu)先排隊(duì)邏輯各中斷源通過(guò)公共請(qǐng)求線以集中模式與CPU連接，其判優(yōu)結(jié)果用不同中斷類(lèi)型碼（中斷號(hào)）來(lái)表示，稱為優(yōu)先鏈。各中斷源的請(qǐng)求信號(hào)在形成公用INT之后送往CPU。CPU響應(yīng)請(qǐng)求時(shí)，將向接口發(fā)出一個(gè)公用的INTA。優(yōu)先鏈確保優(yōu)先級(jí)最高的中斷源可以將其編碼發(fā)送給CPU。CPU的INTA同時(shí)送往所有的中斷源，起到查詢中斷源的作用，同時(shí)根據(jù)編碼轉(zhuǎn)向?qū)?yīng)的中斷服務(wù)程序。分組優(yōu)先排隊(duì)邏輯具體方法：各中斷源被分成若干個(gè)組，每組的請(qǐng)求先匯集到同一根請(qǐng)求線上與CPU相連接。多根公共中斷請(qǐng)求線可以設(shè)置優(yōu)先級(jí)，稱為主優(yōu)先級(jí)；同一根公共請(qǐng)求線的中斷源也可設(shè)置優(yōu)先級(jí)，稱次優(yōu)先級(jí)。針對(duì)主優(yōu)先級(jí)，CPU內(nèi)部的判優(yōu)電路只能響應(yīng)級(jí)別最高的請(qǐng)求。而針對(duì)次優(yōu)先級(jí)，通常采取優(yōu)先鏈結(jié)構(gòu)。采用中斷控制器集成芯片的優(yōu)先邏輯中斷請(qǐng)求信號(hào)的寄存、匯集、屏蔽、排優(yōu)、編碼等邏輯集成于一個(gè)芯片之中。例如，Intel8259芯片提供四種工作方式，包括全嵌套、循環(huán)優(yōu)先級(jí)、特定屏蔽和程序查詢方式。Intel8259芯片介紹：每個(gè)芯片可管理8級(jí)向量中斷，包括系統(tǒng)時(shí)鐘、鍵盤(pán)、串口、并口、軟盤(pán)、鼠標(biāo)、DMA通道等為CPU提供中斷類(lèi)型碼可編程指定中斷優(yōu)先級(jí)、屏蔽中斷允許最終9個(gè)芯片級(jí)聯(lián)。問(wèn)：Intel8259最多可提供多少級(jí)向量中斷？8.3.3中斷響應(yīng)與中斷處理1．中斷響應(yīng)方式與條件2．獲取中斷服務(wù)程序的入口地址3．中斷響應(yīng)過(guò)程4．中斷處理過(guò)程1．中斷響應(yīng)方式與條件(1)CPU的中斷響應(yīng)方式：使用屏蔽字來(lái)屏蔽某些中斷源使用中斷標(biāo)志位來(lái)啟用或禁止中斷在程序狀態(tài)字中設(shè)置優(yōu)先級(jí)字段(2)中斷響應(yīng)的條件有中斷請(qǐng)求信號(hào)到達(dá)，如IREQi或INT；中斷請(qǐng)求未被屏蔽；CPU處于開(kāi)中斷狀態(tài)；無(wú)更高優(yōu)先級(jí)的中斷請(qǐng)求（如內(nèi)部故障）；一條指令剛好執(zhí)行結(jié)束且不是停機(jī)指令。問(wèn)：如何判定CPU當(dāng)前是否允許中斷？2．獲取中斷服務(wù)程序的入口地址(1)向量中斷方式的概念中斷向量:向量地址:(2)向量中斷方式的工作機(jī)制：將各個(gè)中斷服務(wù)程序的入口地址組成中斷向量表；S1:在響應(yīng)中斷時(shí)，由硬件直接產(chǎn)生對(duì)應(yīng)的向量地址AT；S2:根據(jù)AT訪問(wèn)中斷向量表，讀取中斷服務(wù)程序的入口地址AS;S2:根據(jù)As轉(zhuǎn)向中斷服務(wù)程序，進(jìn)行中斷處理。

所有中斷服務(wù)程序入口地址及其狀態(tài)字

訪問(wèn)中斷向量表的地址問(wèn)：以上工作在什么時(shí)間完成？答：以上工作必須安排在中斷周期中完成。(3)獲取中斷向量的具體方法響應(yīng)中斷請(qǐng)求時(shí)，CPU先發(fā)送INTA，同時(shí)把返回中斷源的中斷類(lèi)型碼，乘以4，形成向量地址；然后訪問(wèn)主存，從中斷向量表中讀取服務(wù)程序入口地址；最后轉(zhuǎn)向服務(wù)程序。例如，若類(lèi)型編碼為1，則從4號(hào)單元至7單元，讀取入口地址3．中斷響應(yīng)過(guò)程在中斷周期需要完成經(jīng)下4項(xiàng)操作：（1）關(guān)中斷：保證本次中斷響應(yīng)過(guò)程不受干擾。（2）保存斷點(diǎn)：（3）獲取中斷服務(wù)程序的入口（4）轉(zhuǎn)向中斷處理程序注意：以上操作是直接通過(guò)CPU的硬件邏輯實(shí)現(xiàn)的，是CPU的固有操作功能，并不需要編制程序?qū)崿F(xiàn)，因此稱為中斷隱指令操作。問(wèn)：如何關(guān)中斷？問(wèn)：如何保存斷點(diǎn)？問(wèn)：如何轉(zhuǎn)向中斷處理程序？4．中斷處理過(guò)程中斷處理過(guò)程見(jiàn)教材。(1)保護(hù)現(xiàn)場(chǎng)：在正式進(jìn)行中斷處理前，需要先將CPU寄存器組的內(nèi)容壓入堆棧保存。(2)多重中斷嵌套（詳細(xì)過(guò)程見(jiàn)教材）多重中斷策略允許在服務(wù)處理過(guò)程中響應(yīng)、處理優(yōu)先級(jí)別更高的中斷請(qǐng)求，實(shí)現(xiàn)中斷嵌套。(3)單級(jí)中斷單級(jí)中斷不允許CPU在執(zhí)行一個(gè)中斷服務(wù)程序的過(guò)程中不其他中斷中斷請(qǐng)求打斷，而只能在中斷服務(wù)程序執(zhí)行結(jié)束并且返回原程序后，才能接收新的中斷請(qǐng)求。8.3.4中斷接口組成模型完整工作過(guò)程如下：(1)初始化中斷接口與控制器，包括設(shè)置工作方式、初始狀態(tài)字和屏蔽字、分配中斷類(lèi)型碼等(2)啟動(dòng)外部設(shè)備(3)設(shè)備提出中斷請(qǐng)求IRQi(4)中斷控制器提出中斷請(qǐng)求(5)CPU響應(yīng)INTA(6)

CPU進(jìn)入中斷處理包括：IRQ信號(hào)的產(chǎn)生邏輯、與主機(jī)間的應(yīng)答邏輯、時(shí)序控制邏輯、面向設(shè)備的特殊的邏輯、智能控制器等注意：實(shí)際應(yīng)用時(shí)，命令/狀態(tài)字寄存器有可能被合并；針對(duì)不同設(shè)備，命令/狀態(tài)字代碼將進(jìn)行具體定義。7.3.5中斷控制器舉例1.Intel8259芯片的組成存放各設(shè)備的中斷請(qǐng)求。存放正在被處理的所有中斷請(qǐng)求進(jìn)行中斷優(yōu)先級(jí)仲載。存放初始化命令字，共4個(gè)：ICW1：指定8259間是否級(jí)聯(lián)，IRQi信號(hào)的形式ICW2：指定中斷類(lèi)型碼ICW3：指定本8259與其他8259的連接關(guān)系ICW4：指定中斷結(jié)束方式、嵌套方式、總線連接方式存放操作命令字，共3個(gè)：OCW1：當(dāng)其中第i位=1時(shí)，表示屏蔽第i條線OCW2：指定優(yōu)先級(jí)循環(huán)方式及中斷結(jié)束方式OCW3：指定讀內(nèi)部R的方式、設(shè)定中斷查詢方式、設(shè)定和撤銷(xiāo)特殊屏蔽方式。2.Intel8259的中斷處理過(guò)程S1:中斷源提出中斷請(qǐng)求IRQi，并保存到IRR；S2:IRQi若未被OCW1屏蔽，則進(jìn)入PR比較；S3:若IRQi高于ISR中的最高優(yōu)先級(jí)，則輸出INTS4:若中斷標(biāo)志位IF=1，則CPU發(fā)出INTA，否則不響應(yīng)；S5:當(dāng)?shù)?個(gè)INTA到達(dá)時(shí)，先使IRR失效，再設(shè)ISRi=1，IRRi=0S6:當(dāng)?shù)?個(gè)INTA到達(dá)時(shí)，送ICW2的值到DB，如果ICW4設(shè)置了自動(dòng)結(jié)束中斷，則ISRi=0；S7：CPU保存斷點(diǎn)并根據(jù)中斷類(lèi)型碼獲得中斷向量；S8：CPU進(jìn)行中斷處理；S9:CPU返回?cái)帱c(diǎn)。8.3.6中斷接口舉例Intel8255并行I/O接口芯片傳送數(shù)據(jù)、命令和狀態(tài)字。4種地址組合表示選擇A、B、C口和控制寄存器。Intel8250串行I/O接口芯片提示：由于8250速度較低，后來(lái)被32位的Intel16650芯片替代。后者速度達(dá)256kbps。8.4I/O接口與DMA方式8.4.1DMA方式的概念8.4.2DMA傳送方式8.4.3DMA的硬件組織8.4.4DMA控制器的設(shè)計(jì)8.4.5DMA控制器舉例8.4.1DMA方式的概念1.DMA方式的定義指依靠硬件在主存與I/O設(shè)備之間直接進(jìn)行數(shù)據(jù)傳送的一種工作方式，在數(shù)據(jù)傳送期間不需要CPU執(zhí)行程序進(jìn)行干預(yù)，又稱直接存儲(chǔ)器存取。2.DMA的特點(diǎn)與直接程序傳送方式相比，DMA方式可以響應(yīng)隨機(jī)請(qǐng)求與中斷方式相比，DMA方式僅需占用系統(tǒng)總線，不需要切換程序3.DMA方式的應(yīng)用D通常應(yīng)用于高速I(mǎi)/O設(shè)備與主存之間的批量數(shù)據(jù)傳送，包括外存儲(chǔ)器、顯示適配器、網(wǎng)絡(luò)適配器等；還可用于DRAM的動(dòng)態(tài)刷新。8.4.2DMA傳送方式單字傳送方式：2.成組連續(xù)傳送方式：在DMA請(qǐng)求獲得批準(zhǔn)后，CPU讓出一個(gè)總線周期的總線控制權(quán)，由DMA控制器控制系統(tǒng)總線，一次傳送一個(gè)字節(jié)或一個(gè)字，然后CPU收回系統(tǒng)總線控制權(quán)。通常應(yīng)用于高速主機(jī)系統(tǒng)在DMA控制器掌握總線控制權(quán)后，連續(xù)占用若干個(gè)總線周期，進(jìn)行成組連續(xù)的批量傳送，直到批量傳送結(jié)束才交還總線控制權(quán)。在傳送期間，CPU停止訪問(wèn)主存。適合于I/O設(shè)備的數(shù)據(jù)傳輸率接近于主存工作速率的場(chǎng)合8.4.3DMA的硬件組織1.CPU方面需要設(shè)置專(zhuān)門(mén)的DMA周期和DMA請(qǐng)求的響應(yīng)邏輯2.DMA控制器用于接收DMA請(qǐng)求、向CPU申請(qǐng)掌管總線的控制權(quán)，同時(shí)向總線發(fā)出傳送命令與總線地址，控制DMA傳送過(guò)程的起始與終止。需要具備相應(yīng)的功能邏輯。3.DMA接口實(shí)現(xiàn)某個(gè)具體外部設(shè)備（如磁盤(pán)）與系統(tǒng)總線間的連接。包含數(shù)據(jù)緩沖寄存器、I/O設(shè)備尋址信息、DMA請(qǐng)求邏輯。8.4.4DMA控制器的設(shè)計(jì)主要考慮以下幾點(diǎn)：DMA控制器與DMA接口是否分離，是否單獨(dú)設(shè)計(jì)？數(shù)據(jù)總線連接到DMA控制器上、還是連接到接口上？當(dāng)一個(gè)DMA控制器需要連接多臺(tái)設(shè)備時(shí)，采取哪種工作方式？選擇型、還是多路型？當(dāng)采用多個(gè)DMA控制器時(shí)，是以公共、還是以獨(dú)立DMA請(qǐng)求方式連接系統(tǒng)？因此，不同的DMA控制器具有不同設(shè)計(jì)方案。1.單通道DMA控制器控制/狀態(tài)邏輯數(shù)據(jù)緩沖寄存器地址寄存器/計(jì)數(shù)器字計(jì)數(shù)器中斷機(jī)構(gòu)設(shè)備選擇電路主存CPU總線批準(zhǔn)總線請(qǐng)求系統(tǒng)總線設(shè)備DAM控制器（含接口）在物理上只連接一臺(tái)I/O設(shè)備。2.選擇型DMA控制器在物理上可以連接多臺(tái)設(shè)備，工作時(shí)，只選擇其中的一個(gè)I/O設(shè)備。控制/狀態(tài)邏輯數(shù)據(jù)緩沖寄存器地址寄存器/計(jì)數(shù)器字計(jì)數(shù)器中斷機(jī)構(gòu)設(shè)備號(hào)寄存器與選擇電路主存CPU總線批準(zhǔn)總線請(qǐng)求系統(tǒng)總線設(shè)備DAM控制器（含接口）時(shí)序系統(tǒng)設(shè)備I/O總線3.多路型DMA控制器在物理上可以連接多臺(tái)速度較慢的I/O設(shè)備，并且允許同時(shí)工作，以字節(jié)或字為單位，交叉地輪流使用系統(tǒng)總線。主存CPU總線批準(zhǔn)總線請(qǐng)求I/O設(shè)備0DMA控制器接口0……接口3系統(tǒng)總線DREQ0DACK0…DREQ3DACK3I/O設(shè)備3